CN115579039A

CN115579039A - 三维存储器及其控制方法

Info

Publication number: CN115579039A
Application number: CN202211236030.3A
Authority: CN
Inventors: 宋雅丽; 赵向南; 闵园园; 崔莹
Original assignee: Yangtze Memory Technologies Co Ltd
Current assignee: Yangtze Memory Technologies Co Ltd
Priority date: 2021-01-28
Filing date: 2021-01-28
Publication date: 2023-01-06
Also published as: CN112802525A; CN112802525B

Abstract

本发明涉及一种三维存储器的控制方法，三维存储器包括多个存储串和多条字线，每个存储串包括自上而下依次串联的多个存储单元，每条字线与每个存储串中位于相同高度的存储单元相连，方法包括：确定进行编程验证操作的选定字线；以及在编程验证操作时对位于选定字线一侧的第一字线区域施加第一导通电压，且对位于选定字线另一侧的第二字线区域施加第二导通电压；其中，与第一字线区域中的字线相连的存储单元为已编程的状态，与第二字线区域中的字线相连的存储单元为未编程的状态，第二导通电压的大小为可调。

Description

三维存储器及其控制方法

本申请是针对申请日为2021年01月28日，申请号为202110118819.8，发明名称为三维存储器及其控制方法的专利的分案申请。

技术领域

本发明涉及一种三维存储器的控制方法，该控制方法可以有效地改善三维存储器的背模型效应而无需额外的电压源。

背景技术

随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。

随着市场对存储密度的要求不断提高，业界正在开发具有更多编程态的编程方法，以使每个物理存储单元(cell)可以代表更多位(bit)信息。但是，更多的编程态的实现，对单个存储单元的形成工艺以及多个存储单元之间的分布均匀性具有更高的要求。因此，如何增大存储单元的存储密度，改善三维存储器的性能，是当前亟待解决的技术问题。

发明内容

本发明所要解决的技术问题是提供一种三维存储器的控制方法，该控制方法可以有效地改善三维存储器的背模型效应而无需额外的电压源。

本发明为解决上述技术问题而采用的技术方案是提供一种三维存储器的控制方法，所述三维存储器包括多个存储串和多条字线，每个所述存储串包括自上而下依次串联的多个存储单元，每条所述字线与每个所述存储串中位于相同高度的存储单元相连，所述方法包括：确定进行编程验证操作的选定字线；以及在所述编程验证操作时对位于所述选定字线一侧的第一字线区域施加第一导通电压，且对位于所述选定字线另一侧的第二字线区域施加第二导通电压；其中，与所述第一字线区域中的字线相连的存储单元为已编程的状态，与所述第二字线区域中的字线相连的存储单元为未编程的状态，所述第二导通电压的大小为可调。

在本发明的一实施例中，所述第二导通电压的大小在对所述多条字线进行所述编程验证操作的过程中逐渐升高。

在本发明的一实施例中，所述多条字线划分为连续的多个字线组，其中对每个所述字线组中的字线进行所述编程验证操作时，所述第二导通电压的大小相同；其中，所述第二导通电压的大小在对所述多个字线组进行所述编程验证操作的过程中逐渐升高。

在本发明的一实施例中，每个所述字线组包括的字线条数为1至20。

在本发明的一实施例中，所述方法还包括：对位于所述选定字线和所述第一字线区域之间的至少一条字线及位于所述选定字线和所述第二字线区域之间的至少一条字线分别施加第三导通电压。

在本发明的一实施例中，所述方法还包括：在所述编程验证操作时对所述选定字线施加编程验证电压。

在本发明的一实施例中，所述第二导通电压的大小为1V至3V。

在本发明的一实施例中，所述第一导通电压和/或所述第三导通电压的大小为6V至8V。

在本发明的一实施例中，所述第一导通电压和/或所述第三导通电压的大小为固定。

在本发明的一实施例中，所述编程为正向编程或反向编程。

本发明的另一方面提供一种三维存储器，所述三维存储器包括多个存储串和多条字线，每个所述存储串包括自上而下依次串联的多个存储单元，每条所述字线与每个所述存储串中位于相同高度的存储单元相连，所述三维存储器还包括：控制电路，配置为确定进行编程验证操作的选定字线；以及在所述编程验证操作时对位于所述选定字线一侧的第一字线区域施加第一导通电压，且对位于所述选定字线另一侧的第二字线区域施加第二导通电压；其中，与所述第一字线区域中的字线相连的存储单元为已编程的状态，与所述第二字线区域中的字线相连的存储单元为未编程的状态，所述第二导通电压的大小为可调。

本发明由于采用以上技术方案，使之与现有技术相比，具有如下显著优点：

本发明的三维存储器的控制方法通过在编程验证操作时对位于选定字线一侧的已编程的第一字线区域施加第一导通电压，且对位于选定字线另一侧的未编程的第二字线区域施加第二导通电压，并使得第二导通电压的大小为可调，该控制方法可以有效地改善三维存储器的背模型效应而无需额外的电压源。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是本发明一实施例的一种三维存储器的控制方法的流程图；

图2是本发明一实施例的一种三维存储器的控制方法的示意图；

图3是本发明一实施例的另一种三维存储器的控制方法的示意图；

图4是本发明一实施例的一种三维存储器的控制方法的电压示意图；

图5是本发明一实施例的一种三维存储器的架构图。

具体实施方式

为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

在本申请的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本申请保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。

此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。

在三维存储器(例如3D NAND)中，背模型效应(BPD,back-pattern effect)主要是因为在编程验证操作和读取操作时，选定字线所对应的存储单元以上的存储单元的编程状态不同。

例如，在对选定字线WLn进行编程编程验证操作时，字线WLn+1及以上的字线所对应的存储单元处于擦除态，而在对选定字线WLn进行读取操作时，字线WLn+1及以上的字线所对应的存储单元已经处于随机数据(random pattern)的编程态，导致在读取时字线WLn+1及以上的字线所对应的存储单元的串电阻显著增加，从而导致读取时的阈值电压增加，并出现阈值电压分布展宽现象。

针对以上问题，本发明的以下实施例提出一种三维存储器的控制方法，该控制方法可以有效地改善三维存储器的背模型效应而无需额外的电压源。

本发明的三维存储器包括多个存储串和多条字线，每个存储串包括自上而下依次串联的多个存储单元，每条字线与每个存储串中位于相同高度的存储单元相连。

该三维存储器的控制方法包括：确定进行编程验证操作的选定字线；以及在编程验证操作时对位于选定字线一侧的第一字线区域施加第一导通电压，且对位于选定字线另一侧的第二字线区域施加第二导通电压；其中，与第一字线区域中的字线相连的存储单元为已编程的状态，与第二字线区域中的字线相连的存储单元为未编程的状态，第二导通电压的大小为可调。

图1是本发明一实施例的一种三维存储器的控制方法的流程图。下面结合图1对该控制方法进行说明。可以理解的是，下面所进行的描述仅仅示例性的，本领域技术人员可以在不脱离本发明的精神的情况下，进行各种变化。

参考图1所示，该方法包括以下步骤：

步骤S10，确定进行编程验证操作的选定字线。

图2是本发明一实施例的一种三维存储器的控制方法的示意图。图3是本发明一实施例的另一种三维存储器的控制方法的示意图。

参考图2和图3所示，首先确定进行编程验证操作的选定字线WLm。

在一些示例中，三维存储器包括多个存储串和多条字线，每个存储串包括自上而下依次串联的多个存储单元，每条字线与每个存储串中位于相同高度的存储单元相连。

例如，每个存储串可以包括自上而下依次串联的多个顶部选择管、位于顶部的多个虚设存储单元、多个存储单元、位于底部的多个虚设存储单元以及多个底部选择管(图中未标示)。

其中，多个顶部选择管可以与顶部选择栅(TSG,Top Select Gate)相连，位于顶部的多个虚设存储单元可以分别与对应高度的虚设字线(例如多条顶部虚设字线Top DMY)相连，多个存储单元可以分别与对应高度的字线(例如图2或图3所示的字线WLm-1、字线WLm和字线WLm+1)相连，位于底部的多个虚设存储单元别与对应高度的虚设字线(例如多条底部虚设字线Btm DMY)相连，多个底部选择管与底部选择栅(BSG,Bottom Select Gate)相连。

优选的，该三维存储器可以为3D NAND。

在本发明的一实施例中，编程可以为正向编程或反向编程。示例性的，正向编程可以是指自下而上的编程顺序，反向编程可以是指自上而下的编程顺序，但本发明并非以此为限。

例如，在图2所示的一个示例中，该编程的编程顺序为正向编程。在图3所示的一个示例中，该编程的编程顺序为反向编程。

步骤S20，在编程验证操作时对位于选定字线一侧的第一字线区域施加第一导通电压，且对位于选定字线另一侧的第二字线区域施加第二导通电压。

其中，与第一字线区域中的字线相连的存储单元为已编程的状态，与第二字线区域中的字线相连的存储单元为未编程的状态，第二导通电压的大小为可调。

参考图2所示，在本发明的一实施例中，当编程为正向编程时，可以在编程验证操作时对位于选定字线WLm一侧的第一字线区域，即字线WLm-2及以下的字线施加第一导通电压Vpass1，且对位于选定字线WLm另一侧的第二字线区域，即字线WLm+2及以上的字线施加第二导通电压Vpass2。

其中，与第一字线区域(例如字线WL0至字线WLm-2)中的字线相连的存储单元为已编程的状态，与第二字线区域(例如字线WLm+2至字线WLn)中的字线相连的存储单元为未编程的状态，第二导通电压Vpass2的大小为可调。

参考图3所示，在本发明的另一实施例中，当编程为反向编程时，可以在编程验证操作时对位于选定字线WLm一侧的第一字线区域，即字线WLm-2及以上的字线施加第一导通电压Vpass1，且对位于选定字线WLm另一侧的第二字线区域，即字线WLm+2及以下的字线施加第二导通电压Vpass2。

示例性的，已编程的存储单元可以处于编程态(Program State)；未编程的存储单元可以处于擦除态(Erase State)。

在本发明的一实施例中，第二导通电压Vpass2的大小在对多条字线进行编程验证操作的过程中逐渐升高。

例如，在图2所示的正向编程或图3所示的反向编程的实施例中，对多条字线(例如字线WL0至字线WLn)进行编程验证操作的过程中，第二导通电压Vpass2的大小可以逐渐升高。

参考图2所示，作为一个非限制性的例子，按照正向编程的顺序，当选定字线分别为字线WLm-1、字线WLm以及字线WLm+1时，对应的第二字线区域分别为字线WLm+1及以上的字线、字线WLm+2及以上的字线，以及字线WLm+3及以上的字线，对应的第二导通电压Vpass2的大小分别为V1、V2和V3。

在编程验证操作的过程中，对第二字线区域施加的第二导通电压Vpass2的大小逐渐升高，因此有：V1≤V2≤V3。

类似的，参考图3所示，作为一个非限制性的例子，按照反向编程的顺序，当选定字线分别为字线WLm-1、字线WLm以及字线WLm+1时，对应的第二字线区域分别为字线WLm+1及以下的字线、字线WLm+2及以下的字线，以及字线WLm+3及以下的字线，对应的第二导通电压Vpass2的大小分别为V1、V2和V3。

在本发明的一实施例中，多条字线还可以划分为连续的多个字线组。其中对每个字线组中的字线进行编程验证操作时，第二导通电压的大小相同。第二导通电压的大小在对多个字线组进行编程验证操作的过程中逐渐升高。

在一些示例中，每个字线组包括的字线条数为1至20。其中，每个字线组包括的字线条数可以相同或不同。

示例性的，参考图2所示，当正向编程时，当每个字线组包括的字线条数相同，且均为10时。多条字线(例如字线WL0至字线WLn)可以自下而上划分为(n+1)/10个字线组。即，字线WL0至字线WL9的第一字线组，字线WL10至字线WL19的第二字线组等等，以此类推。

其中，对每个子线组(例如第一字线组、第一字线组等)中的字线进行编程验证操作时，第二导通电压Vpass2的大小相同。第二导通电压Vpass2的大小在对多个字线组(例如第一字线组、第二字线组以及第三字线组等)进行编程验证操作的过程中逐渐升高。

例如，在对第一字线组、第二字线组以及第三字线组中的字线进行编程验证操作时，其对应的第二导通电压Vpass2的大小分别为Vg1、Vg2和Vg3。

在编程验证操作的过程中，对第二字线区域施加的第二导通电压Vpass2的大小按照字线组逐渐升高，因此有：Vg1≤Vg2≤Vg3。

示例性的，参考图3所示，当反向编程时，当每个字线组包括的字线条数相同，且均为10时。多条字线(例如字线WL0至字线WLn)可以自上而下划分为(n+1)/10个字线组。即，字线WL0至字线WL9的第一字线组，字线WL10至字线WL19的第二字线组等等，以此类推。

在本发明的一实施例中，上述控制方法还包括：对位于选定字线和第一字线区域之间的至少一条字线及位于选定字线和第二字线区域之间的至少一条字线分别施加第三导通电压。

例如，参考图2所示，当正向编程时，可以对位于选定字线WLm与第一字线区域(即字线WLm-2及以下的字线)之间的字线WLm-1，以及位于选定字线WLm与第二字线区域(即字线WLm+2及以上的字线)之间的字线WLm+1分别施加第三导通电压Vpass3。

参考图3所示，当反向编程时，可以对位于选定字线WLm与第一字线区域(即字线WLm-2及以上的字线)之间的字线WLm-1，以及位于选定字线WLm与第二字线区域(即字线WLm+2及以下的字线)之间的字线WLm+1分别施加第三导通电压Vpass3。

在一些实施例中，本发明的三维存储器的控制方法还包括：在编程验证操作时对选定字线施加编程验证电压。

图4是本发明一实施例的一种三维存储器的控制方法的电压示意图。参考图4所示，可以对图2或图3所示的选定字线WLm施加编程验证电压Vverify。

在一些实施例中，第二导通电压Vpass2的大小可以为1V至3V。优选的，第二导通电压Vpass2的大小为2V，但本发明并非以此为限。

在一些实施例中，第一导通电压Vpass1的大小可以为6V至8V。优选的，第一导通电压Vpass1的大小为6.6V，但本发明并非以此为限。

在本发明的一实施例中，第三导通电压Vpass3的大小为6V至8V。

优选的，在本发明的以上实施例中，第二导通电压Vpass2的大小小于第一导通电压Vpass1的大小，且第一导通电压Vpass1的大小与第三导通电压Vpass3的大小不同。

在一些实施例中，第一导通电压Vpass1和/或第三导通电压Vpass3的大小为固定。

应当理解，本领域技术人员可以根据实际需要对第一导通电压Vpass1、第二导通电压Vpass2以及第三导通电压Vpass3的大小做出相应的调整，本发明并非以此为限。

本发明的三维存储器的控制方法通过在编程验证操作时对位于选定字线WLm一侧的已编程的第一字线区域施加第一导通电压Vpass1，且对位于选定字线WLm另一侧的未编程的第二字线区域施加第二导通电压Vpass2，并使得第二导通电压Vpass2的大小为可调，从而可以有效地改善三维存储器的背模型(BPD)效应而无需额外的电压源。

在此使用了图1所示的流程图来说明根据本申请的实施例的控制方法所执行的步骤/操作。应当理解的是，这些步骤/操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤/操作。同时，或将其他步骤/操作添加到这些过程中，或从这些过程移除某一步或数步步骤/操作。

本发明的以上实施例提出了一种三维存储器的控制方法，该控制方法可以有效地改善三维存储器的背模型效应而无需额外的电压源。

本发明的另一方面提出一种三维存储器，该三维存储器可以通过其控制电路来有效地改善三维存储器的背模型效应而无需额外的电压源。

图5是本发明一实施例的一种三维存储器的架构图。下面结合图5对该三维存储器进行说明。可以理解的是，下面所进行的描述仅仅示例性的，本领域技术人员可以在不脱离本发明的精神的情况下，进行各种变化。

应当注意，本发明的上述控制方法可以在例如图5所示的三维存储器500或其变化例中实施，但本发明并不以此为限。

参考图5所示，本发明的三维存储器500包括多个存储串和多条字线，每个存储串包括自上而下依次串联的多个存储单元，每条字线与每个存储串中位于相同高度的存储单元相连。该三维存储器还包括控制电路510。控制电路510配置为确定进行编程验证操作的选定字线；以及在编程验证操作时对位于选定字线一侧的第一字线区域施加第一导通电压，且对位于选定字线另一侧的第二字线区域施加第二导通电压。其中，与第一字线区域中的字线相连的存储单元为已编程的状态，与第二字线区域中的字线相连的存储单元为未编程的状态，第二导通电压的大小为可调。

优选的，该三维存储器可以为3D NAND。

参考图2所示，在本发明的一实施例中，当编程为正向编程时，控制电路510可以在编程验证操作时对位于选定字线WLm一侧的第一字线区域，即字线WLm-2及以下的字线施加第一导通电压Vpass1，且对位于选定字线WLm另一侧的第二字线区域，即字线WLm+2及以上的字线施加第二导通电压Vpass2。

参考图3所示，在本发明的另一实施例中，当编程为反向编程时，控制电路510可以在编程验证操作时对位于选定字线WLm一侧的第一字线区域，即字线WLm-2及以上的字线施加第一导通电压Vpass1，且对位于选定字线WLm另一侧的第二字线区域，即字线WLm+2及以下的字线施加第二导通电压Vpass2。

其中，与第一字线区域(例如字线WL0至字线WLm-2)中的字线相连的存储单元为已编程的状态，与第二字线区域(例如字线WLm+2至字线WLn)中的字线相连的存储单元为未编程的状态，第二导通电压Vpass2的大小为可调

在编程验证操作的过程中，控制电路510对第二字线区域施加的第二导通电压Vpass2的大小逐渐升高，因此有：V1≤V2≤V3。

本实施例的三维存储器500的其他实施细节可参考图1至图4所描述的实施例，在此不再展开。本领域技术人员可以根据实际需要对该三维存储器500的内部结构做出适当的调整，本发明并非以此为限。

本发明的三维存储器500通过将控制电路510配置为在编程验证操作时对位于选定字线WLm一侧的已编程的第一字线区域施加第一导通电压Vpass1，且对位于选定字线WLm另一侧的未编程的第二字线区域施加第二导通电压Vpass2，并使得第二导通电压Vpass2的大小为可调，从而可以有效地改善三维存储器的背模型(BPD)效应而无需额外的电压源。

本发明的以上实施例提出了一种三维存储器，该三维存储器可以通过其控制电路来有效地改善三维存储器的背模型效应而无需额外的电压源。

可以理解，尽管上述披露中通过各种示例讨论了一些目前认为有用的发明实施例，但应当理解的是，该类细节仅起到说明的目的，附加的权利要求并不仅限于披露的实施例，相反，权利要求旨在覆盖所有符合本申请实施例实质和范围的修正和等价的任意组合。

本申请中涉及的计算机可读存储介质可以包括但不限于磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩盘(CD)、数字多功能盘(DVD))、智能卡和闪存设备(例如，电可擦除可编程只读存储器(EPROM)、卡、棒、键驱动)。此外，本文描述的各种存储介质能代表用于存储信息的一个或多个设备和/或其它机器可读介质。术语“机器可读介质”可以包括但不限于能存储、包含和/或承载代码和/或指令和/或数据的无线信道和各种其它介质(和/或存储介质)。

应该理解，上文所描述的实施例仅是示意。本文描述的实施例可在硬件、软件、固件、中间件、微码或者其任意组合中实现。对于硬件实现，处理单元可以在一个或者多个特定用途集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器和/或设计为执行本文所述功能的其它电子单元或者其结合内实现。

上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。

同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

本申请各部分操作所需的计算机程序编码可以用任意一种或多种程序语言编写，包括面向对象编程语言如Java、Scala、Smalltalk、Eiffel、JADE、Emerald、C++、C#、VB.NET、Python等，常规程序化编程语言如C语言、Visual Basic、Fortran 2003、Perl、COBOL 2002、PHP、ABAP，动态编程语言如Python、Ruby和Groovy，或其他编程语言等。该程序编码可以完全在用户计算机上运行、或作为独立的软件包在用户计算机上运行、或部分在用户计算机上运行部分在远程计算机运行、或完全在远程计算机或服务器上运行。在后种情况下，远程计算机可以通过任何网络形式与用户计算机连接，比如局域网(LAN)或广域网(WAN)，或连接至外部计算机(例如通过因特网)，或在云计算环境中，或作为服务使用如软件即服务(SaaS)。

此外，除非权利要求中明确说明，本申请所述处理元素和序列的顺序、数字字母的使用、或其他名称的使用，并非用于限定本申请流程和方法的顺序。尽管上述披露中通过各种示例讨论了一些目前认为有用的发明实施例，但应当理解的是，该类细节仅起到说明的目的，附加的权利要求并不仅限于披露的实施例，相反，权利要求旨在覆盖所有符合本申请实施例实质和范围的修正和等价组合。例如，虽然以上所描述的系统组件可以通过硬件设备实现，但是也可以只通过软件的解决方案得以实现，如在现有的服务器或移动设备上安装所描述的系统。

同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个申请实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。

一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims

1.一种三维存储器的控制方法，其特征在于，所述三维存储器包含多个存储串；每一个所述存储串包括串联的多个存储单元；所述方法包括：

对所述多个存储单元执行编程验证操作；

在分别对所述多个存储单元中的第一存储单元执行第一编程验证操作、对所述多个存储单元中的第二存储单元执行第二编程验证操作时，对与所述多个存储单元中第三存储单元耦接的字线施加不同的第二导通电压；

其中，所述第三存储单元在所述第一编程验证操作和所述第二编程验证操作时处于未编程状态。

2.根据权利要求1所述的控制方法，其特征在于，所述方法还包括：在对所述第一存储单元执行所述第一编程验证操作时，对与所述第一存储单元耦接的字线相邻的字线施加第三导通电压；在对所述第二存储单元执行所述第二编程验证操作时，对与所述第二存储单元耦接的字线相邻的字线施加第三导通电压。

3.根据权利要2所述的控制方法，其特征在于，所述方法还包括：在对所述多个存储单元执行所述编程验证操作时，对所述多个存储单元中与处于已编程状态的存储单元耦接的字线施加第一导通电压；

其中，所述第一导通电压的大小与所述第三导通电压的大小不同；所述第二导通电压的大小小于所述第一导通电压的大小。

4.根据权利要求1所述的控制方法，其特征在于，所述三维存储器还包括与所述多个存储单元分别耦接的多个字线；所述多个字线划分为连续的多个字线组；所述多个字线组至少包括第一字线组及第二字线组；

所述第一存储单元与所述第一字线组中的一条字线耦接；所述第二存储单元与所述第二字线组中的一条字线耦接。

5.根据权利要求4所述的控制方法，其特征在于，在对与所述多个字线组中同一个字线组中两个不同字线耦接的存储单元执行编程验证操作时，对所述多个字线中与处于未编程状态的存储单元耦接的字线施加相同的第二导通电压。

6.根据权利要求4所述的控制方法，其特征在于，所述多个字线组还包括第三字线组；所述方法还包括：

在分别对与所述第一字线组中的一条字线耦接的所述第一存储单元执行所述第一编程验证操作、对与所述第二字线组中的一条字线耦接的所述第二存储单元执行所述第二编程验证操作、对与所述第三字线组中的一条字线耦接的第四存储单元执行第三编程验证操作时，对所述多个字线中与处于未编程状态的存储单元耦接的字线施加不同的第二导通电压；

其中，若所述第一编程验证操作先于所述第二编程验证操作、所述第二编程验证操作先于所述第三编程验证操作，所述第一编程验证操作、所述第二编程验证操作以及所述第三编程验证操作分别对应的第二导通电压依次增大。

7.根据权利要求1所述的控制方法，其特征在于，若所述第一编程验证操作先于所述第二编程验证操作，在所述第二编程验证操作时施加给所述字线的第二导通电压大于在所述第一编程验证操作时施加给所述字线的第二导通电压。

8.根据权利要求1所述的控制方法，其特征在于，所述方法还包括：

在执行所述第一编程验证操作时，对所述第一存储单元耦接的字线施加第一编程验证电压；

在执行所述第二编程验证操作时，对所述第二存储单元耦接的字线施加第二编程验证电压。

9.根据权利要求1所述的控制方法，其特征在于，所述第二导通电压的大小为1V至3V。

10.一种三维存储器，其特征在于，所述三维存储器包含多个存储串；每一个所述存储串包括串联的多个存储单元，所述三维存储器还包括：

控制电路，配置为对所述多个存储单元执行编程验证操作；在分别对所述多个存储单元中的第一存储单元执行第一编程验证操作、对所述多个存储单元中的第二存储单元执行第二编程验证操作时，对与所述多个存储单元中第三存储单元耦接的字线施加不同的第二导通电压；

11.根据权利要求10所述的三维存储器，其特征在于，在对所述第一存储单元执行所述第一编程验证操作时，对与所述第一存储单元耦接的字线相邻的字线施加第三导通电压；在对所述第二存储单元执行所述第二编程验证操作时，对与所述第二存储单元耦接的字线相邻的字线施加第三导通电压。

12.根据权利要求11所述的三维存储器，其特征在于，在对所述多个存储单元执行所述编程验证操作时，对所述多个存储单元中与处于已编程状态的存储单元耦接的字线施加第一导通电压；

13.根据权利要求10所述的三维存储器，其特征在于，所述三维存储器还包括与所述多个存储单元分别耦接的多个字线；所述多个字线划分为连续的多个字线组；所述多个字线组至少包括第一字线组及第二字线组；所述第一存储单元与所述第一字线组中的一条字线耦接；所述第二存储单元与所述第二字线组中的一条字线耦接。

14.根据权利要求13所述的三维存储器，其特征在于，在对与所述多个字线组中同一个字线组中两个不同字线耦接的存储单元执行编程验证操作时，对所述多个字线中与处于未编程状态的存储单元耦接的字线施加相同的第二导通电压。

15.根据权利要求13所述的三维存储器，其特征在于，所述多个字线组还包括第三字线组；所述控制电路还配置为，

16.根据权利要求10所述的三维存储器，其特征在于，若所述第一编程验证操作先于所述第二编程验证操作，在所述第二编程验证操作时施加给所述字线的第二导通电压大于在所述第一编程验证操作时施加给所述字线的第二导通电压。

17.根据权利要求10所述的三维存储器，其特征在于，在执行所述第一编程验证操作时，对所述第一存储单元耦接的字线施加第一编程验证电压；

18.根据权利要求10所述的三维存储器，其特征在于，所述第二导通电压的大小为1V至3V。