KR102569820B1 - 메모리 컨트롤러 및 그 동작 방법 - Google Patents

메모리 컨트롤러 및 그 동작 방법 Download PDF

Info

Publication number
KR102569820B1
KR102569820B1 KR1020180128448A KR20180128448A KR102569820B1 KR 102569820 B1 KR102569820 B1 KR 102569820B1 KR 1020180128448 A KR1020180128448 A KR 1020180128448A KR 20180128448 A KR20180128448 A KR 20180128448A KR 102569820 B1 KR102569820 B1 KR 102569820B1
Authority
KR
South Korea
Prior art keywords
memory
soft program
erase
voltage
suspend
Prior art date
Application number
KR1020180128448A
Other languages
English (en)
Other versions
KR20200046807A (ko
Inventor
박세창
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180128448A priority Critical patent/KR102569820B1/ko
Priority to US16/426,418 priority patent/US10910074B2/en
Priority to CN201910602133.9A priority patent/CN111105829B/zh
Publication of KR20200046807A publication Critical patent/KR20200046807A/ko
Application granted granted Critical
Publication of KR102569820B1 publication Critical patent/KR102569820B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 과소거 현상을 개선하는 복수의 메모리 셀들을 각각 포함하는 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는, 메모리 장치와 데이터를 통신하는 메모리 장치 인터페이스 및 복수의 메모리 블록들 중 소거 대상 메모리 블록에 대한 소거 동작이 완료될 때까지 소거 동작이 반복하여 중단된 횟수를 카운트하고, 카운트한 결과를 기초로 소거 동작이 완료된 이후 소거 대상 메모리 블록에 대한 소프트 프로그램 동작을 수행하는 소프트 프로그램 제어부를 포함한다.

Description

메모리 컨트롤러 및 그 동작 방법{MEMORY CONTROLLER AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는, 과소거 현상을 개선하는 메모리 컨트롤러 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 복수의 메모리 셀들을 각각 포함하는 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는, 메모리 장치와 데이터를 통신하는 메모리 장치 인터페이스 및 복수의 메모리 블록들 중 소거 대상 메모리 블록에 대한 소거 동작이 완료될 때까지 소거 동작이 중단된 횟수를 카운트하고, 카운트한 결과를 기초로 소거 동작이 완료된 이후 소거 대상 메모리 블록에 대한 소프트 프로그램 동작을 수행하는 소프트 프로그램 제어부를 포함한다.
본 발명의 실시 예에 따른 복수의 메모리 셀들을 각각 포함하는 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법은, 메모리 장치에 복수의 메모리 블록들 중 소거 대상 메모리 블록에 대한 소거 커맨드를 제공하는 단계, 소거 대상 메모리 블록에 대한 소거 동작의 중단이 요청되면 메모리 장치에 소거 대상 메모리 블록에 대한 서스펜드 커맨드를 제공하는 단계, 서스펜드 커맨드에 따른 서스펜드 시간 경과 후, 메모리 장치에 소거 대상 메모리 블록에 대한 소거 커맨드를 제공하는 단계, 소거 동작이 완료되면, 소거 동작이 완료될 때까지 메모리 장치에 제공한 서스펜드 커맨드를 카운트하는 단계 및 카운트한 결과를 기초로 소거 대상 메모리 블록에 대한 소프트 프로그램 동작을 지시하는 소프트 프로그램 커맨드를 제공하는 단계를 포함한다.
본 발명의 실시 예에 따른 복수의 메모리 셀들을 각각 포함하는 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는, 하드 소거 검증 전압의 레벨에 따른 소프트 프로그램 동작 조건들을 나타내는 소프트 프로그램 설정 정보를 저장하는 소프트 프로그램 설정 테이블, 복수의 메모리 블록들 중 소거 대상 메모리 블록에 대한 소거 동작의 완료시까지, 소거 동작이 중단된 횟수를 카운트하는 서스펜드 탐지부, 카운트한 결과를 기초로 소거 대상 메모리 블록에 대한 하드 소거 검증 동작을 수행하고, 하드 소거 검증 동작이 페일될 때의 하드 소거 검증 전압인 페일 검증 전압의 레벨을 결정하는 검증 전압 판단부 및 페일 검증 전압의 레벨과 소프트 프로그램 설정 정보를 기초로, 소거 대상 메모리 블록에 대한 소프트 프로그램 동작을 수행하는 소프트 프로그램 처리부를 포함한다.
본 기술에 따르면 과소거 현상을 개선하는 메모리 컨트롤러 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 4는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 5는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 6은 메모리 블록의 소거 동작을 설명하기 위한 도면이다.
도 7은 소거 동작에 따른 문턱 전압 분포를 설명하기 위한 도면이다.
도 8은 메모리 블록에 대한 소거 동작 수행 중 메모리 컨트롤러가 제공한 서스펜드 커맨드에 따른 메모리 장치의 동작을 설명하기 위한 도면이다.
도 9는 메모리 블록에 대한 소거 동작이 완료될 때까지 소거 동작이 중단된 횟수에 따른 문턱 전압 분포의 변화를 설명하기 위한 도면이다.
도 10은 소프트 프로그램 동작을 설명하기 위한 도면이다.
도 11은 소프트 프로그램 설정 테이블의 일 실시 예를 설명하기 위한 도면이다.
도 12는 소프트 프로그램 설정 테이블의 다른 실시 예를 설명하기 위한 도면이다.
도 13은 서드펜드 카운트 정보를 설명하기 위한 도면이다.
도 14는 도 13의 서스펜드 카운트 정보의 업데이트 과정을 설명하기 위한 타이밍도이다.
도 15는 본 발명의 실시 예에 따른 소프트 프로그램 동작을 설명하기 위한 도면이다.
도 16은 본 발명의 다른 실시 예에 따른 소프트 프로그램 동작을 설명하기 위한 도면이다.
도 17은 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 18은 본 발명의 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 19는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 20은 본 발명의 실시 예에 따른 저장장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 21은 본 발명의 실시 예에 따른 저장장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 22는 본 발명의 실시 예에 따른 저장장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 저장장치(50)는 메모리 장치(100) 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200)를 포함할 수 있다. 저장장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(300)의 제어에 따라 데이터를 저장하는 장치이다.
저장장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장장치, PCI(peripheral component interconnection) 카드 형태의 저장장치, PCI-E(PCI express) 카드 형태의 저장장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장장치들 중 어느 하나로 구성될 수 있다.
저장장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드인 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 저장장치(50)의 전반적인 동작을 제어한다.
저장장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(Logical Block Address)를 입력 받고, 논리 블록 어드레스(Logical Block Address, LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(PBA)로 변환할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스(Physical Block Address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장장치(50)와 통신할 수 있다.
메모리 컨트롤러(200)는 호스트(300)로부터 메모리 블록에 대한 소거 동작이 요청되면, 메모리 장치(100)에 소거 커맨드를 제공할 수 있다. 소거 커맨드를 수신한 메모리 장치(100)는 소거 동작이 요청된 메모리 블록인 소거 대상 메모리 블록에 대한 소거 동작을 수행할 수 있다. 소거 동작이 수행된 뒤, 메모리 컨트롤러(200)는 소거된 메모리 블록에 대한 소프트 프로그램 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 소프트 프로그램 동작은 메모리 블록에 포함된 메모리 셀들의 문턱전압을 상승시키는 동작일 수 있다.
메모리 컨트롤러(200)는 메모리 장치(100)가 소거 동작을 수행하는 도중에 다른 동작의 수행이 필요한 경우, 수행 중이던 소거 동작을 중단시킬 수 있다. 구체적으로, 메모리 컨트롤러(200)는 메모리 장치(100)에 서스펜드 커맨드를 제공할 수 있다. 서스펜드 커맨드를 수신한 메모리 장치(100)는 수행 중이던 소거 동작을 중단할 수 있다.
메모리 컨트롤러(200)는 메모리 장치(100)가 다른 동작을 수행한 뒤, 중단된 소거 동작을 다시 수행하도록 제어할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 소거 동작이 중단된 소거 대상 메모리 블록에 대한 소거 커맨드를 다시 메모리 장치(100)에 제공할 수 있다. 또는, 메모리 컨트롤러(200)는 메모리 장치(100)에 리줌 커맨드(resume command)을 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 소프트 프로그램 제어부(210)를 포함할 수 있다. 소프트 프로그램 제어부(210)는 서스펜드 탐지부(211) 및 소프트 프로그램 설정 테이블(212)을 포함할 수 있다.
소프트 프로그램 제어부(210)는 소거 동작이 완료될 때까지 소거 동작이 중단된 횟수를 기초로 소프트 프로그램 동작에 사용되는 전압인 소프트 프로그램 전압을 설정할 수 있다. 소프트 프로그램 제어부(210)는 설정된 소프트 프로그램 전압을 이용하여 소프트 프로그램 동작을 수행할 것을 지시하는 소프트 프로그램 커맨드를 메모리 장치(100)에 제공할 수 있다. 소프트 프로그램 동작은 메모리 블록에 포함된 메모리 셀들의 문턱전압을 상승시키는 동작일 수 있다. 즉, 소프트 프로그램 동작은 소거 대상 메모리 블록에 포함되는 복수의 메모리 셀들의 문턱전압을 설정된 문턱전압 분포로 이동시키는 프로그램 펄스를 인가하는 동작일 수 있다.
소프트 프로그램 제어부(210)는 메모리 장치(100)에 소프트 프로그램 커맨드를 제공할 때 소프트 프로그램 전압을 설정하기 위한 셋 파라미터(Set Parameter)도 함께 제공할 수 있다.
서스펜드 탐지부(211)는 소거 동작이 수행되는 동안 소거 동작이 중단된 횟수를 카운트 할 수 있다. 소거 동작이 중단된 횟수는 메모리 컨트롤러(200)가 메모리 장치(100)에 제공한 서스펜드 커맨드의 횟수일 수 있다.
실시 예에서, 소프트 프로그램 설정 테이블(212)은 소거 동작이 중단된 횟수에 따른 소프트 프로그램 동작 조건들을 나타내는 소프트 프로그램 설정 정보를 저장할 수 있다. 소프트 프로그램 동작 조건들은 소프트 프로그램 시작 바이어스, 소프트 프로그램 펄스 카운트 및 소프트 프로그램 펄스 바이어스 중 적어도 어느 하나일 수 있다.
다른 실시 예에서, 소프트 프로그램 설정 테이블(212)은 하드 소거 검증(Hard Erase Verification; HEV) 전압의 레벨에 따른 소프트 프로그램 동작 조건들을 나타내는 소프트 프로그램 설정 정보를 저장 할 수 있다. 하드 소거 검증 전압은 소거된 메모리 블록에 포함된 메모리 셀들의 문턱 전압 분포를 판단하기 위한 리드 전압일 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLn)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들은 동일 워드라인에 연결된 메모리 셀들을 하나의 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 페이지로 구성된다. 본 발명의 실시 예에 따르면, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 본 발명의 실시 예에 따르면, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 본 발명의 실시 예에 따르면, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스에 따라 전압 생성부(122)로부터 제공받은 전압들을 적어도 하나의 워드라인(WL)에 인가하여 선택된 메모리 블록의 적어도 하나의 워드라인을 선택할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 읽기 패스 전압을 인가할 것이다.
본 발명의 실시 예에 따르면, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드라인들에 접지 전압을 인가할 수 있다.
본 발명의 실시 예에 따르면, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 열 어드레스는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 전압 생성부(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(122)는 다양한 전압 레벨들을 갖는 복수의 전압들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
읽기 및 쓰기 회로(123)는 제1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제1 내지 제 n 비트라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직 (130)의 제어에 응답하여 동작한다.
제1 내지 제 n 페이지 버퍼들(PB1~PBn)은 데이터 입출력 회로(124)와 데이터를 통신한다. 프로그램 시에, 제1 내지 제 n 페이지 버퍼들(PB1~PBn)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인과 연결된 메모리 셀의 문턱전압은 유지될 것이다. 프로그램 검증 동작 시에, 제1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLn)을 통해 메모리 셀들의 문턱전압들이 검증 전압을 에 저장된 데이터를 읽는다.
리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 제1 내지 제 n 페이지 버퍼들(PB1~PBn)에 저장할 수 있다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제 n 페이지 버퍼들(PB1~PBn)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제1 내지 제 n 페이지 버퍼들(PB1~PBn)로부터 전달된 데이터를 외부 컨트롤러로 출력한다.
센싱 회로(126)는 리드 동작 또는 검증 동작 시, 제어 로직(130)이 생성한 허용 비트 신호에 응답하여 기준 전류를 생성하고, 읽기 및 쓰기 회로(123)으로부터 수신된 센싱 전압과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호 또는 페일 신호를 제어 로직(130)으로 출력할 수 있다.
제어 로직(130)은 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(126)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로들(120)을 제어할 수 있다. 예를 들면, 제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호, 로우 어드레스, 읽기 및 쓰기 회로 제어신호 및 허용 비트를 생성할 수 있다. 제어 로직(130)은 동작 신호는 전압 생성부(122)로 출력하고, 로우 어드레스는 어드레스 디코더(121)로 출력하고, 읽기 및 쓰기 제어신호는 읽기 및 쓰기 회로(123)으로 출력하고, 허용 비트는 센싱 회로(126)로 출력할 수 있다. 또한, 제어 로직(130)은 센싱 회로(126)가 출력한 패스 또는 페일 신호에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 3을 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 갖는다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 4 및 도 5를 참조하여 더 상세히 설명된다.
도 4는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 4를 참조하면 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 5에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 4에서, 제1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제1 내지 제 n 메모리 셀들(MC1~MCn)은 제1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제 n 워드라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트라인에 연결된다. 도 4에서, 제1 열의 셀 스트링들(CS11, CS21)은 제1 비트라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 n 비트라인(BLn)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제1 행의 셀 스트링들(CS11~CS1m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제1 내지 제 n 비트라인들(BL1~BLn) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱전압을 가질 수 있다.
도 5는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 5를 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제 n 워드라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 메모리 블록(BLKb)은 도 4의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제1 내지 제 n 비트라인들(BL1~BLn) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱전압을 가질 수 있다.
도 6은 메모리 블록의 소거 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 소거 동작은 제1 내지 제n 소거루프(EL1~ELn(n은 1이상의 양의 정수))를 포함할 수 있다. 각 소거루프는 소거단계(ERS Step) 및 검증단계(VFY Step)를 포함할 수 있다.
소거단계(ERS Step)에서, 메모리 블록에 포함된 복수의 메모리 셀 스트링들의 채널 영역에 소거 전압(Vers)이 인가될 수 있다. 즉, 채널 영역을 포함하는 기판(SUB)에 소거 전압(Vers)이 인가될 수 있다. 소거 전압(Vers)이 인가되는 동안 메모리 블록에 연결된 워드라인들에 접지전압(VSS)이 인가될 수 있다.
검증단계(VFY Step)에서, 메모리 장치는 메모리 블록에 포함된 메모리 셀들이 소거상태에 해당하는 문턱전압을 갖는지 여부를 판단할 수 있다. 구체적으로, 검증단계(VFY Step)에서, 메모리 블록에 연결된 워드라인들에 소거 검증 전압(Vvfy)이 인가될 수 있다. 메모리 셀들의 문턱전압이 소거 검증 전압(Vvfy)보다 작은지 여부에 따라 메모리 셀들은 온셀 또는 오프셀로 판단될 수 있다.
예를 들어, 메모리 셀들의 문턱 전압이 소거 검증 전압(Vvfy)보다 낮으면, 메모리 셀들은 온셀로 판단될 것이다. 메모리 셀들의 문턱 전압이 소거 검증 전압(Vvfy)보다 높거나 같으면, 메모리 셀들은 오프 셀로 판단될 것이다. 검증단계(VFY Step)에서, 소거 검증 전압(Vvfy)보다 낮은 문턱전압을 갖는 메모리 셀들이 미리 설정된 개수를 초과하면, 소거 동작은 패스될 수 있다. 소거 검증 전압(Vvfy)보다 낮은 문턱전압을 갖는 메모리 셀들이 미리 설정된 개수 이하이면, 소거 동작은 페일될 수 있다. 소거 동작이 패스될 때까지 소거 루프(EL)가 반복될 수 있다.
소거 루프(EL)가 반복될 때마다 소거 전압(Vers)의 레벨은 스텝전압(ΔVers)만큼 증가할 수 있다(ISPE, Incremental Step Pulse Erase). 제2 소거루프(EL2)의 소거전압(Vers2)의 레벨은 제1 소거루프(EL1)의 소거전압(Vers1)보다 스텝전압(ΔVers)만큼 증가할 수 있다. 제3 소거루프(EL3)의 소거전압(Vers3)의 레벨은 제2 소거루프(EL2)의 소거전압(Vers2)보다 스텝전압(ΔVers)만큼 증가할 수 있다. 마찬가지 방식으로 제n 소거루프(ELn)의 소거전압(Versn)의 레벨은 제(n-1) 소거루프(EL(n-1))의 소거전압(Vers(n-1))보다 스텝전압(ΔVers)만큼 증가할 수 있다.
실시 예에서, 제1 소거루프(EL1)의 소거단계(ERS Step)에서, 메모리 블록에 포함된 복수의 메모리 셀 스트링들의 채널 영역에 소거 전압(Vers1)이 인가될 수 있다. 즉, 채널 영역을 포함하는 기판(SUB)에 소거 전압(Vers1)이 인가될 수 있다. 소거 전압(Vers1)이 인가되는 동안 메모리 블록에 연결된 워드라인들에 접지전압(VSS)이 인가될 수 있다. 소거단계(ERS Step)가 종료되면 검증단계(VFY Step)가 진행될 수 있다.
제1 소거루프(EL1)의 검증단계(VFY Step)에서, 메모리 블록에 연결된 워드라인들에 소거 검증 전압(Vvfy)이 인가될 수 있다. 검증단계(VFY Step)에서 소거 동작이 패스되면, 소거 동작은 종료될 수 있다. 검증단계(VFY Step)에서 소거 동작이 페일되면, 제2 소거루프(EL2)가 진행될 수 있다. 제2 소거루프(EL2)도 제1 소거루프(EL1)와 마찬가지 방식으로 진행될 수 있다. 소거 동작이 패스될 때까지, 제2 내지 제n 소거루프(EL2~ELn)가 진행될 수 있다.
도 7은 소거 동작에 따른 문턱 전압 분포를 설명하기 위한 도면이다.
도 7을 참조하면, 가로축은 문턱전압을 나타내고, 세로축은 메모리 셀들의 개수를 나타낸다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다. 본 명세서에서, 메모리 셀은 두 개에 데이터 비트들을 저장하는 멀티 레벨 셀로 가정하여 설명한다.
메모리 셀들 각각은 문턱전압 크기에 따라, 소거 상태(ER), 제1프로그램 상태(P1), 제 2프로그램 상태(P2) 및 제 3프로그램 상태(P3) 중 어느 하나의 상태로 구분될 수 있다. 메모리 셀들 각각은 제1프로그램 상태(P1), 제 2프로그램 상태(P2) 및 제 3프로그램 상태(P3) 중 어느 하나의 상태를 갖도록 프로그램 될 수 있다. 소거 동작이 수행되면, 메모리 셀들은 소거 상태(ER)에 해당하는 문턱전압을 가질 수 있다.
도 8은 메모리 블록에 대한 소거 동작 수행 중 메모리 컨트롤러가 제공한 서스펜드 커맨드에 따른 메모리 장치의 동작을 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 컨트롤러는 메모리 장치에 소거 커맨드(Erase CMD), 서스펜드 커맨드(Suspend CMD) 및 소프트 프로그램 커맨드(Soft PGM CMD) 중 어느 하나를 제공할 수 있다.
메모리 컨트롤러는 소거 대상 메모리 블록에 대한 소거 동작(Erase Operation)을 수행하기 위한 소거 커맨드(Erase CMD)를 메모리 장치에 제공할 수 있다. 소거 커맨드(Erase CMD)를 수신한 메모리 장치는 소거 대상 메모리 블록에 대한 소거 동작(Erase Operation)을 수행할 수 있다.
메모리 컨트롤러는 메모리 장치가 소거 동작(Erase Operation)을 수행하는 도중에 다른 동작의 수행이 필요한 경우, 수행 중이던 소거 동작(Erase Operation)을 중단시킬 수 있다. 구체적으로, 메모리 컨트롤러는 서스펜드 커맨드(Suspend CMD)를 메모리 장치에 제공할 수 있다. 서스펜드 커맨드(Suspend CMD)를 수신한 메모리 장치는 수행 중인 소거 동작(Erase Operation)을 중단할 수 있다. 도 8에서, 빗금친 부분에 해당하는 소거 동작은 서스펜드 커맨드에 의해 수행되지 못한다.
메모리 컨트롤러는 메모리 장치가 소거 동작을 수행하는 도중에 다른 동작의 수행이 필요한 경우, 수행 중이던 소거 동작을 중단시킬 수 있다. 즉, 메모리 컨트롤러는 메모리 장치가 소거 동작보다 우선적으로 수행되어야 하는 다른 동작들을 수행할 수 있도록 소거 동작을 중단시킬 수 있다.
우선적으로 수행되어야 하는 동작들을 수행한 뒤, 중단되었던 소거 동작은 다시 수행되어야 한다. 따라서, 메모리 컨트롤러는 서스펜드 커맨드(Suspend CMD)에 따라 수행 중이던 소거 동작(Erase Operation)이 중단된 소거 대상 메모리 블록에 대한 소거 커맨드(Erase CMD)를 다시 메모리 장치에 제공할 수 있다. 또는, 메모리 컨트롤러는 메모리 장치에 리줌 커맨드(resume command)을 제공할 수 있다.
구체적으로 메모리 컨트롤러는 서스펜드 커맨드(Suspend CMD)에 따른 서스펜드 시간(Suspend Period) 경과 후 메모리 장치에 소거 커맨드(Erase CMD)를 제공할 수 있다. 이 때 소거 커맨드(Erase CMD)는 소거 동작이 중단된 뒤, 다시 수행될 때마다, 소거 대상 메모리 블록에 대한 소거 동작(Erase Operation)이 완료될 때까지 반복해서 제공될 수 있다.
서스펜드 시간(Suspend Period)은 메모리 장치의 소거 대상 메모리 블록에 대한 소거 동작(Erase Operation)의 수행이 중단되는 시간일 수 있다. 메모리 장치는 서스펜드 시간(Suspend Period) 동안 메모리 컨트롤러가 제공하는 다른 커맨드에 따른 동작을 수행할 수 있다.
메모리 컨트롤러는 소거 동작(Erase Operation)이 완료되면, 소거된 메모리 블록에 대한 소프트 프로그램 동작(Soft Program Operation)을 수행하기 위한 소프트 프로그램 커맨드(Soft PGM CMD)를 메모리 장치에 제공할 수 있다. 소프트 프로그램 커맨드(Soft PGM CMD)를 수신한 메모리 장치는 소거 대상 메모리 블록에 대한 소프트 프로그램 동작(Soft Program Operation)을 수행할 수 있다.
소프트 프로그램 동작(Soft Program Operation)은 메모리 블록에 포함된 메모리 셀들의 문턱전압을 상승시키는 동작일 수 있다. 구체적으로, 소프트 프로그램 동작(Soft Program Operation)은 소거 대상 메모리 블록에 포함되는 복수의 메모리 셀들의 문턱전압을 설정된 문턱전압 분포로 이동시키는 프로그램 펄스를 인가하는 동작일 수 있다.
실시 예에서, 소프트 프로그램 동작(Soft Program Operation)은 소거 대상 메모리 블록에 대한 소거 동작이 완료된 이후에 수행될 수 있다. 다른 실시 예에서 소프트 프로그램 동작(Soft Program Operation)은 소거된 메모리 블록에 대한 프로그램 동작이 수행되기 이전에 수행될 수 있다.
도 8에서, 메모리 컨트롤러는 소거 대상 메모리 블록에 대한 소거 동작(Erase Operation)이 완료될 때까지 3번의 소거 커맨드(Erase CMD)와 2번의 서스펜드 커맨드(Suspend CMD)를 메모리 장치에 제공하였음을 알 수 있다. 메모리 컨트롤러는 소거 동작(Erase Operation)이 완료된 이후에, 소거 대상 메모리 블록에 대한 소프트 프로그램 커맨드(Soft Program)를 제공하였음을 알 수 있다. 메모리 컨트롤러가 메모리 장치에 제공하는 소거 커맨드 및 서스펜드 커맨드의 횟수는 본 발명의 실시 예에 제한되지 않는다.
도 9는 메모리 블록에 대한 소거 동작이 완료될 때까지 소거 동작이 중단된 횟수에 따른 문턱 전압 분포의 변화를 설명하기 위한 도면이다.
도 9을 참조하면, 가로축은 문턱전압을 나타내고, 세로축은 메모리 셀들의 개수를 나타낸다.
메모리 블록에 대한 소거 동작이 완료될 때까지 소거 동작은 x회(x는 0보다 크거나 같은 양의 정수) 중단될 수 있다. 소거 동작이 중단된 횟수(x)는 서스펜드(Suspend) 횟수(x)를 나타낸다.
메모리 블록에 대한 소거 동작이 완료될 때까지 소거 동작이 중단된 횟수(x)만큼 메모리 블록에 대한 소거 동작이 추가로 수행될 수 있다. 따라서, 소거 동작이 중단된 횟수(x)만큼 메모리 블록에 소거 전압이 추가로 인가될 수 있다. 소거 동작이 중단된 횟수(x)가 많을수록 메모리 셀들의 문턱 전압은 더 낮아질 수 있다.
소거 동작이 완료된 이후, 설정된 문턱전압보다 작은 크기의 문턱 전압을 갖는 메모리 셀은 과소거된 메모리 셀일 수 있다. 설정된 문턱전압은 소거 상태(ER)에 해당하는 문턱전압 분포의 최소값(V_ER_min)일 수 있다. 소거 동작이 완료된 이후, 과소거된 메모리 셀이 발생하는 현상을 과소거 현상이라고 한다.
도 9에서, 문턱 전압 분포(S0) 내지 문턱 전압 분포(S3) 각각은 메모리 블록에 대한 소거 동작이 완료될 때까지 소거 동작이 중단된 횟수(x)가 각각 0회 내지 3회인 메모리 블록에 포함된 메모리 셀들의 문턱 전압 분포를 나타낼 수 있다. 소거 동작이 중단된 횟수(x)가 많을수록, 문턱 전압 분포는 왼쪽으로 이동할 수 있다.
과소거된 메모리 셀들의 문턱 전압분포를 개선하기 위해 소거 동작이 완료된 이후 소프트 프로그램 동작이 수행될 수 있다. 소프트 프로그램 동작은 메모리 블록에 포함된 메모리 셀들의 문턱전압을 설정된 문턱 전압 분포로 이동시키는 프로그램 펄스를 인가하는 동작일 수 있다. 설정된 문턱 전압 분포는 소거 상태(ER)일 수 있다.
도 10은 소프트 프로그램 동작을 설명하기 위한 도면이다.
도 10을 참조하면, 가로축은 시간(Time)을 나타내고, 세로축은 워드라인에 인가되는 전압(Word Line Voltage)를 나타낸다.
소프트 프로그램 동작은 소거된 메모리 블록에 대해 수행될 수 있다. 소프트 프로그램 동작시 메모리 블록에 연결된 워드라인들에 프로그램 전압이 인가될 수 있다. 소프트 프로그램 동작시 메모리 블록에 연결된 비트라인들에 접지 전압이 인가될 수 있다. 소프트 프로그램 동작시 프로그램 검증 동작은 생략될 수 있다.
소프트 프로그램 동작은 제1 내지 제n 프로그램 루프(PL1~PLn(n은 1이상의 양의 정수))를 포함할 수 있다. 소프트 프로그램 펄스 카운트(Soft PGM Pulse Count)는 프로그램 루프(PL)가 반복되는 횟수(n)일 수 있다.
각 프로그램 루프(PL)에서, 메모리 블록에 포함된 복수의 메모리 셀 스트링들의 채널 영역에 접지 전압이 인가될 수 있다. 채널 영역에. 접지 전압이 인가되는 동안 메모리 블록에 연결된 워드라인들에 프로그램 전압(Vpgm)이 인가될 수 있다.
소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias)는 프로그램 루프(PL)가 진행될수록 각 루프의 프로그램 전압(Vpgm)이 증가되는 폭일 수 있다. 즉, 프로그램 루프(PL)가 반복될 때마다 프로그램 전압(Vpgm)의 레벨은 소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias)만큼 증가할 수 있다(ISPE, Incremental Step Pulse Erase).
도 10에서, 제2 프로그램 루프(PL2)의 프로그램 전압(Vpgm2)의 레벨은 제1 프로그램 루프(PL1)의 프로그램 전압(Vpgm1)보다 소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias)만큼 증가할 수 있다. 제3 프로그램 루프(PL3)의 프로그램 전압(Vpgm3)의 레벨은 제2 프로그램 루프(PL2)의 프로그램 전압(Vpgm2)보다 소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias)만큼 증가할 수 있다. 마찬가지 방식으로 제n 프로그램 루프(PLn)의 프로그램 전압(Vpgmn)의 레벨은 제(n-1) 프로그램 루프(PL(n-1))의 프로그램 전압(Vpgm(n-1))보다 소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias)만큼 증가할 수 있다.
소프트 프로그램 시작 바이어스(Soft PGM Start Bias)는 소프트 프로그램 동작시 처음으로 인가되는 프로그램 전압의 크기일 수 있다. 따라서 소프트 프로그램 시작 바이어스(Soft PGM Start Bias)는 제1 프로그램 루프(PL1)의 프로그램 전압(Vpgm1)일 수 있다.
도 11은 소프트 프로그램 설정 테이블의 일 실시 예를 설명하기 위한 도면이다.
도 11을 참조하면, 소프트 프로그램 설정 테이블 a(212)는 소거 동작이 중단된 횟수(Suspend Count)에 따른 소프트 프로그램 동작 조건들을 나타내는 소프트 프로그램 설정 정보를 저장할 수 있다. 소거 동작이 중단된 횟수(Suspend Count)는 x회(x는 0이상의 양의 정수)일 수 있다. 소프트 프로그램 동작 조건들은 도 10을 참조하여 설명된 소프트 프로그램 시작 바이어스(Soft PGM Start Bias), 소프트 프로그램 펄스 카운트(Soft PGM Pulse Count) 및 소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias) 중 적어도 어느 하나일 수 있다.
도 11에서, 소거 동작이 중단된 횟수(Suspend Count)가 0회이면, 소프트 프로그램 동작 조건들 중 소프트 프로그램 시작 바이어스(Soft PGM Start Bias)는 기본 값(X_default)을 가질 수 있다. 소프트 프로그램 펄스 카운트(Soft PGM Pulse Count)는 기본 값(Y_default)을 가질 수 있다. 소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias)는 기본 값(Z_default)을 가질 수 있다.
소거 동작이 중단된 횟수(Suspend Count)가 1회이면, 소프트 프로그램 동작 조건들 중 소프트 프로그램 시작 바이어스(Soft PGM Start Bias)는 제1 값(X_1)을 가질 수 있다. 소프트 프로그램 펄스 카운트(Soft PGM Pulse Count)는 제1 값(Y_1)을 가질 수 있다. 소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias)는 제1 값(Z_1)을 가질 수 있다.
마찬가지 방식으로 소거 동작이 중단된 횟수(Suspend Count)가 n회(n은 1이상의 자연수)이면, 소프트 프로그램 동작 조건들 중 소프트 프로그램 시작 바이어스(Soft PGM Start Bias)는 제n 값(X_n)을 가질 수 있다. 소프트 프로그램 펄스 카운트(Soft PGM Pulse Count)는 제n 값(Y_n)을 가질 수 있다. 소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias)는 제n 값(Z_n)을 가질 수 있다.
실시 예에서, 소거 동작이 중단된 횟수(Suspend Count)가 증가할수록, 소프트 프로그램 시작 바이어스(Soft PGM Start Bias), 소프트 프로그램 펄스 카운트(Soft PGM Pulse Count) 및 소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias) 각각의 값은 증가할 수 있다.
도 12는 소프트 프로그램 설정 테이블의 다른 실시 예를 설명하기 위한 도면이다.
도 12를 참조하면, 소프트 프로그램 설정 테이블 b(212)는 하드 소거 검증(Hard Erase Verification; HEV) 전압의 레벨에 따른 소프트 프로그램 동작 조건들을 나타내는 소프트 프로그램 설정 정보를 저장 할 수 있다. 하드 소거 검증(Hard Erase Verification; HEV) 전압은 소거된 메모리 블록에 포함된 메모리 셀들의 문턱 전압 분포를 판단하기 위한 리드 전압일 수 있다.
소프트 프로그램 설정 테이블 b(212)는 도 11를 참조하여 설명된 소프트 프로그램 설정 테이블 a에서 소거 동작이 중단된 횟수(Suspend Count) 대신 하드 소거 검증(Hard Erase Verification; HEV) 전압의 레벨에 따른 소프트 프로그램 동작 조건들을 나타낼 수 있다.
이 때 하드 소거 검증 전압의 레벨은 하드 소거 검증(Hard Erase Verification; HEV) 동작이 페일될 때의 하드 소거 검증 전압인 페일 검증 전압의 레벨일 수 있다.
하드 소거 검증 동작은 하드 소거 검증 전압으로 메모리 블록에 포함된 메모리 셀들을 리드한 결과에 따라 패스 또는 페일될 수 있다. 하드 소거 검증 전압으로 소거된 메모리 블록에 포함된 메모리 셀들에 대한 리드 동작을 수행하고, 리드 동작의 수행 결과 오프셀로 리드된 메모리 셀들의 수인 페일 비트 수가 설정된 임계 값보다 크거나 같으면 하드 소거 검증 동작은 페일될 수 있다. 페일 비트 수가 설정된 임계 값보다 작으면 하드 소거 검증 동작은 패스될 수 있다.
하드 소거 검증 전압은 복수의 레벨(HEV_default~HEV_n)을 가질 수 있다. 하드 소거 검증 전압은 양의 값 또는 0V 또는 음의 전압을 가질 수 있다. 하드 소거 검증 전압의 레벨이 증가할수록, 하드 소거 검증 전압의 크기는 감소할 수 있다.
실시 예에서, 하드 소거 검증 전압이 기본 레벨(HEV_default)일 때 소프트 프로그램 동작 조건들 중 소프트 프로그램 시작 바이어스(Soft PGM Start Bias)는 기본 값(X_default)을 가질 수 있다. 소프트 프로그램 펄스 카운트(Soft PGM Pulse Count)는 기본 값(Y_default)을 가질 수 있다. 소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias)는 기본 값(Z_default)을 가질 수 있다.
하드 소거 검증 전압이 제1 레벨(HEV_1)일 때 소프트 프로그램 동작 조건들 중 소프트 프로그램 시작 바이어스(Soft PGM Start Bias)는 제1 값(X_1)을 가질 수 있다. 소프트 프로그램 펄스 카운트(Soft PGM Pulse Count)는 제1 값(Y_1)을 가질 수 있다. 소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias)는 제1 값(Z_1)을 가질 수 있다.
마찬가지 방식으로 하드 소거 검증 전압이 제n 레벨(HEV_n,(n은 1이상의 자연수))이면, 소프트 프로그램 동작 조건들 중 소프트 프로그램 시작 바이어스(Soft PGM Start Bias)는 제n 값(X_n)을 가질 수 있다. 소프트 프로그램 펄스 카운트(Soft PGM Pulse Count)는 제n 값(Y_n)을 가질 수 있다. 소프트 프로그램 펄스 바이어스(Soft PGM Pulse Bias)는 제n 값(Z_n)을 가질 수 있다.
도 13은 서드펜드 카운트 정보를 설명하기 위한 도면이다.
도 13을 참조하면, 서스펜드 카운트 정보는 서스펜드 카운트 값(Suspend Count) 및 소거 동작 정보(Erase Operation Info)를 포함할 수 있다.
서스펜드 카운트 값(Suspend Count)은 메모리 블록에 대한 소거 동작이 완료될 때까지, 소거 동작이 중단된 횟수를 나타낸다. 서스펜드 카운트 값(Suspend Count)은 메모리 블록에 대한 소거 동작이 완료될 때까지, 메모리 컨트롤러가 메모리 장치에 제공한 서스펜드 커맨드의 횟수일 수 있다.
소거 동작 정보(Erase Operation Info)는 메모리 블록에 대한 소거 동작의 완료여부를 나타낼 수 있다. 소거 동작 정보(Erase Operation Info)는 상태 읽기 응답을 통해 메모리 장치로부터 획득될 수 있다.
실시 예에서, 소거 동작 정보(Erase Operation Info)는 소거 동작이 미완료 상태이면, 0의 값을 가질 수 있다. 소거 동작이 완료 상태이면, 1의 값을 가질 수 있다. 다른 실시 예에서, 소거 동작 정보(Erase Operation Info)는 소거 동작이 미완료 상태이면, 1의 값을 가질 수 있다. 소거 동작이 완료 상태이면, 0의 값을 가질 수 있다.
도 14는 도 13의 서스펜드 카운트 정보의 업데이트 과정을 설명하기 위한 타이밍도이다.
도 14를 참조하면, 가로축은 시간(Time)을 나타내고, 세로축은 메모리 컨트롤러가 메모리 장치에 제공한 커맨드의 종류 또는 메모리 장치로부터 획득한 정보를 나타낸다.
서스펜드 카운트 정보는 서스펜드 카운트(Suspend Count) 및 소거 동작 정보(Erase Operation Info)를 포함할 수 있다.
서스펜드 카운트(Suspend Count)는 메모리 블록에 대한 소거 동작이 완료될 때까지, 소거 동작이 중단된 횟수를 나타낸다. 서스펜드 카운트(Suspend Count)의 초기 값은 0을 나타낼 수 있다. 서스펜드 카운트(Suspend Count)의 값은 메모리 컨트롤러가 메모리 장치에 서스펜드 커맨드를 제공할 때마다 1씩 증가할 수 있다.
소거 동작 정보(Erase Operation Info)는 메모리 블록에 대한 소거 동작의 완료여부를 나타낼 수 있다. 소거 동작 정보(Erase Operation Info)는 메모리 컨트롤러가 메모리 장치에 소거 커맨드를 제공한 이후 상태 읽기 응답을 통해 메모리 장치로부터 획득될 수 있다. 다만 메모리 컨트롤러가 소거 커맨드를 제공한 이후에 서스펜드 커맨드를 제공한 경우, 소거 동작 정보(Erase Operation Info)는 획득되지 않을 수 있다. 소거 동작 정보(Erase Operation Info)의 초기 값은 0을 나타낼 수 있다. 소거 동작 정보(Erase Operation Info)는 메모리 블록에 대한 소거 동작이 완료되면 1로 갱신될 수 있다.
도 14에서, 시간(a1)에서 메모리 컨트롤러는 메모리 장치에 소거 커맨드를 제공할 수 있다. 서스펜드 카운트(Suspend Count)는 초기 값인 0을 나타낸다. 소거 동작 정보(Erase Operation Info)는 초기 값인 0을 나타낸다.
시간(a2)에서 메모리 컨트롤러는 메모리 장치에 서스펜드 커맨드를 제공할 수 있다. 구체적으로, 메모리 컨트롤러는 메모리 장치가 소거 동작을 수행하는 도중에 다른 동작의 수행이 필요한 경우, 수행 중이던 소거 동작을 중단시키기 위해 메모리 장치에 서스펜드 커맨드를 제공할 수 있다. 서스펜드 카운트(Suspend Count)는 1만큼 증가할 수 있다. 서스펜드 카운트(Suspend Count)는 1을 나타낸다. 소거 동작 정보(Erase Operation Info)는 초기 값인 0을 유지한다.
시간(a3)에서 메모리 컨트롤러는 소거 동작이 중단된 소거 대상 메모리 블록에 대한 소거 커맨드를 메모리 장치에 다시 제공할 수 있다. 이 때, 소거 커맨드는 소거 동작이 중단된 뒤, 다시 수행될 때마다, 소거 대상 메모리 블록에 대한 소거 동작이 완료될 때까지 반복해서 메모리 장치에 제공될 수 있다. 시간(a3)은 시간(a2)에서 메모리 컨트롤러가 제공한 서스펜드 커맨드에 따른 서스펜드 시간이 경과된 이후 일 수 있다. 서스펜드 카운트(Suspend Count)는 1의 값을 유지한다. 소거 동작 정보(Erase Operation Info)는 초기 값인 0을 유지한다.
시간(a4)에서 메모리 컨트롤러는 메모리 장치에 서스펜드 커맨드를 제공할 수 있다. 서스펜드 카운트(Suspend Count)는 1만큼 증가할 수 있다. 서스펜드 카운트(Suspend Count)는 2를 나타낸다. 소거 동작 정보(Erase Operation Info)는 초기 값인 0을 유지한다.
시간(a5)에서 메모리 컨트롤러는 메모리 장치에 소거 커맨드를 제공할 수 있다. 서스펜드 카운트(Suspend Count)는 2의 값을 유지한다. 소거 동작 정보(Erase Operation Info)는 초기 값인 0을 유지한다.
시간(a6)에서 메모리 컨트롤러는 메모리 장치로부터 상태 읽기 응답을 통해 메모리 블록에 대한 소거 동작 완료여부를 나타내는 소거 동작 정보를 획득할 수 있다. 서스펜드 카운트(Suspend Count)는 2의 값을 유지한다. 획득한 소거 동작 정보가 소거 동작 완료 상태를 나타내면 서스펜드 카운트 정보에 포함된 소거 동작 정보(Erase Operation Info)는 초기 값 0에서 1로 갱신될 수 있다.
소거 동작 정보(Erase Operation Info)가 1로 갱신되는 경우, 서스펜드 카운트 정보는 도 11를 참조하여 설명된 소프트 프로그램 동작 조건을 결정하기 위해 활용될 수 있다. 이후 서스펜드 카운트 정보에 포함된 서스펜드 카운트(Suspend Count) 및 소거 동작 정보(Erase Operation Info)는 모두 초기 값인 0으로 초기화 될 수 있다.
시간(b1)에서 메모리 컨트롤러는 메모리 장치에 소거 커맨드를 제공할 수 있다. 서스펜드 카운트(Suspend Count)는 초기 값인 0을 나타낸다. 소거 동작 정보(Erase Operation Info)는 초기 값인 0을 나타낸다.
시간(b2)에서 메모리 컨트롤러는 메모리 장치에 서스펜드 커맨드를 제공할 수 있다. 서스펜드 카운트(Suspend Count)는 1만큼 증가할 수 있다. 서스펜드 카운트(Suspend Count)는 1을 나타낸다. 소거 동작 정보(Erase Operation Info)는 초기 값인 0을 유지한다.
마찬가지 방식으로 서스펜드 카운트 정보에 포함된 서스펜드 카운트(Suspend Count)및 소거 동작 정보(Erase Operation Info)는 업데이트될 수 있다.
도 15는 본 발명의 실시 예에 따른 소프트 프로그램 동작을 설명하기 위한 도면이다.
도 15를 참조하면, 소프트 프로그램 제어부(210)는 서스펜드 탐지부(211), 소프트 프로그램 설정 테이블(212) 및 소프트 프로그램 처리부(213)를 포함할 수 있다.
서스펜드 탐지부(211)는 서스펜드 정보(Suspend Info)를 기초로 소거 대상 메모리 블록에 대한 소거 동작이 수행되는 동안, 소거 동작이 중단된 횟수를 카운트 할 수 있다. 서스펜드 정보(Suspend Info)는 메모리 컨트롤러가 메모리 장치에 서스펜드 커맨드를 제공했음을 나타내는 정보일 수 있다. 소거 동작이 중단된 횟수는 메모리 컨트롤러가 메모리 장치(100)에 제공한 서스펜드 커맨드의 횟수일 수 있다.
서스펜드 탐지부(211)는 메모리 장치(100)로부터 상태 읽기 응답을 통해 메모리 블록에 대한 소거 동작 완료여부를 나타내는 소거 동작 정보(Erase Operation Info)를 획득할 수 있다. 서스펜드 탐지부(211)는 획득한 소거 동작 정보(Erase Operation Info)가 소거 동작 완료 상태를 나타내면, 도 13을 참조하여 설명된 서스펜드 카운트 정보(Suspend Count Info)를 생성하여, 소프트 프로그램 처리부(213)에 제공할 수 있다.
소프트 프로그램 설정 테이블(212)은 도 11을 참조하여 설명된 소프트 프로그램 설정 테이블 a일 수 있다. 소프트 프로그램 설정 테이블 a는 소거 동작이 중단된 횟수에 따른 소프트 프로그램 동작 조건들을 나타내는 소프트 프로그램 설정 정보(Soft PGM Setting Info)를 저장할 수 있다. 소프트 프로그램 동작 조건들은 소프트 프로그램 시작 바이어스, 소프트 프로그램 펄스 카운트 및 소프트 프로그램 펄스 바이어스 중 적어도 어느 하나일 수 있다.
소프트 프로그램 처리부(213)는 소프트 프로그램 설정 정보(Soft PGM Setting Info) 및 서스펜드 카운트 정보(Suspend Count Info)를 기초로 소프트 프로그램 동작에 사용되는 전압인 소프트 프로그램 전압을 설정할 수 있다 소프트 프로그램 처리부(213)는 설정된 소프트 프로그램 전압을 이용하여 소프트 프로그램 동작을 수행할 것을 지시하는 소프트 프로그램 커맨드를 메모리 장치(100)에 제공할 수 있다. 소프트 프로그램 처리부(213)는 소프트 프로그램 전압을 설정하기 위한 셋 파라미터(Set Parameter)를 메모리 장치(100)에 제공할 수 있다.
도 16은 본 발명의 다른 실시 예에 따른 소프트 프로그램 동작을 설명하기 위한 도면이다.
도 16을 참조하면, 소프트 프로그램 제어부(210)는 서스펜드 탐지부(211), 소프트 프로그램 설정 테이블(212), 소프트 프로그램 처리부(213) 및 검증 전압 판단부(214)를 포함할 수 있다.
서스펜드 탐지부(211)는 도 15를 참조하여 설명된 서스펜드 탐지부(211)와 동일한 구성에 해당될 수 있다. 다만, 도 15를 참조하여 설명된 서스펜드 탐지부(211)와 달리, 서스펜드 카운트 정보(Suspend Count Info)를 검증 전압 판단부(214)에 제공할 수 있다.
소프트 프로그램 설정 테이블(212)은 도 12를 참조하여 설명된 소프트 프로그램 설정 테이블 b일 수 있다. 소프트 프로그램 설정 테이블 b는 하드 소거 검증(Hard Erase Verification; HEV) 전압의 레벨에 따른 소프트 프로그램 동작 조건들을 나타내는 소프트 프로그램 설정 정보(Soft PGM Setting Info)를 저장할 수 있다.
소프트 프로그램 처리부(213)는 도 15를 참조하여 설명된 소프트 프로그램 처리부(213)와 동일한 구성에 해당될 수 있다. 다만, 도 15를 참조하여 설명된 소프트 프로그램 처리부(213)와 달리, 서스펜드 카운트 정보(Suspend Count Info) 대신 페일 검증 전압의 레벨(Fail HEV Level) 및 소프트 프로그램 설정 정보(Soft PGM Setting Info)를 기초로 소프트 프로그램 동작에 사용되는 소프트 프로그램 전압을 설정할 수 있다.
검증 전압 판단부(214)는 소거된 메모리 블록에 대한 하드 소거 검증 동작을 수행할 수 있다. 검증 전압 판단부(214)는 하드 소거 검증 동작 수행시 하드 소거 검증 전압으로 소거된 메모리 블록에 포함된 메모리 셀들에 대한 리드 동작을 수행할 수 있다. 검증 전압 판단부(214)는 리드 동작의 수행 결과 오프셀로 리드된 메모리 셀들의 수인 페일 비트 수가 설정된 임계 값보다 크거나 같으면 하드 소거 검증 동작이 페일된 걸로 판단할 수 있다. 검증 전압 판단부(214)는 페일 비트 수가 설정된 임계 값보다 작으면 하드 소거 검증 동작이 패스된걸로 판단할 수 있다.
실시 예에서, 검증 전압 판단부(214)는 서스펜드 카운트 정보(Suspend Count Info)에 따라 하드 소거 검증 전압의 레벨을 결정할 수 있다. 하드 소거 검증 동작은 하드 소거 검증 동작이 페일될 때까지 반복해서 수행될 수 있다. 소거 검증 동작이 반복될수록 하드 소거 검증 동작에 사용되는 하드 소거 검증 전압의 레벨은 증가할 수 있다. 하드 소거 검증 전압의 레벨이 증가할수록, 하드 소거 검증 전압의 크기는 감소할 수 있다. 하드 소거 검증 전압은 양의 값 또는 0V 또는 음의 전압을 가질 수 있다.
검증 전압 판단부(214)는 하드 소거 검증 동작이 페일될 때까지 하드 소거 검증 동작을 반복해서 수행할 수 있다. 검증 전압 판단부(214)는 하드 소거 검증 동작이 페일될 때의 하드 소거 검증 전압인 페일 검증 전압의 레벨(Fail HEV Level)을 소프트 프로그램 처리부(213)에 제공할 수 있다.
도 17은 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 17을 참조하면, S1701단계에서, 메모리 컨트롤러는 메모리 블록에 대한 소거 동작을 수행하기 위해 메모리 장치에 소거 커맨드를 제공할 수 있다.
S1703단계에서, 메모리 컨트롤러는 메모리 컨트롤러가 메모리 장치에 서스펜드 커맨드를 제공하였는지 여부를 판단할 수 있다. 판단한 결과, 메모리 컨트롤러가 메모리 장치에 서스펜드 커맨드를 제공하였으면, S1705단계로 진행하고, 서스펜드 커맨드를 제공하지 않았으면, S1709단계로 진행한다. 서스펜드 커맨드는 메모리 블록에 대한 소거 동작을 중단을 지시하는 커맨드일 수 있다.
S1705단계에서, 메모리 컨트롤러는 메모리 블록에 대한 소거 동작이 중단된 횟수를 저장할 수 있다. 소거 동작이 중단된 횟수는 메모리 컨트롤러가 메모리 장치에 제공한 서스펜드 커맨드의 횟수일 수 있다.
S1707단계에서, 메모리 컨트롤러는 서스펜드 시간이 경과할 때까지 메모리 장치에 다른 커맨드를 제공할 수 있다.
S1709단계에서, 메모리 컨트롤러는, 메모리 블록에 대한 소거 동작의 완료여부를 판단할 수 있다. 판단한 결과, 소거 동작이 완료된 경우 S1711단계로 진행하고, 그렇지 않으면, S1703단계로 진행한다.
S1711단계에서, 메모리 컨트롤러는, 소거된 메모리 블록에 대한 소프트 프로그램 동작을 지시하는 소프트 프로그램 커맨드를 메모리 장치에 제공할 수 있다.
S1713단계에서, 메모리 컨트롤러는 저장한 소거 동작이 중단된 횟수를 기초로 소프트 프로그램 동작에 사용되는 소프트 프로그램 전압을 설정 할 수 있다. 메모리 컨트롤러는 소프트 프로그램 전압을 설정하기 위한 셋 파라미터를 메모리 장치에 제공할 수 있다.
다른 실시 예에서, 메모리 컨트롤러는 저장한 소거 동작이 중단된 횟수를 기초로 하드 소거 검증(Hard Erase Verification; HEV) 전압의 레벨을 결정하고 하드 소거 검증 동작을 수행할 수 있다. 메모리 컨트롤러는 하드 소거 검증 동작의 수행 결과를 기초로 하드 소거 검증(Hard Erase Verification; HEV) 동작이 페일될 때의 하드 소거 검증 전압인 페일 검증 전압의 레벨을 결정할 수 있다. 메모리 컨트롤러는 페일 검증 전압의 레벨과 도 12를 참조하여 설명된 소프트 프로그램 설정 테이블 b를 기초로 소프트 프로그램 동작에 사용되는 소프트 프로그램 전압을 설정 할 수 있다. 메모리 컨트롤러는 소프트 프로그램 전압을 설정하기 위한 셋 파라미터(Set Parameter)를 메모리 장치에 제공할 수 있다.
도 18은 본 발명의 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 18을 참조하면, S1801단계에서, 메모리 장치는 메모리 컨트롤러부터 메모리 블록에 대한 소거 커맨드를 수신할 수 있다.
S1803단계에서, 메모리 장치는 소거 커맨드에 따른 메모리 블록에 대한 소거 동작을 수행할 수 있다.
S1805단계에서, 메모리 장치는 메모리 컨트롤러로부터 서스펜드 커맨드를 수신하였는지 여부를 판단할 수 있다. 판단한 결과, 메모리 컨트롤러로부터 서스펜드 커맨드를 수신하였으면 S1807단계로 진행하고, 그렇지 않으면 S1809단계로 진행한다.
S1807단계에서, 메모리 장치는 메모리 블록에 대한 소거 동작을 중단한다.
S1809단계에서, 메모리 장치는 메모리 블록에 대한 소거 동작이 완료되었는지 여부를 판단할 수 있다. 판단한 결과, 메모리 블록에 대한 소거 동작이 완료되었으면 동작을 종료하고, 그렇지 않으면 S1803단계로 진행한다.
도 19는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 19를 참조하면, 메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 입력 받은 논리 블록 어드레스(LBA)를 맵핑 테이블을 이용하여 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 비휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 20은 본 발명의 실시 예에 따른 저장장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 20을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치 (2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 21은 본 발명의 실시 예에 따른 저장장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 21을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 22는 본 발명의 실시 예에 따른 저장장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 22를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 저장장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 소프트 프로그램 제어부
211: 서스펜드 탐지부
212: 소프트 프로그램 설정 테이블
300: 호스트

Claims (20)

  1. 복수의 메모리 셀들을 각각 포함하는 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    상기 메모리 장치와 데이터를 통신하는 메모리 장치 인터페이스; 및
    상기 복수의 메모리 블록들 중 소거 대상 메모리 블록에 대한 소거 동작이 완료될 때까지 상기 소거 동작이 중단된 횟수를 카운트하고, 상기 소거 동작이 완료된 이후 소프트 프로그램 설정 정보에서 카운트한 결과에 대응되는 소프트 프로그램 동작 조건들을 이용하여 상기 소거 대상 메모리 블록에 대한 소프트 프로그램 동작을 수행하는 소프트 프로그램 제어부를 포함하는 메모리 컨트롤러.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 소프트 프로그램 제어부는,
    소거 동작이 중단된 횟수에 따른 상기 소프트 프로그램 동작 조건들을 나타내는 상기 소프트 프로그램 설정 정보를 저장하는 소프트 프로그램 설정 테이블;
    상기 소거 동작이 완료되면 상기 카운트한 결과를 기초로 서스펜드 카운트 정보를 생성하는 서스펜드 탐지부; 및
    상기 소프트 프로그램 설정 정보 및 상기 서스펜드 카운트 정보를 기초로, 상기 소프트 프로그램 동작에 사용되는 소프트 프로그램 전압을 설정하는 소프트 프로그램 처리부를 포함하는 메모리 컨트롤러.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서, 상기 소프트 프로그램 동작 조건들은,
    소프트 프로그램 시작 바이어스, 소프트 프로그램 펄스 카운트 및 소프트 프로그램 펄스 바이어스 중 적어도 어느 하나를 포함하는 메모리 컨트롤러.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서, 상기 서스펜드 탐지부는,
    상기 소거 동작이 중단된 횟수를 나타내는 서스펜드 카운트 값 및 상기 소거 동작의 완료여부를 나타내는 소거 동작 정보를 포함하는 상기 서스펜드 카운트 정보를 생성하는 메모리 컨트롤러.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서, 상기 서스펜드 탐지부는,
    상기 메모리 장치에 대한 상태 읽기 응답을 통해 상기 소거 동작 정보를 획득하는 메모리 컨트롤러.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서, 상기 서스펜드 탐지부는,
    상기 생성된 서스펜드 카운트 정보를 상기 소프트 프로그램 처리부에 제공하고, 상기 서스펜드 카운트 정보를 초기화하는 메모리 컨트롤러.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서, 상기 소프트 프로그램 처리부는,
    상기 소프트 프로그램 동작을 지시하는 소프트 프로그램 커맨드 및 상기 소프트 프로그램 전압을 설정하기 위한 셋 파라미터를 상기 메모리 장치에 제공하는 메모리 컨트롤러.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서, 상기 소프트 프로그램 동작은,
    상기 소거 대상 메모리 블록에 포함되는 복수의 메모리 셀들의 문턱전압을 설정된 문턱전압 분포로 이동시키는 프로그램 펄스를 인가하는 동작인 메모리 컨트롤러.
  9. 복수의 메모리 셀들을 각각 포함하는 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    상기 메모리 장치에 상기 복수의 메모리 블록들 중 소거 대상 메모리 블록에 대한 소거 커맨드를 제공하는 단계;
    상기 소거 대상 메모리 블록에 대한 소거 동작의 중단이 요청되면 상기 메모리 장치에 상기 소거 대상 메모리 블록에 대한 서스펜드 커맨드를 제공하는 단계;
    상기 서스펜드 커맨드에 따른 서스펜드 시간 경과 후, 상기 메모리 장치에 상기 소거 대상 메모리 블록에 대한 소거 커맨드를 제공하는 단계;
    상기 소거 동작이 완료되면, 상기 소거 동작이 완료될 때까지 상기 메모리 장치에 제공한 서스펜드 커맨드를 카운트하는 단계; 및
    소프트 프로그램 설정 정보에서 카운트한 결과에 대응되는 소프트 프로그램 동작 조건들을 이용하여 상기 소거 대상 메모리 블록에 대한 소프트 프로그램 동작을 지시하는 소프트 프로그램 커맨드를 제공하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서, 상기 소프트 프로그램 커맨드를 제공 하는 단계는,
    상기 카운트한 결과인 서스펜드 카운트 값 및 상기 소거 동작의 완료여부를 나타내는 소거 동작 정보를 포함하는 서스펜드 카운트 정보를 생성하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    상기 생성된 서스펜드 카운트 정보를 기초로 상기 소프트 프로그램 동작 조건들을 나타내는 상기 소프트 프로그램 설정 정보를 생성하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 소프트 프로그램 설정 정보를 생성하는 단계는,
    상기 소프트 프로그램 설정 정보를 생성한 이후, 상기 생성된 서스펜드 카운트 정보를 초기화하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 소프트 프로그램 동작 조건들은,
    소프트 프로그램 시작 바이어스, 소프트 프로그램 펄스 카운트 및 소프트 프로그램 펄스 바이어스 중 적어도 어느 하나를 포함하는 메모리 컨트롤러의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 소프트 프로그램 커맨드를 제공 하는 단계는,
    상기 소프트 프로그램 설정 정보를 기초로, 상기 소프트 프로그램 동작에 사용되는 소프트 프로그램 전압을 설정하기 위한 셋 파라미터를 상기 메모리 장치에 제공하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.
  15. 복수의 메모리 셀들을 각각 포함하는 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    하드 소거 검증 전압의 레벨에 따른 소프트 프로그램 동작 조건들을 나타내는 소프트 프로그램 설정 정보를 저장하는 소프트 프로그램 설정 테이블;
    상기 복수의 메모리 블록들 중 소거 대상 메모리 블록에 대한 소거 동작의 완료시까지, 상기 소거 동작이 중단된 횟수를 카운트하는 서스펜드 탐지부;
    카운트한 결과를 기초로 상기 소거 대상 메모리 블록에 대한 하드 소거 검증 동작을 수행하고, 상기 하드 소거 검증 동작이 페일될 때의 하드 소거 검증 전압인 페일 검증 전압의 레벨을 결정하는 검증 전압 판단부; 및
    상기 페일 검증 전압의 레벨과 상기 소프트 프로그램 설정 정보를 기초로, 상기 소거 대상 메모리 블록에 대한 소프트 프로그램 동작을 수행하는 소프트 프로그램 처리부를 포함하는 메모리 컨트롤러.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서, 상기 검증 전압 판단부는,
    상기 카운트한 결과를 기초로 하드 소거 검증 전압의 레벨을 결정하고, 결정된 상기 하드 소거 검증 전압으로 상기 소거 대상 메모리 블록에 포함된 메모리 셀들에 대한 리드 동작을 수행하고, 상기 리드 동작의 수행 결과, 오프셀로 리드된 메모리 셀들의 수인 페일 비트 수가 설정된 임계 값보다 크거나 같으면 상기 하드 소거 검증 전압의 레벨을 상기 페일 검증 전압의 레벨로 결정하는 메모리 컨트롤러.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서, 상기 검증 전압 판단부는,
    상기 페일 비트 수가 상기 설정된 임계 값보다 작으면 상기 하드 소거 검증 전압의 크기보다 작은 크기의 하드 소거 검증 전압으로 상기 하드 소거 검증 동작을 수행하는 메모리 컨트롤러.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서, 상기 검증 전압 판단부는,
    상기 카운트한 결과에 따라, 다른 레벨을 갖는 복수의 하드 소거 검증 전압들 각각으로 상기 소거 대상 메모리 블록에 포함된 메모리 셀들에 대한 리드 동작을 수행하고, 상기 복수의 하드 소거 검증 전압들 중 상기 리드 동작의 수행결과 오프셀로 리드된 메모리 셀들의 수인 페일 비트 수가 설정된 임계 값보다 크거나 같은 하드 소거 검증 전압들을 판단하고, 판단된 상기 하드 소거 검증 전압들 중 상기 페일 비트수가 최소인 하드 소거 검증 전압의 레벨을 상기 페일 검증 전압의 레벨로 결정하는 메모리 컨트롤러.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서, 상기 소프트 프로그램 처리부는,
    상기 소프트 프로그램 동작을 지시하는 소프트 프로그램 커맨드 및 소프트 프로그램 전압을 설정하기 위한 셋 파라미터를 상기 메모리 장치에 제공하는 메모리 컨트롤러.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서, 상기 소프트 프로그램 동작 조건들은,
    소프트 프로그램 시작 바이어스, 소프트 프로그램 펄스 카운트 및 소프트 프로그램 펄스 바이어스 중 적어도 어느 하나를 포함하는 메모리 컨트롤러.
KR1020180128448A 2018-10-25 2018-10-25 메모리 컨트롤러 및 그 동작 방법 KR102569820B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180128448A KR102569820B1 (ko) 2018-10-25 2018-10-25 메모리 컨트롤러 및 그 동작 방법
US16/426,418 US10910074B2 (en) 2018-10-25 2019-05-30 Memory controller and method of operating the same
CN201910602133.9A CN111105829B (zh) 2018-10-25 2019-07-05 存储器控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180128448A KR102569820B1 (ko) 2018-10-25 2018-10-25 메모리 컨트롤러 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20200046807A KR20200046807A (ko) 2020-05-07
KR102569820B1 true KR102569820B1 (ko) 2023-08-24

Family

ID=70327169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180128448A KR102569820B1 (ko) 2018-10-25 2018-10-25 메모리 컨트롤러 및 그 동작 방법

Country Status (3)

Country Link
US (1) US10910074B2 (ko)
KR (1) KR102569820B1 (ko)
CN (1) CN111105829B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057311A (ko) 2018-11-16 2020-05-26 삼성전자주식회사 통신되는 데이터의 양을 동작의 중단 빈도에 따라 스로틀링하는 스토리지 장치
US10910076B2 (en) * 2019-05-16 2021-02-02 Sandisk Technologies Llc Memory cell mis-shape mitigation
KR20210106119A (ko) * 2020-02-20 2021-08-30 에스케이하이닉스 주식회사 메모리 시스템
KR20210155055A (ko) * 2020-06-15 2021-12-22 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220021761A (ko) * 2020-08-14 2022-02-22 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20220162385A (ko) 2021-06-01 2022-12-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20220163204A (ko) * 2021-06-02 2022-12-09 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20230023470A (ko) * 2021-08-10 2023-02-17 에스케이하이닉스 주식회사 스토리지 장치 및 그의 딜레이 시간을 계산하는 모델을 최적화하는 호스트 장치
WO2023024056A1 (en) * 2021-08-27 2023-03-02 Yangtze Memory Technologies Co., Ltd. Memory device and program operation thereof
JP7181984B1 (ja) * 2021-12-09 2022-12-01 ウィンボンド エレクトロニクス コーポレーション 半導体装置および消去方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140063946A1 (en) 2012-08-28 2014-03-06 Fuchen Mu Non-volatile memory (nvm) that uses soft programming
US20170168752A1 (en) * 2015-12-11 2017-06-15 Microsemi Storage Solutions (Us), Inc. Nonvolatile memory system with erase suspend circuit and method for erase suspend management

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805501A (en) * 1996-05-22 1998-09-08 Macronix International Co., Ltd. Flash memory device with multiple checkpoint erase suspend logic
KR100290474B1 (ko) * 1998-06-11 2001-06-01 박종섭 다단계 펄스 발생 회로 및 이를 이용한 플래쉬 메모리 셀의소거 방법
US6331951B1 (en) * 2000-11-21 2001-12-18 Advanced Micro Devices, Inc. Method and system for embedded chip erase verification
US7151694B2 (en) * 2004-06-14 2006-12-19 Macronix International Co., Ltd. Integrated circuit memory with fast page mode verify
US7355892B2 (en) * 2006-06-30 2008-04-08 Sandisk Corporation Partial page fail bit detection in flash memory devices
US7535766B2 (en) * 2006-10-13 2009-05-19 Sandisk Corporation Systems for partitioned soft programming in non-volatile memory
US7499338B2 (en) * 2006-10-13 2009-03-03 Sandisk Corporation Partitioned soft programming in non-volatile memory
US7649782B2 (en) * 2007-07-31 2010-01-19 Freescale Semiconductor, Inc. Non-volatile memory having a dynamically adjustable soft program verify voltage level and method therefor
US7995392B2 (en) * 2007-12-13 2011-08-09 Kabushiki Kaisha Toshiba Semiconductor memory device capable of shortening erase time
JP2009230818A (ja) * 2008-03-24 2009-10-08 Toshiba Corp 半導体記憶装置
US8026544B2 (en) * 2009-03-30 2011-09-27 Sandisk Technologies Inc. Fabricating and operating a memory array having a multi-level cell region and a single-level cell region
US8130550B1 (en) * 2009-06-24 2012-03-06 Micron Technology, Inc. Memory with sub-blocks
US9223514B2 (en) * 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8199579B2 (en) * 2009-09-16 2012-06-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8374038B2 (en) * 2010-05-04 2013-02-12 Macronix International Co., Ltd. Erase process for use in semiconductor memory device
US8351276B2 (en) * 2010-07-13 2013-01-08 Freescale Semiconductor, Inc. Soft program of a non-volatile memory block
JP5378326B2 (ja) * 2010-08-17 2013-12-25 株式会社東芝 不揮発性半導体記憶装置とその制御方法
US8482987B2 (en) * 2010-09-02 2013-07-09 Macronix International Co., Ltd. Method and apparatus for the erase suspend operation
US8289773B2 (en) * 2010-11-09 2012-10-16 Freescale Semiconductor, Inc. Non-volatile memory (NVM) erase operation with brownout recovery technique
US8345485B2 (en) * 2011-02-09 2013-01-01 Freescale Semiconductor, Inc. Erase ramp pulse width control for non-volatile memory
US8797802B2 (en) * 2012-03-15 2014-08-05 Macronix International Co., Ltd. Method and apparatus for shortened erase operation
US20130314995A1 (en) * 2012-05-24 2013-11-28 Deepanshu Dutta Controlling Dummy Word Line Bias During Erase In Non-Volatile Memory
US9443566B2 (en) * 2012-10-24 2016-09-13 Stmicroelectronics S.R.L. Identification of a condition of a sector of memory cells in a non-volatile memory
KR102031742B1 (ko) 2012-11-01 2019-10-14 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US9305654B2 (en) * 2012-12-19 2016-04-05 Intel Corporation Erase and soft program for vertical NAND flash
US9129700B2 (en) * 2013-01-22 2015-09-08 Freescale Semiconductor, Inc. Systems and methods for adaptive soft programming for non-volatile memory using temperature sensor
US9240224B2 (en) * 2013-04-30 2016-01-19 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with variable verify operations
US8879330B1 (en) * 2013-04-30 2014-11-04 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with variable verify operations
US9343172B2 (en) * 2013-08-13 2016-05-17 Freescale Semiconductor, Inc. Extended protection for embedded erase of non-volatile memory cells
KR20150047821A (ko) * 2013-10-25 2015-05-06 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US9047970B2 (en) * 2013-10-28 2015-06-02 Sandisk Technologies Inc. Word line coupling for deep program-verify, erase-verify and read
KR102187637B1 (ko) 2014-02-03 2020-12-07 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
EP2958044B1 (en) * 2014-06-20 2019-09-18 Secure-IC SAS A computer implemented method and a system for controlling dynamically the execution of a code
US10825529B2 (en) * 2014-08-08 2020-11-03 Macronix International Co., Ltd. Low latency memory erase suspend operation
KR20160071951A (ko) * 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9384842B1 (en) * 2015-05-20 2016-07-05 Freescale Semiconductor, Inc. Method and system to improve soft-programming time in non-volatile memory
US9704585B2 (en) * 2015-06-15 2017-07-11 Cypress Semiconductor Corporation High voltage architecture for non-volatile memory
JP6088602B2 (ja) * 2015-08-12 2017-03-01 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
KR102384959B1 (ko) * 2015-10-30 2022-04-11 에스케이하이닉스 주식회사 저장 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102377469B1 (ko) * 2015-11-02 2022-03-23 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 동작 방법
US20170131947A1 (en) * 2015-11-06 2017-05-11 Pho Hoang Data and collection methods to analyze life acceleration of SSD with real usages
US10203884B2 (en) * 2016-03-30 2019-02-12 Intel Corporation Methods and apparatus to perform erase-suspend operations in memory devices
US10055137B2 (en) * 2016-06-29 2018-08-21 Intel Corporation Method, system, and apparatus for nested suspend and resume in a solid state drive
KR102624606B1 (ko) * 2016-07-04 2024-01-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20180039351A (ko) * 2016-10-10 2018-04-18 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR102643658B1 (ko) * 2016-11-10 2024-03-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102656190B1 (ko) * 2016-11-24 2024-04-11 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 액세스 방법
CN108122582B (zh) * 2016-11-29 2023-01-03 三星电子株式会社 非易失性存储器装置的操作方法和存储器控制器
KR20180060885A (ko) * 2016-11-29 2018-06-07 삼성전자주식회사 리줌 동작을 제어하는 불휘발성 메모리 장치의 동작 방법
KR102648779B1 (ko) * 2016-12-01 2024-03-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
CN107705817B (zh) * 2017-09-22 2020-09-08 山东存储之翼电子科技有限公司 利用闪存通道特性的解码方法、装置及数据存储系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140063946A1 (en) 2012-08-28 2014-03-06 Fuchen Mu Non-volatile memory (nvm) that uses soft programming
US20170168752A1 (en) * 2015-12-11 2017-06-15 Microsemi Storage Solutions (Us), Inc. Nonvolatile memory system with erase suspend circuit and method for erase suspend management

Also Published As

Publication number Publication date
CN111105829B (zh) 2023-09-15
US20200135283A1 (en) 2020-04-30
US10910074B2 (en) 2021-02-02
KR20200046807A (ko) 2020-05-07
CN111105829A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
KR102569820B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR102598735B1 (ko) 메모리 장치 및 그 동작 방법
KR102461099B1 (ko) 메모리 장치 및 이를 포함하는 저장 장치 및 그 동작 방법
KR102524916B1 (ko) 저장 장치 및 그 동작 방법
KR102524923B1 (ko) 저장 장치 및 그 동작 방법
KR102442216B1 (ko) 메모리 장치 및 그 동작 방법
KR20200109820A (ko) 메모리 장치 및 그 동작 방법
KR102611345B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200066911A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200139042A (ko) 메모리 장치 및 그것의 동작 방법
KR20210155660A (ko) 메모리 장치 및 이의 제어 방법
KR102493323B1 (ko) 저장 장치 및 그 동작 방법
KR20220009294A (ko) 메모리 장치 및 그 동작 방법
KR102501778B1 (ko) 저장 장치 및 그 동작 방법
CN115705893A (zh) 用于执行读取操作的存储器装置及其操作方法
KR20200127758A (ko) 스토리지 장치 및 그 동작 방법
KR20220156399A (ko) 메모리 장치 및 그 동작 방법
KR20220028306A (ko) 메모리 장치 및 그 동작 방법
US20230253050A1 (en) Memory device and method of operating the memory device
JP2023056473A (ja) メモリ装置及びその動作方法
KR20230120930A (ko) 메모리 장치 및 그 동작 방법
KR20220163205A (ko) 메모리 장치 및 그 동작 방법
KR20220048377A (ko) 저장 장치 및 그 동작 방법
KR20220004482A (ko) 메모리 장치 및 그 동작 방법
KR20220020732A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right