CN108122582B - 非易失性存储器装置的操作方法和存储器控制器 - Google Patents

非易失性存储器装置的操作方法和存储器控制器 Download PDF

Info

Publication number
CN108122582B
CN108122582B CN201711223276.6A CN201711223276A CN108122582B CN 108122582 B CN108122582 B CN 108122582B CN 201711223276 A CN201711223276 A CN 201711223276A CN 108122582 B CN108122582 B CN 108122582B
Authority
CN
China
Prior art keywords
erase
erase operation
memory device
program
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711223276.6A
Other languages
English (en)
Other versions
CN108122582A (zh
Inventor
李知尚
金炳秀
申东珍
赵志虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170021728A external-priority patent/KR20180060885A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108122582A publication Critical patent/CN108122582A/zh
Application granted granted Critical
Publication of CN108122582B publication Critical patent/CN108122582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Read Only Memory (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)

Abstract

公开非易失性存储器装置的操作方法和存储器控制器。一种用于对连接到选择的字线的存储器单元进行编程的非易失性存储器装置的操作方法，所述操作方法包括：执行编程操作；在执行编程操作的第一部分之后中断编程操作；恢复编程操作以执行编程操作的第二部分，其中，在编程操作中断之后在参考时间内恢复编程操作。

Description

非易失性存储器装置的操作方法和存储器控制器
本申请要求于2016年11月29日提交到美国专利商标局的第62/427,427号美国临时专利申请的优先权和于2017年2月17日提交到韩国知识产权局的第10-2017-0021728号韩国专利申请的优先权，所述申请的公开通过引用完整地包含于此。
技术领域
本发明构思的示例性实施例涉及一种半导体存储器，更具体地讲，涉及一种用于控制恢复操作的非易失性存储器装置的操作方法。
背景技术
闪存是能够被擦除和重新编程的非易失性存储介质。由于诸如高容量、低噪声以及低功耗的特性，闪存用于各种存储器系统中。在闪存中，在相对长的时间内执行编程和擦除操作。在编程或擦除操作结束之前，可能不允许访问闪存以进行数据检索。在这种情况下，存储器系统的性能可被降低。
为了从闪存检索数据，存储器系统可执行中断操作以中断当前正在执行的编程操作或擦除操作，然后执行用于数据检索的读取操作。在检索数据之后，存储器系统可根据恢复命令来执行恢复操作以恢复中断的编程操作或者擦除操作。中断操作和恢复操作的频率可由存储器系统所需要的服务质量(QoS)来确定。如果QoS需要最大1ms作为数据检索的读取延迟，则可花费将近1ms来中断编程操作或者擦除操作并且完成读取操作。
然而，闪存的存储器单元的阈值电压分布可在编程操作之后变化。具体地讲，当由用于数据检索的读取操作中断编程操作然后恢复编程操作时，编程时间可增加用于读取操作所花费的时间。如果编程时间增加了在编程操作被中断之后直到编程操作恢复的恢复时间，则存储器单元的阈值电压分布可被变换，因此编程操作可能失败。
发明内容
根据本发明构思的示例性实施例，提供一种用于对连接到选择的字线的存储器单元进行编程的非易失性存储器装置的操作方法，所述操作方法包括：执行编程操作；在执行编程操作的第一部分之后中断编程操作；恢复编程操作以执行编程操作的第二部分，其中，在编程操作中断之后在参考时间内恢复编程操作。
根据本发明构思的示例性实施例，提供一种用于擦除从多个存储器块中选择的存储器块的非易失性存储器装置的操作方法，所述操作方法包括：执行擦除操作；在执行擦除操作的第一部分之后中断擦除操作；恢复擦除操作以执行擦除操作的第二部分，其中，在擦除操作被中断之后在参考时间内恢复擦除操作。
根据本发明构思的示例性实施例，提供一种用于通过顺序地执行多个编程循环来对连接到选择的字线的存储器单元进行编程的非易失性存储器装置的操作方法，所述操作方法包括：执行编程操作的第一部分，其中，编程操作包括所述多个编程循环中的至少一个；在执行编程操作的第一部分之后中断编程操作；在中断编程操作之后恢复编程操作，其中，根据从编程操作被中断之后直到编程操作恢复的恢复时间，针对选择的字线或者与选择的字线不同的字线恢复编程操作。
根据本发明构思的示例性实施例，提供一种用于通过顺序地执行多个擦除循环来擦除从多个存储器块中选择的存储器块的非易失性存储器装置的操作方法，所述操作方法包括：执行擦除操作的第一部分，其中，擦除操作包括所述多个擦除循环中的至少一个；在执行擦除操作的第一部分之后中断擦除操作；在中断擦除操作之后恢复擦除操作，其中，根据从擦除操作被中断之后直到擦除操作恢复的恢复时间来执行所述多个擦除循环的剩余部分，或者从头开始再次执行所述多个擦除循环的所有擦除循环。
根据本发明构思的示例性实施例，提供一种用于控制非易失性存储器装置的操作的存储器控制器，所述存储器控制器被配置为：控制从非易失性存储器装置的多条字线中选择的字线的编程操作；响应于外部检索请求中断编程操作；根据从编程操作被中断之后直到编程操作恢复测量的恢复时间，针对选择的字线或者与选择的字线不同的字线恢复编程操作。
根据本发明构思的示例性实施例，提供一种用于控制非易失性存储器装置的操作的存储器控制器，所述存储器控制器被配置为：控制从非易失性存储器装置的多个存储器块中选择的存储器块的编程操作；响应于外部检索请求中断擦除操作；根据从擦除操作被中断之后直到擦除操作恢复测量的恢复时间，恢复擦除操作以执行选择的存储器块的剩余擦除操作，或者从头开始再次执行选择的存储器块的擦除操作。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的以上和其他特征将被更清楚地理解，其中：
图1是根据本发明构思的示例性实施例的存储器系统的框图；
图2是根据本发明构思的示例性实施例的图1的存储器单元阵列的电路图；
图3是根据本发明构思的示例性实施例的图2的存储器块的立体图；
图4是示出根据本发明构思的示例性实施例的图3中所示的存储器单元的阈值电压分布的分布曲线图；
图5是示出根据本发明构思的示例性实施例的用于形成图4的阈值电压分布的编程方法的示图；
图6是根据本发明构思的示例性实施例的编程操作的时序图；
图7和图8是根据本发明构思的示例性实施例的根据图6的编程操作的阈值电压分布的示图；
图9是根据本发明构思的示例性实施例的非易失性存储器装置的编程操作的流程图；
图10和图11是用于描述根据本发明构思的示例性实施例的图9的编程方法的示图；
图12和图13是根据本发明构思的示例性实施例的非易失性存储器装置的编程方法的示图；
图14和图15是根据本发明构思的示例性实施例的非易失性存储器装置的编程方法的示图；
图16是根据本发明构思的示例性实施例的非易失性存储器装置的编程操作的流程图；
图17、图18和图19是根据本发明构思的示例性实施例的图1的非易失性存储器装置的擦除操作的示图；
图20是根据本发明构思的示例性实施例的擦除操作的时序图；
图21是根据本发明构思的示例性实施例的非易失性存储器装置的擦除操作的流程图；
图22和图23是用于描述根据本发明构思的示例性实施例的图21的擦除方法的示图；
图24和图25是根据本发明构思的示例性实施例的非易失性存储器装置的擦除方法的示图；
图26和图27是根据本发明构思的示例性实施例的非易失性存储器装置的擦除方法的示图；
图28和图29是根据本发明构思的示例性实施例的非易失性存储器装置的擦除方法的示图；
图30是根据本发明构思的示例性实施例的非易失性存储器装置的擦除操作的流程图。
具体实施方式
图1是根据本发明构思的示例性实施例的存储器系统100的框图。
参考图1，存储器系统100包括存储器控制器110和非易失性存储器装置120。
响应于来自主机的请求，存储器控制器110可控制非易失性存储器装置120。存储器控制器110可用作主机和非易失性存储器装置120之间的接口。存储器控制器110可向非易失性存储器装置120写入数据或者可读取存储在非易失性存储器装置120中的数据。
存储器控制器110可将地址ADDR、编程命令CMD以及数据DATA发送到非易失性存储器装置120，以将数据DATA写入到非易失性存储器装置120。为了读取存储在非易失性存储器装置120中的数据DATA，存储器控制器110可将地址ADDR以及读取命令CMD发送到非易失性存储器装置120。
非易失性存储器装置120可包括诸如NAND闪存、NOR闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(ReRAM)、磁阻式随机存取存储器(MRAM)的非易失性存储器装置。根据本发明构思的示例性实施例，非易失性存储器装置120将被描述为NAND闪存。例如，非易失性存储器装置120将被描述为电荷捕获闪存。
非易失性存储器装置120可根据存储器控制器110的控制来操作。例如，响应于从存储器控制器110接收到的信号，非易失性存储器装置120可执行诸如数据DATA的写入、读取以及擦除的操作。非易失性存储器装置120包括存储器单元阵列122，其中，存储器单元阵列122包括以行布置(例如，在字线之间)和以列布置(例如，在位线之间)的存储器单元。
存储器单元阵列122可包括具有单层阵列结构(或二维阵列结构)的平面型NAND串。此外，存储器单元阵列122可具有多层阵列结构(或三维(3D)阵列结构)。3D存储器阵列包括垂直地布置的NAND串，以使至少一个存储器单元布置在另一存储器单元之上。
存储器单元阵列122可包括多个存储器块BLK1至BLKn。多个存储器块BLK1至BLKn中的每一个可包括多个存储器单元以及多个选择晶体管。所述多个存储器单元可连接到字线WL，并且所述多个选择晶体管可连接到串选择线SSL或者地选择线GSL。存储器块BLK1至BLKn中的每一个中的存储器单元可包括存储1位数据的单层单元或者存储M位数据(M大于2)的多层单元。存储器块BLK1至BLKn中的每一个中的存储器单元可被垂直于基底堆叠以形成3D结构。将参考图2和图3更详细地描述存储器块的结构。
例如，非易失性存储器装置120可以以页为单位编程或读取数据。页可表示连接到一条字线的存储器单元。在非易失性存储器装置120的编程操作期间，一页可被选择并且连接到选择的页的存储器单元可被编程。非易失性存储器装置120可以块为单位执行擦除操作。当包括在存储器单元阵列122中的存储器块BLK1至BLKn中的至少一个被擦除时，擦除电压可被施加到基底。
存储器控制器110可包括纠错码(ECC)引擎112以及中断/恢复操作单元114。ECC引擎112以及中断/恢复操作单元114中的每一个可以是电路。ECC引擎112可针对将被存储在非易失性存储器装置120中的数据来产生ECC。产生的ECC可被存储在非易失性存储器装置120的空闲区域中。ECC引擎112可基于ECC来检测和纠正从非易失性存储器装置120读取的数据DATA的错误。例如，从非易失性存储器装置120读取的数据DATA可包括ECC。
中断/恢复操作单元114可控制从非易失性存储器装置120的多条字线中选择的字线的编程操作，并且可根据外部检索请求来中断编程操作。中断/恢复操作单元114可根据恢复时间针对选择的字线或与选择的字线不同的字线来恢复编程操作。恢复时间可对应于从编程操作被中断之后直到编程操作恢复的时间。此外，中断/恢复操作单元114可控制非易失性存储器装置120的选择的存储器块的擦除操作，并且可根据外部检索请求来中断擦除操作。中断/恢复操作单元114可根据恢复时间恢复擦除操作以对选择的存储器块执行剩余的擦除操作，或者重新开始对选择的存储器块的擦除操作。恢复时间可对应于从擦除操作被中断之后直到擦除操作恢复的时间。
图2是根据本发明构思的示例性实施例的图1的存储器单元阵列122的电路图。虽然将参考图2描述图1的存储器块BLK1至BLKn中的第一存储器块BLK1的部分，但是本发明构思的示例性实施例不限于此。第二存储器块BLK2至第n存储器块BLKn可具有与第一存储器块BLK1相同的结构。
第一存储器块BLK1可包括多个NAND串NS11至NS22、多条字线WL1至WL8、包括第一位线BL1和第二位线BL2的多条位线、地选择线GSL、第一串选择线SSL1和第二串选择线SSL2以及共源线CSL。串选择线SSL可分成第一串选择线SSL1和第二串选择线SSL2。可根据本发明构思的示例性实施例不同地改变NAND串的数量、字线的数量、位线的数量、地选择线的数量以及串选择线的数量。
可在第一位线BL1和共源线CSL之间设置NAND串NS11和NS21，并且在第二位BL2和共源线CSL之间设置NAND串NS12和NS22。每个NAND串(例如，NAND串NS11)可包括串联连接的串选择晶体管SST、多个存储器单元MC1至MC8以及地选择晶体管GST。
串选择晶体管SST连接到第一串选择线SSL1或者第二串选择线SSL2。多个存储器单元MC1至MC8分别连接到多条字线WL1至WL8。地选择晶体管GST连接到地选择线GSL。串选择晶体管SST连接到第一位线BL1或者第二位线BL2，并且地选择晶体管GST连接到共源线CSL。
图3是根据本发明构思的示例性实施例的图2的第一存储器块BLK1的立体图。
参考图3，第一存储器块BLK1沿垂直于基底SUB的方向布置。尽管图3的第一存储器块BLK1包括两条选择线(换句话说，地选择线GSL和串选择线SSL)、8条字线WL1至WL8以及三条位线BL1至BL3，但是第一存储器块BLK1实际上可包括更多或更少的线。
基底SUB是第一导电型(例如，p型)。在基底SUB上设置沿着第一方向(例如，Y方向)延伸并且掺杂有第二导电型(例如，n型)的杂质的共源线CSL。沿第一方向延伸的多个绝缘层IL沿着第三方向(例如，Z方向)顺序地设置在基底SUB的两个相邻的共源线CSL之间的区域上。多个绝缘层IL沿着第三方向彼此间隔开预定的距离。例如，多个绝缘层IL可包括诸如二氧化硅的绝缘材料。
沿着第一方向顺序布置并且沿着第三方向穿过绝缘层IL的多个柱P被设置在基底SUB的两个相邻的共源线CSL之间的区域上。在两个相邻的共源线CSL之间的区域中，沿着绝缘层IL、多个柱P和基底SUB的暴露的表面设置电荷存储层CS。电荷存储层CS可包括栅极绝缘层(例如，“隧道绝缘层”)、电荷捕获层以及阻挡绝缘层。
在柱P上分别设置漏极或漏极触点DR。沿着第二方向(例如，X方向)延伸并且沿着第一方向彼此间隔的位线BL1至BL3被设置在漏极触点DR上。沿着第三方向延伸的柱P、绝缘层IL、选择线GSL和SSL以及字线WL1至WL8一起形成NAND串NS。NAND串NS包括多个晶体管结构TS。每一个晶体管结构TS可包括电荷捕获闪存(CTF)存储器单元。
图4是示出根据本发明构思的示例性实施例的图3中所示的存储器单元的阈值电压分布的分布曲线图。图5是示出根据本发明构思的示例性实施例的用于形成图4的阈值电压分布的编程方法的示图。为简洁起见，下面的描述假设每一个存储器单元是3位多层单元(例如，三层单元(TLC))。本发明构思的示例性实施例不限于此，并且每一个存储器单元可以是2位多层单元(MLC)或者存储4位或更多位的多层单元。
参考图4，横轴表示阈值电压Vth，并且纵轴表示存储器单元的数量。多个存储器单元可具有擦除状态E。具有擦除状态的多个存储器单元中的每一个可被编程以具有擦除状态E以及第一编程状态P1至第七编程状态P7中的一个。
例如，如图5所示，(图1的)非易失性存储器装置120可通过执行多个编程循环PL1至PLn来对多个存储器单元中的每一个进行编程，以具有擦除状态E以及第一编程状态P1至第七编程状态P7中的一个。多个编程循环PL1至PLn中的每一个可包括用于施加编程脉冲Vpgm1至VpgmN的编程步骤以及用于施加验证电压Vvfy1至Vvfy7的验证步骤。
例如，当第一编程循环PL1被执行时，可施加第一编程脉冲Vpgm1，然后，可顺序地施加用于验证存储器单元的编程状态的验证电压Vvfy1至Vvfy7。由验证电压Vvfy1至Vvfy7中的每一个验证通过的存储器单元可被确定为具有目标编程状态，并且随后在第二编程循环PL2可被禁止编程。验证通过可指已经通过相应的验证电压被读取为停止单元(off-cell)的存储器单元。在第二编程循环PL2中施加比第一编程脉冲Vpgm1高的第二编程脉冲Vpgm2，以对除了禁止编程的存储器单元以外的存储器单元进行编程。第二编程脉冲Vpgm2比第一编程脉冲Vpgm1高了编程电压增加△Vpgm。在第二编程脉冲Vpgm2被施加之后，以与第一编程循环PL1的验证步骤相同的方式执行验证操作。
如上所述，对于非易失性存储器装置120花费相当长的时间来执行对存储3位的多层TLC进行编程的操作。在编程操作期间，可从主机请求用于数据检索的访问操作。在这种情况下，例如，存储器控制器110可通过发出中断命令和恢复命令来中断非易失性存储器装置120的编程操作，并且可向非易失性存储器装置120发出读取命令以执行用于数据检索的读取操作。
图6是根据本发明构思的示例性实施例的编程操作的时序图。图7和图8是根据本发明构思的示例性实施例的根据图6的编程操作的阈值电压分布的示图。图7示出在中断操作之前的阈值电压分布，并且图8示出在恢复操作之后的阈值电压分布。
联系图1参考图6，当来自主机的写入请求出现时，存储器控制器110向非易失性存储器装置120发出编程命令PGM CMD。编程命令PGM CMD可与将被编程的存储器单元的地址ADDR一起被提供。
在时间t0，非易失性存储器装置120可输出低电平的就绪/忙碌信号RnBx，并且将忙碌状态的通知提供给外部。例如，通知可被提供给除了非易失性存储器装置120以外的装置。就绪/忙碌信号RnBx被保持在低电平的时间段可对应于非易失性存储器装置120执行编程操作的一个部分PGM_a所花费的时间。与处于忙碌状态的就绪/忙碌信号RnBx输出的同时(或者在就绪/忙碌信号RnBx表示忙碌状态的同时)，非易失性存储器装置120可执行用于将编程脉冲Vpgm和验证电压Vvfy施加到选择的存储器单元的字线的编程循环PL。
在非易失性存储器装置120的编程操作期间，来自主机的检索请求可出现。存储器控制器110可在时间t1向非易失性存储器装置120发出中断命令SSPD CMD。
在时间t2，非易失性存储器装置120可执行临时地中断编程操作的中断操作。此外，非易失性存储器装置120可将就绪/忙碌信号RnBx改变为高电平并且将就绪状态的通知提供给外部。在这方面，存储器控制器110可向非易失性存储器装置120发出读取命令RDCMD以用于数据检索。读取命令RD CMD可与将被读取的存储器单元的地址ADDR一起被提供。可在时间t2发出读取命令RD CMD。
根据从时间t0到时间t2已被执行的编程操作PGM_a的存储器单元的阈值电压分布可对应于图7中所示的阈值电压分布。例如，当在图7中假设每个存储器单元被编程以具有擦除状态E、第一编程状态P1以及第二编程状态P2中的一个，然后被中断时，第三编程状态P3至第七编程状态P7为目标编程状态的存储器单元的阈值电压分布可被示为Px。
从时间t2开始，非易失性存储器装置120可响应于读取命令RD CMD来执行读取操作。在读取操作期间，存储器控制器110可触发读取使能信号并且接收非易失性存储器装置120的读取数据。当读取数据的输出完成时，存储器控制器110可在时间t3向非易失性存储器装置120发出恢复命令RSCMD。
响应于恢复命令RS CMD，非易失性存储器装置120可将就绪/忙碌信号RnBx改变为低电平并且将忙碌状态的通知提供给外部。此外，非易失性存储器装置120可执行恢复操作以恢复中断的编程操作。恢复操作涉及执行编程操作的另一部分PGM_b。然后，可在时间t4完成编程操作。
非易失性存储器装置120的编程操作可包括在中断操作之前执行的第一部分PGM_a以及在恢复操作之后执行的第二部分PGM_b。如上所述，当执行和中断编程操作的第一部分PGM_a时的存储器单元的阈值电压分布可对应于图7中所示的阈值电压分布。然后，根据中断的编程操作的恢复操作的存储器单元的阈值电压分布可对应于图8中所示的阈值电压分布。
在图8中，每个存储器单元可被编程以具有擦除状态E以及第一编程状态P1'至第七编程状态P7'中的一个。与第一目标编程状态P1至第七目标编程状态P7相比，第一编程状态P1'至第七编程状态P7'的阈值分布可改变。对于阈值电压分布的改变可存在各种原因。
例如，在中断操作之前根据编程操作的第一部分PGM_a编程的存储器单元可具有诸如第一编程状态P1'和第二编程状态P2'的阈值电压分布。与第一目标编程状态P1和第二目标编程状态P2的阈值分布相比，第一编程状态P1'和第二编程状态P2'的阈值分布可向左移动。例如，这是由于来自编程时间的流逝的电荷损失。
与第三目标编程状态P3至第五目标编程状态P5相比，第三编程状态P3'至第五编程状态P5'的阈值分布范围可在两个方向上加宽。这可能是由于连接到相邻的存储器单元的存储器单元。例如，当上面的页被编程到相邻的第(n+1)字线的存储器单元时，第n字线WLn的存储单元的阈值电压可被移动。阈值电压分布的加宽(或者扩大)的原因在于，当上面的页被编程到第(n+1)字线的存储器单元时，第n字线WLn的存储器单元遭受字线耦合。
与第六目标编程状态P6和第七目标编程状态P7的阈值分布相比，第六编程状态P6'和第七编程状态P7'的阈值分布可向右移动。例如，这是由于使用重新编程方法的编程的影响。在编程操作期间，非易失性存储器装置120可再次执行主区域的数据的主编程。主编程的数据可被缓冲编程到存储器单元阵列122的缓冲区域。例如，为了对多个页进行编程，主编程可通过使用包括三个步骤的重新编程方法来实现。通过重新编程操作的三个步骤中的每一个形成的存储器单元的目标分布的数量是相同的。例如，当存储器单元是3位三层单元时，存储器单元可被编程以在每个重新编程步骤中具有8个阈值电压分布。
上述的存储器单元的阈值电压分布的变换(P1'至P7')可导致编程操作失败。此外，随着根据从编程操作被中断(t2)之后直到编程操作恢复(t3)的恢复时间tResume的编程时间延长，存储器单元的阈值电压分布的变换(P1'至P7')的程度增加。因此，可发生编程可靠性的劣化。然而，如果存储器控制器110可通过考虑从在非易失性存储器装置120的编程操作被中断之后直到编程操作恢复的恢复时间tResume来控制编程操作的恢复操作，则编程可靠性可提高。
图9是根据本发明构思的示例性实施例的非易失性存储器装置的编程操作的流程图。
联系图1和图6参考图9，在操作S910中，非易失性存储器装置120可执行用于将编程脉冲Vpgm和验证电压Vvfy施加到选择的字线的第一编程操作PGM1_a。第一编程操作PGM1_a可以是编程操作PGM1的部分。非易失性存储器装置120的编程操作可以以页为单位执行。非易失性存储器装置120可通过将编程脉冲Vpgm和验证电压Vvfy施加到选择的页来对连接到选择的页的存储器单元进行编程。
在操作S920中，存储器控制器110可在非易失性存储器装置120的编程操作期间接收来自主机的检索请求。在这种情况下，存储器控制器110可向非易失性存储器装置120发出中断命令SSPD CMD。如果不存在检索请求，则程序转到操作S925。
在操作S925中，非易失性存储器装置120可确定是否所有的编程循环已被执行以通过编程操作。当编程操作通过时，非易失性存储器装置120终止第一编程操作PGM1_a。当编程操作没有通过时，非易失性存储器装置120可返回操作S910，并且可再次执行用于将编程脉冲Vpgm和验证电压Vvfy施加到选择的页并且验证连接到选择的页的存储器单元是否已经被编程的编程操作。当再次执行操作S910时，编程脉冲Vpgm可逐渐增大。例如，编程脉冲Vpgm可增大预定的编程电压。此外，如果操作S910被执行第三次等，则编程脉冲Vpgm可逐渐增大。
当从存储器控制器110向非易失性存储器装置120发出中断命令SSPDCMD时(操作S920)，在操作S930中，非易失性存储器装置120可执行中断操作以临时地中断第一编程操作PGM1_a。此外，非易失性存储器装置120可通过输出高电平的就绪/忙碌信号RnBx来将就绪状态的通知提供给外部。在这方面，存储器控制器110可将读取命令RD CMD与将被读取的存储器单元的地址ADDR一起发出到非易失性存储器装置120以用于数据检索。非易失性存储器装置120可响应于读取命令RD CMD执行读取操作。
当非易失性存储器装置120的读取操作终止时，在操作S940中，存储器控制器110可检测从第一编程操作PGM1_a被中断之后直到第一编程操作PGM1_a恢复的恢复时间tResume。此外，存储器控制器110可确定恢复时间tResume是否与参考时间tR1一样长。参考时间tR1可以是这样的时间：即使在中断操作期间(例如，在读取操作期间)中断的第一编程操作PGM1_a的阈值电压分布变换，该时间也可确保编程可靠性。当恢复时间tResume小于参考时间tR1时，程序进入操作S950。另一方面，当恢复时间tResume等于或者大于参考时间tR1时，程序进入操作S970。
在操作S950中，存储器控制器110可向非易失性存储器装置120发出恢复命令RSCMD。
在操作S960中，非易失性存储器装置120可通过响应于恢复命令RSCMD输出低电平的就绪/忙碌信号RnBx，来将忙碌状态的通知提供给外部，并且可恢复中断的第一编程操作PGM1_a。在中断的编程操作之后，非易失性存储器装置120可将编程脉冲Vpgm和验证电压Vvfy施加到选择的页并且验证连接到选择的页的存储器单元是否已经被编程。换句话说，非易失性存储器装置120可执行编程操作PGM1的剩余部分PGM1_b，并且完成编程操作PGM1。
在这方面，属于第一编程操作PGM1_a的最终编程循环可包括相应的编程循环的编程步骤，并且属于编程操作PGM1的剩余部分PGM1_b的第一编程循环可包括相应的编程循环的验证步骤。在本发明构思的示例性实施例中，属于第一编程操作PGM1_a的最终编程循环可包括相应的编程循环的验证步骤，并且属于编程操作PGM1的剩余部分PGM1_b的第一编程循环可包括下一编程循环的编程步骤。在本发明构思的示例性实施例中，属于第一编程操作PGM1_a的最终编程循环可包括相应的编程循环的验证步骤，并且属于编程操作PGM1的剩余部分PGM1_b的第一编程循环可包括相应的编程循环的验证步骤。
在操作S970中，由于恢复时间tResume等于或大于参考时间tR1，因此存储器控制器110可以不针对非易失性存储器装置120的中断的第一编程操作PGM1_a的阈值电压分布来确认编程可靠性。因此，存储器控制器110可忽略选择的页的中断的第一编程操作PGM1_a，并且可执行针对另一页的另一编程操作PGM2。编程操作PGM1可被称为第一编程操作，并且编程操作PGM2可被称为第二编程操作。
在本发明构思的替代实施例中，第一编程操作可以不是进行中的编程操作的实际第一编程操作。例如，第一编程操作可对应于在中断的编程操作之后发生的编程操作。
例如，存储器控制器110可将包括新地址ADDR的编程命令发送到非易失性存储器装置120。非易失性存储器装置120可基于接收到的新地址ADDR来选择另一页，并且可执行编程操作PGM2以将编程脉冲Vpgm和验证电压Vvfy施加到所述另一页。
图10和图11是根据本发明构思的示例性实施例的用于描述图9的编程方法的示图。
参考图9和图10，在操作S910中，存储器控制器110可根据来自主机105的写入请求向非易失性存储器装置120发出编程命令，并且非易失性存储器装置120可响应于编程命令针对一页执行第一编程操作PGM1_a。在操作S920中，存储器控制器110可在第一编程操作PGM1_a期间从主机105接收检索请求，并且可向非易失性存储器装置120发出中断命令。
响应于中断命令，非易失性存储器装置120可执行中断操作以临时地中断第一编程操作PGM1_a，并且可向存储器控制器110输出处于就绪状态的就绪/忙碌信号RnBx。存储器控制器110可向非易失性存储器装置120发出读取命令以用于数据检索。在操作S930中，非易失性存储器装置120可响应于读取命令执行读取操作，并且当读取操作终止时，非易失性存储器装置120可向存储器控制器110输出处于忙碌状态的就绪/忙碌信号RnBx。
在操作S940中，存储器控制器110可确定从第一编程操作PGM1_a被中断之后直到第一编程操作PGM1_a恢复的恢复时间tResume是否已经过去长达参考时间tR1。在操作S950中，当恢复时间tResume小于参考时间tR1时，存储器控制器110可向非易失性存储器装置120发出恢复命令RS CMD。在操作S960中，在中断的第一编程操作PGM1_a之后，非易失性存储器装置120可响应于恢复命令RS CMD针对同一选择的页执行编程操作PGM1的剩余的部分PGM1_b。
参考图9和图11，与图10相比，另外示出在恢复时间tResume的确定操作(操作S940)之后的后续操作(操作S970)。由于其他操作与图10中所示的操作相同，所以可以不参考图11来描述它们。
在图11中，当在操作S940中恢复时间tResume等于或大于参考时间tR1时，中断的第一编程操作PGM1_a可被忽略，并且可在操作S970中针对非易失性存储器装置120的另一页执行编程操作PGM2。
已经在图9至图11的上面的实施例中描述了存储器控制器110可针对编程可靠性根据恢复时间tResume是否已经过去长达参考时间tR1来控制非易失性存储器装置。当恢复时间tResume小于参考时间tR1时，存储器控制器110可恢复中断的第一编程操作。当恢复时间tResume等于或大于参考时间tR1时，存储器控制器110可忽略中断的第一编程操作并且可指示执行新的第二编程操作。
图12和图13是根据本发明构思的示例性实施例的非易失性存储器装置的编程方法的示图。
参考图12和图13，编程方法包括针对图9的编程方法的另外步骤。具体地讲，图12和图13示出当在操作S940中恢复时间tResume等于或大于参考时间tR1时可发生的随后的操作。由于其他操作与图9中所示的操作相同，所以可以不参考图12和图13来描述它们。
当在操作S940中恢复时间tResume被确定为等于或大于参考时间tR1时，在操作S1210中，存储器控制器110可向非易失性存储器装置120发出恢复命令RS CMD。在操作S1220中，响应于恢复命令RS CMD，在中断的第一编程操作PGM1_a之后，非易失性存储器装置120可将编程脉冲Vpgm和验证电压Vvfy施加到选择的页并且执行选择的页的编程操作PGM1的剩余部分PGM1_b。
在操作S1230中，存储器控制器110可完成针对选择的页的编程操作PGM1，并且可针对另一页执行编程操作PGM2。例如，存储器控制器110可将包括新地址ADDR的编程命令发送到非易失性存储器装置120。非易失性存储器装置120可基于接收到的新地址ADDR来选择另一页，并且可执行用于将编程脉冲Vpgm和验证电压Vvfy施加到所述另一页的编程操作PGM2。
在上述图12和图13的实施例中，当恢复时间tResume等于或大于参考时间tR1时，存储器控制器110可恢复并且完成中断的第一编程操作(PGM1)，然后，可指示执行第二编程操作(PGM2)。
图14和图15是根据本发明构思的示例性实施例的非易失性存储器装置的编程方法的示图。
参考图14和图15，编程方法包括针对图9的编程方法的另外步骤。具体地讲，图14和图15示出当在操作S940中恢复时间tResume等于或大于参考时间tR1时可发生的随后的操作。由于其他操作与图9中所示的操作相同，所以可以不参考图14和图15来描述它们。
当在操作S940中恢复时间tResume被确定为等于或大于参考时间tR1时，在操作S1410中，存储器控制器110可向非易失性存储器装置120发出恢复命令RS CMD。在操作S1420中，响应于恢复命令RS CMD，非易失性存储器装置120可通过输出低电平的就绪/忙碌信号RnBx来将忙碌状态的通知提供给外部，并且可恢复第一编程操作PGM1的剩余部分PGM1_b。换句话说，在第一编程操作PGM1的中断的部分PGM1_a之后，非易失性存储器装置120可将编程脉冲Vpgm和验证电压Vvfy施加到选择的页，并且执行第一编程操作PGM1的剩余部分PGM1_b以用于验证连接到选择的页的存储器单元是否已经被编程。
在操作S1430中，存储器控制器110可针对在第一编程操作PGM1中中断并且随后恢复的选择的页来执行读取操作。例如，存储器控制器110可将读取命令RD CMD与选择的页的地址ADDR一起发出到非易失性存储器装置120，并且可通过使用(图1的)ECC引擎112针对从非易失性存储器装置120读取的数据DATA来检测和纠正错误。
在操作S1440中，存储器控制器110可完成关于选择的页的第一编程操作PGM1的ECC(在操作S1430中)并且可执行关于另一页的编程操作PGM2。例如，存储器控制器110可将包括新地址ADDR的编程命令发送到非易失性存储器装置120。非易失性存储器装置120可基于接收到的新地址ADDR来选择另一页，并且可执行第二编程操作PGM2以将编程脉冲Vpgm和验证电压Vvfy施加到所述另一页。
在图14和图15的实施例中，当恢复时间tResume等于或大于参考时间tR1时，存储器控制器110可恢复并且完成中断的第一编程操作，可针对中断的第一编程操作执行ECC，然后可控制新的第二编程操作被执行。
图16是根据本发明构思的示例性实施例的非易失性存储器装置的编程操作的流程图。
联系图1和图6参考图16，与图9的编程方法相比，图16的编程方法包括其他步骤。由于其他操作与图9中所示的操作相同，所以可以不参考图16来描述它们。
在执行参考图9描述的操作S910至S930之后，在操作S1640中，存储器控制器110可针对编程可靠性在参考时间tR1内恢复非易失性存储器装置120的中断的编程操作。因此，在中断的编程操作之后，非易失性存储器装置120可将编程脉冲Vpgm和验证电压Vvfy施加到选择的页并执行连接到选择的页的存储器单元的编程操作的剩余部分PGM1_b，并且可完成编程操作。
在图16的实施例中，存储器控制器110可在参考时间tR1内恢复中断的编程操作并且完成编程操作。
图17至图19是根据本发明构思的示例性实施例的图1的非易失性存储器装置120的擦除操作的示图。图17和图19是施加到参考图2的电路图描述的基底SUB以及串选择线SSL、字选择线WL和地选择线GSL的电压的电平的时序图。图18是多个存储器单元的阈值电压分布的分布曲线图。在图17和图19中，X轴表示时间，并且Y轴表示电压电平。在图18中，X轴表示阈值电压，并且Y轴表示存储器单元的数量。
参考图17和图18，第一存储器块BLK1的每一个存储器单元可具有擦除状态E以及第一编程状态P1至第七编程状态P7中的一个，并且可形成图18中所示的阈值电压分布。
非易失性存储器装置120可执行多个擦除循环EL1至ELm，以使第一存储器块BLK1的存储器单元可具有擦除状态E。例如，非易失性存储器装置120可基于增量步进脉冲擦除(ISPE)方法来擦除第一存储器块BLK1。
例如，非易失性存储器装置120可通过执行多个擦除循环EL1至ELm来擦除第一存储器块BLK1。多个擦除循环EL1至ELm中的每一个可包括用于将擦除电压Vers1至Versm施加到基底SUB的擦除步骤以及用于通过使用擦除验证电压Vve来验证第一存储器块BLK1的擦除状态的擦除验证步骤。由于基底SUB对应于第一存储器块BLK1的袋式P阱(pocket P_well)，所以基底SUB在下文中将被称为第一存器块BLK1的袋式P阱SUB。
例如，在第一擦除循环EL1的擦除步骤中，第一擦除脉冲Vers1被施加到第一存储器块BLK1的袋式P阱SUB，地选择线GSL以及串选择线SSL被浮置，并且地电压Vss被施加到字线WL。由于提供给第一存储器块BLK1的袋式P阱SUB的第一擦除脉冲Vers1之间的耦合影响，因此地选择线GSL和串选择线SSL的电压电平可分别上升到Vers1'和Vers1"的电平。然后，提供给第一存储器块BLK1的袋式P阱SUB的第一擦除脉冲Vers1下降至地电压Vss。在第一擦除循环EL1的擦除步骤中，第一存储器块BLK1的存储器单元的阈值电压可减小第一擦除脉冲Vers1。
然后，在第一擦除循环EL1的擦除验证步骤中，擦除验证电压Vve被施加到多条字线WL，并且通过电压Vpass被施加到地选择线GSL以及串选择线SSL。例如，擦除验证电压Vve可以是正(+)电压、地电压Vss，或者负(-)电压。擦除验证电压Vve可以是擦除状态下的阈值电压分布的上限值。通过电压Vpass可以是能够截止地选择晶体管(GST)以及串选择晶体管(SST)的高电压。
在第一擦除循环EL1的擦除验证步骤中，具有比擦除验证电压Vve高的阈值电压的存储器单元可截止。当通过擦除验证电压Vve检测到截止的存储器单元时，第一存储器块BLK1被确定为没有被擦除(例如，擦除失败)。当所有的存储器单元通过擦除验证电压Vve导通时，第一存储器块BLK1被确定为已被擦除(例如，擦除通过)。
在擦除失败的情况下，非易失性存储器装置120执行第二擦除循环EL2。在第二擦除循环EL2的擦除步骤中，第二擦除脉冲Vers2被施加到第一存储器块BLK1的袋式P阱SUB，地选择线GSL和串选择线被浮置，并且地电压Vss被施加到字线WL。例如，第二擦除脉冲Vers2可以是比第一擦除脉冲Vers1高了擦除电压增加ΔVers的电压。由于提供给第一存储器块BLK1的袋式P阱SUB的第二擦除脉冲Vers2，地选择线GSL以及串选择线SSL的电压电平可分别上升到Vers2'和Vers2"的电平。然后，提供给第一存储器块BLK1的袋式P阱SUB的第二擦除脉冲Vers2下降到地电压Vss。可以以与第一擦除循环EL1的擦除验证步骤相同的方式执行第二擦除循环EL2的擦除验证步骤。
当第一存储器块BLK1通过如上所述执行的多个擦除循环EL被擦除通过时，第一存储器块BLK1的存储器单元可具有目标擦除状态E。
然而，由于存储器单元和存储器块的物理特性、存储器单元和存储器块的位置等，擦除的第一存储器块BLK1的存储器单元可具有如图18中所示的擦除状态E'的阈值电压分布。与目标擦除状态E相比，擦除状态E'可具有更宽的分布范围以及更小的下限值。擦除状态E'可被称为“深度擦除”。当深度擦除发生时，编程操作时间可在随后的编程操作期间增加，并且数据保持能力可在被编程之后下降。
为了收集第一存储器块BLK1的擦除分布，图19中所示的预编程擦除方法可被使用。
在图19中，非易失性存储器装置120可在执行多个擦除循环EL1至ELm之前执行预编程操作Pre_PGM。预编程操作Pre_PGM涉及将编程电压Vpgm施加到字线WL并将通过电压Vpass施加到地选择线GSL和串选择线SSL。第一存储器块BLK1的存储器单元的阈值电压可通过预编程操作Pre_PGM增大预定电平那么多。
在预编程操作Pre_PGM之后执行的多个擦除循环EL1至ELm与参考图17描述的擦除方法中的擦除循环相同。当执行包括预编程操作Pre_PGM的预编程擦除方法时，第一存储器块BLK1的存储器单元可具有如图18中所示的擦除状态E的阈值电压分布。换句话说，当根据预编程擦除方法擦除存储器块时，可改善擦除分布。
图20是根据本发明构思的示例性实施例的擦除操作的时序图。
参考图20，当来自主机的擦除请求出现时，存储器控制器110向非易失性存储器装置120发出擦除命令ERS CMD。擦除命令ERS CMD可与将被擦除的存储器块的地址ADDR一起被提供。
在时间T0，非易失性存储器装置120可输出低电平的就绪/忙碌信号RnBx并且将忙碌状态的通知提供给外部。在就绪/忙碌信号RnBx保持在低电平的时间段对应于非易失性存储器装置120执行擦除操作的部分ERS_a。在处于忙碌状态的就绪/忙碌信号RnBx输出的同时，非易失性存储器装置120可执行将擦除脉冲Vers施加到将被擦除的存储器块的袋式P阱并且将验证电压Vve施加到多条字线WL的擦除循环EL。
在非易失性存储器装置120的擦除操作期间，来自主机的检索请求可出现。存储器控制器110可在时间T1向非易失性存储器装置120发出中断命令SSPD CMD。
在时间T2，非易失性存储器装置120可执行中断操作以临时地中断擦除操作。此外，非易失性存储器装置120可将就绪/忙碌信号RnBx改变为高电平并且将就绪状态的通知提供给外部。在这方面，存储器控制器110可向非易失性存储器装置120发出读取命令以用于数据检索。读取命令RD CMD可与将被读取的存储器单元的地址ADDR一起被提供。
从时间T2开始，非易失性存储器装置120可响应于读取命令RD CMD来执行读取操作。在读取操作期间，存储器控制器110可触发读取使能信号并且接收非易失性存储器装置120的读取数据。当完成读取数据的输出时，存储器控制器110可在时间T3向非易失性存储器装置120发出恢复命令RSCMD。
响应于恢复命令RS CMD，非易失性存储器装置120可将就绪/忙碌信号RnBx改变为低电平并且将忙碌状态的通知提供给外部。此外，非易失性存储器装置120可执行用于恢复中断的擦除操作的恢复操作。恢复操作包括执行擦除操作的其他部分ERS_b，并且可在时间T4完成擦除操作。
图21是根据本发明构思的示例性实施例的非易失性存储器装置的擦除操作的流程图。
联系图1和图20参考图21，在操作S2110中，非易失性存储器装置120可执行将擦除脉冲Vers和验证电压Vve施加到基底的擦除操作ERS1_a。可以以块为单位执行非易失性存储器装置120的擦除操作ERS1_a。非易失性存储器装置120可通过将擦除脉冲Vers和擦除验证电压Vve施加到第一存储器块BLK1来验证第一存储器块BLK1的存储器单元是否已经被擦除。
在操作S2120中，存储器控制器110可在非易失性存储器装置120的擦除操作期间从主机接收检索请求，并且可向非易失性存储器装置120发出中断命令。如果不存在检索请求，则程序转到操作S2125。
在操作S2125中，非易失性存储器装置120可确定针对第一存储器块BLK1的擦除操作是否已经通过。当擦除操作通过时，非易失性存储器装置120终止擦除操作。当擦除操作没有通过时，非易失性存储器装置120可返回操作S2110，并且可再次执行用于将擦除脉冲Vers和验证电压Vve施加到第一存储器块BLK1并且验证第一存储器块BLK1的存储器单元是否已经被擦除的擦除操作ERS1_a。随着操作S2110被再次执行，擦除脉冲Vers可逐渐增大。此外，如果操作S2110被执行第三次等，则擦除脉冲Vers可逐渐增大。
当从存储器控制器110向非易失性存储器装置120发出中断命令时(操作S2120)，在操作S2130中，非易失性存储器装置120可执行中断操作以临时中断擦除操作ERS1_a。此外，在操作S2130中，非易失性存储器装置120可通过输出高电平的就绪/忙碌信号RnBx来将就绪状态的通知提供给外部。在这方面，存储器控制器110可将读取命令RD CMD与将被读取的存储器单元的地址ADDR一起发出到非易失性存储器装置120以用于数据检索。非易失性存储器装置120可响应于读取命令RD CMD来执行读取操作。
然后，当非易失性存储器装置120的读取操作终止时，在操作S2140中，存储器控制器110可检测从擦除操作被中断之后直到擦除操作恢复的恢复时间tResume。此外，存储器控制器110可确定恢复时间tResume是否已经过去长达参考时间tR2。参考时间tR2可以是这样的时间：即使在中断操作期间(例如，在读取操作期间)中断的擦除操作ERS1_a的阈值电压分布变换，该时间也可确保擦除可靠性。当恢复时间tResume小于参考时间tR2时，程序转到操作S2150。另一方面，当恢复时间tResume等于或者大于参考时间tR2时，程序转到操作S2170。
在操作S2150中，存储器控制器110可向非易失性存储器装置120发出恢复命令RSCMD。
在操作S2160中，响应于恢复命令RS CMD，非易失性存储器装置120可通过输出低电平的就绪/忙碌信号RnBx来将忙碌状态的通知提供给外部，并且可恢复中断的擦除操作。在中断的擦除操作ERS1_a之后，非易失性存储器装置120可将擦除脉冲Vers和验证电压Vve施加到第一存储器块BLK1并且验证第一存储器块BLK1的存储器单元是否已经被擦除。换句话说，非易失性存储器装置120可执行擦除操作的剩余部分ERS1_b并且完成擦除操作。
在操作S2170中，由于恢复时间tResume等于或者大于参考时间tR2，存储器控制器110可以不针对非易失性存储器装置120的中断的擦除操作ERS1_a的阈值电压分布来确认擦除可靠性。因此，存储器控制器110可忽略针对第一存储器块BLK1的中断的擦除操作ERS1_a，并且可再次执行针对第一存储器块BLK1的擦除操作。为此，存储器控制器110可向非易失性存储器装置120发出恢复命令RS CMD。
在操作S2180中，非易失性存储器装置120可响应于恢复命令RS CMD对第一存储器块BLK1执行预编程操作Pre_PGM。第一存储器块BLK1的存储器单元的阈值电压可通过预编程操作Pre_PGM增大预定电平那么多。在操作S2190中，在预编程操作Pre_PGM之后，非易失性存储器装置120可通过执行多个擦除循环EL1至ELm来完成针对第一存储器块BLK1的擦除操作ERS1。
图22和图23是根据本发明构思的示例性实施例的用于描述图21的擦除方法的示图。
参考图22，在操作S2110中，根据来自主机105的擦除请求，存储器控制器110可向非易失性存储器装置120发出擦除命令，并且非易失性存储器装置120可响应于擦除命令针对一个存储器块执行第一擦除操作ERS1_a。
在操作S2120中，在第一擦除操作ERS1_a期间，存储器控制器110可从主机105接收检索请求，并且可向非易失性存储器装置120发出中断命令。
非易失性存储器装置120可响应于中断命令来执行中断操作以临时中断第一擦除操作ERS1_a，并且可将处于就绪状态的就绪/忙碌信号RnBx输出到存储器控制器110。存储器控制器110可向非易失性存储器装置120发出读取命令以用于数据检索。在操作S2130中，非易失性存储器装置120可响应于读取命令来执行读取操作，并且当读取操作终止时，非易失性存储器装置120可将处于忙碌状态的就绪/忙碌信号RnBx输出到存储器控制器110。
在操作S2140中，存储器控制器110可确定从第一擦除操作ERS1_a被中断之后直到第一擦除操作ERS1_a恢复的恢复时间tResume是否已经过去长达参考时间tR2。
在操作S2150中，当恢复时间tResume小于参考时间tR2时，存储器控制器110可向非易失性存储器装置120发出恢复命令RS CMD。在操作S2160中，在中断的第一擦除操作ERS1_a之后，非易失性存储器装置120可响应于恢复命令RS CMD来针对同一第一存储器块BLK1执行擦除操作的剩余部分ERS1_b。
参考图23，与图22相比，另外示出在恢复时间tResume的确定操作(操作S2140)之后的后续操作(操作S2170、S2180和S2190)。由于其他操作与图22中所示的操作相同，所以可以不参考图23来描述它们。
在图23中，当在操作S2140中，恢复时间tResume等于或者大于参考时间tR2时，存储器控制器110可忽略中断的第一擦除操作ERS1_a。在操作S2170中，存储器控制器110可向非易失性存储器装置120发出恢复命令RSCMD以再次针对第一存储器块BLK1执行擦除操作。
在操作S2180中，非易失性存储器装置120可响应于恢复命令RS CMD对第一存储器块BLK1执行预编程操作Pre_PGM。在操作S2190中，在预编程操作Pre_PGM之后，非易失性存储器装置120可通过执行多个擦除循环EL1至ELm来完成针对第一存储器块BLK1的擦除操作ERS1。
已经在上面的图21至图23的实施例中描述了存储器控制器110可针对擦除可靠性根据恢复时间tResume是否已经过去长达参考时间tR2来控制非易失性存储器装置。当恢复时间tResume小于参考时间tR2时，存储器控制器110控制中断的第一擦除操作以使中断的第一擦除操作恢复。当恢复时间tResume等于或者大于参考时间tR2时，存储器控制器110可忽略中断的第一擦除操作，并且可通过使用预编程擦除方法来控制第一擦除操作被再次执行。
图24和图25是根据本发明构思的示例性实施例的非易失性存储器装置的擦除方法的示图。
参考图24和图25，擦除方法没有示出图21的步骤S2170至S2190。由于其他操作与图21中所示的操作相同，所以可以不参考图24和图25来描述它们。
当在操作S2140中，恢复时间tResume被确定为等于或者大于参考时间tR2时，存储器控制器110可在操作S2410中执行关于另一存储器块的第二擦除操作ERS2。例如，存储器控制器110可将包括新地址ADDR的擦除命令发送到非易失性存储器装置120。非易失性存储器装置120可基于接收到的新地址ADDR来选择另一存储器块，并且可执行第二擦除操作ERS2以及将擦除脉冲Vers和验证电压Vve施加到所述另一存储器块。
在图24和图25的实施例中，当恢复时间tResume等于或者大于参考时间tR2时，存储器控制器110可忽略中断的第一擦除操作，并且可控制新的第二擦除操作ERS2以使新的第二擦除操作ERS2被执行。
图26和图27是根据本发明构思的示例性实施例的非易失性存储器装置的擦除方法的示图。
参考图26和图27，擦除方法包括针对图21的擦除方法的另外步骤(操作S2610至S2640)。由于其他操作与图21中所示的操作相同，所以可以不参考图26和图27来描述它们。
在操作S2610中，存储器控制器110可向非易失性存储器装置120发出恢复命令RSCMD。在操作S2620中，响应于恢复命令RS CMD，在中断的擦除操作ERS1_a之后，非易失性存储器装置120可将擦除脉冲Vers和验证电压Vve施加到第一存储器块BLK1并且执行擦除操作的剩余部分ERS1_b。
在操作S2630中，存储器控制器110可忽略针对第一存储器块BLK1的非易失性存储器装置120的中断的擦除操作ERS1_a和恢复的擦除操作ERS1_b，并且可再次针对第一存储器块BLK1执行擦除操作。因此，非易失性存储器装置120可对第一存储器块BLK1执行预编程操作Pre_PGM。在操作S2640中，在针对第一存储器块BLK1的预编程操作Pre_PGM之后，非易失性存储器装置120可通过执行多个擦除循环EL1至ELm来完成针对第一存储器块BLK1的擦除操作。
在图26和图27的实施例中，当恢复时间tResume等于或者大于参考时间tR2时，存储器控制器110可恢复中断的第一擦除操作，然后，可控制第一擦除操作ERS1从而通过使用预编程擦除方法来再次执行第一擦除操作ERS1。
图28和图29是根据本发明构思的示例性实施例的非易失性存储器装置的擦除方法的示图。
参考图28和图29，关于操作S2810，擦除方法不同于图21的擦除方法。由于其他操作与图21中所示的操作相同，所以可以不参考图28和图29来描述它们。
在操作S2810中，存储器控制器110可忽略非易失性存储器装置120的中断的第一擦除操作ERS1_a，并且可对第一存储器块BLK1重新执行擦除操作。因此，非易失性存储器装置120可通过对第一存储器块BLK1执行多个擦除循环EL1至ELm来完成对第一存储器块BLK1的擦除操作ERS1。
在上述的图28和图29的实施例中，当恢复时间tResume等于或者大于参考时间tR2时，存储器控制器110可忽略中断的第一擦除操作，并且可控制包括中断的第一擦除操作的第一擦除操作ERS1，以使第一擦除操作ERS1从头重新执行。
图30是根据本发明构思的示例性实施例的非易失性存储器装置的擦除操作的流程图。
联系图1和图20参考图30，图30的擦除方法与图21的擦除方法的不同之处在于操作S3040代替操作S2140，但是其他操作相同。以下，将主要描述与图21的不同之处。
执行参考图21描述的操作S2110至S2130。然后，在操作S3040中，存储器控制器110可针对擦除可靠性，在参考时间tR2内恢复非易失性存储器装置120的中断的擦除操作。因此，在中断的擦除操作之后，非易失性存储器装置120可将擦除脉冲Vers和擦除验证电压Vve施加到选择的存储器块，并且执行选择的存储器块的存储器单元的擦除操作的剩余部分ERS_b，从而完成擦除操作。
在图30的实施例中，存储器控制器110可在参考时间tR2内恢复中断的擦除操作并且完成擦除操作。
尽管已经参考示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的本发明构思的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (6)

1.一种用于擦除从多个存储器块中选择的存储器块的非易失性存储器装置的操作方法，所述操作方法包括：
执行擦除操作；
在执行擦除操作的第一部分之后中断擦除操作；
恢复擦除操作以执行擦除操作的第二部分，其中，当作为从中断擦除操作起过去的时间的恢复时间小于参考时间时，恢复擦除操作，其中，参考时间是针对中断的擦除操作的阈值电压分布确保擦除操作的可靠性的时间长度；以及
当恢复时间等于或大于参考时间时，擦除与选择的存储器块不同的存储器块。
2.一种用于通过顺序地执行多个擦除循环来擦除从多个存储器块中选择的存储器块的非易失性存储器装置的操作方法，所述操作方法包括：
执行擦除操作的第一部分，其中，擦除操作包括所述多个擦除循环中的至少一个；
在执行擦除操作的第一部分之后中断擦除操作；
在中断擦除操作之后恢复擦除操作，
其中，在中断擦除操作之后恢复擦除操作的步骤包括：
确定恢复时间是否已经过去长达参考时间，其中，参考时间是针对擦除操作的第一部分的阈值电压分布确保擦除操作的可靠性的时间长度；
当恢复时间小于参考时间时，执行包括所述多个擦除循环的剩余部分的擦除操作的第二部分；以及
当恢复时间等于或大于参考时间时，从序列的开始开始执行所述多个擦除循环，以完成针对选择的存储器块的擦除操作。
3.根据权利要求2所述的操作方法，其中，在执行擦除操作的第一部分之后中断擦除操作的步骤包括：
响应于由非易失性存储器装置接收的检索请求中断擦除操作；
执行非易失性存储器装置的读取操作。
4.根据权利要求2所述的操作方法，其中，
当恢复时间等于或者大于参考时间时，对选择的存储器块执行预编程操作。
5.根据权利要求4所述的操作方法，其中，当恢复时间等于或者大于参考时间时，对选择的存储器块执行预编程操作的步骤包括：
将编程电压施加到连接到选择的存储器块的多条字线。
6.一种用于通过顺序地执行多个擦除循环来擦除从多个存储器块中选择的存储器块的非易失性存储器装置的操作方法，所述操作方法包括：
执行擦除操作的第一部分，其中，擦除操作包括所述多个擦除循环中的至少一个；
在执行擦除操作的第一部分之后中断擦除操作；以及
在中断擦除操作之后恢复擦除操作，
其中，在中断擦除操作之后恢复擦除操作的步骤还包括：
确定与中断擦除操作直到恢复擦除操作的时间对应的恢复时间是否已经过去长达参考时间，其中，参考时间是针对擦除操作的第一部分的阈值电压分布确保擦除操作的可靠性的时间长度；
当恢复时间等于或者大于参考时间时，忽略擦除操作的第一部分，并且擦除不同于选择的存储器块的存储器块。
CN201711223276.6A 2016-11-29 2017-11-29 非易失性存储器装置的操作方法和存储器控制器 Active CN108122582B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427427P 2016-11-29 2016-11-29
US62/427,427 2016-11-29
KR1020170021728A KR20180060885A (ko) 2016-11-29 2017-02-17 리줌 동작을 제어하는 불휘발성 메모리 장치의 동작 방법
KR10-2017-0021728 2017-02-17

Publications (2)

Publication Number Publication Date
CN108122582A CN108122582A (zh) 2018-06-05
CN108122582B true CN108122582B (zh) 2023-01-03

Family

ID=62190309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711223276.6A Active CN108122582B (zh) 2016-11-29 2017-11-29 非易失性存储器装置的操作方法和存储器控制器

Country Status (2)

Country Link
US (2) US10431315B2 (zh)
CN (1) CN108122582B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122582B (zh) 2016-11-29 2023-01-03 三星电子株式会社 非易失性存储器装置的操作方法和存储器控制器
KR102639697B1 (ko) 2017-01-09 2024-02-21 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
US20190324658A1 (en) * 2018-04-19 2019-10-24 Western Digital Technologies, Inc. Dynamic maximization of drive throughput while maintaining latency qos
KR102569820B1 (ko) * 2018-10-25 2023-08-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11036544B2 (en) * 2019-02-12 2021-06-15 Samsung Electronics Co., Ltd. Memory controller and method controlling suspend mode
US11087847B2 (en) * 2019-02-27 2021-08-10 Intel Corporation Program suspend-resume techniques in non-volatile storage
KR20200126609A (ko) * 2019-04-30 2020-11-09 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그래밍 방법
US11164640B2 (en) * 2019-04-30 2021-11-02 Samsung Electronics Co., Ltd. Non-volatile memory device and programming method thereof
US11901012B2 (en) 2019-04-30 2024-02-13 Samsung Electronics Co., Ltd. Non-volatile memory device and programming method thereof
JP2020198141A (ja) * 2019-06-03 2020-12-10 キオクシア株式会社 半導体記憶装置
KR20210061171A (ko) * 2019-11-19 2021-05-27 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11237754B2 (en) * 2019-12-10 2022-02-01 Micron Technology, Inc. Management of erase suspend and resume operations in memory devices
KR20210079107A (ko) * 2019-12-19 2021-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러 및 그들의 동작 방법
US11163480B2 (en) * 2020-01-30 2021-11-02 Intel Corporation Method and apparatus for performing an erase operation comprising a sequence of micro-pulses in a memory device
JP2021174564A (ja) * 2020-04-24 2021-11-01 キオクシア株式会社 半導体記憶装置
CN113838514B (zh) * 2020-04-28 2024-02-27 长江存储科技有限责任公司 存储器件及其擦除和验证方法
KR20210135376A (ko) 2020-05-04 2021-11-15 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치, 그리고 불휘발성 메모리 장치의 동작 방법
WO2021232233A1 (en) * 2020-05-19 2021-11-25 Yangtze Memory Technologies Co., Ltd. Control method and controller of program suspending and resuming for memory
KR20230002812A (ko) 2020-05-19 2023-01-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 메모리 디바이스 및 그 프로그램 동작
US11354041B2 (en) * 2020-06-12 2022-06-07 Western Digital Technologies, Inc. Read latency reduction through command and polling overhead avoidance
US11461025B2 (en) * 2020-11-05 2022-10-04 Macronix International Co., Ltd. Data retention in memory devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038187A (en) * 1998-02-25 2000-03-14 Stmicroelectronics S.A. Process for controlling a memory-plane refresh of a dynamic random-access memory and corresponding random-access memory device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5073977B2 (ja) 2006-06-26 2012-11-14 三星電子株式会社 半導体記憶装置のベリファイ制御方式及びその方法
JP4986213B2 (ja) 2006-07-31 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路及び記憶装置
JP2010244665A (ja) 2009-04-09 2010-10-28 Renesas Electronics Corp フラッシュメモリおよびその消去方法
US8364888B2 (en) 2011-02-03 2013-01-29 Stec, Inc. Erase-suspend system and method
US8345485B2 (en) * 2011-02-09 2013-01-01 Freescale Semiconductor, Inc. Erase ramp pulse width control for non-volatile memory
JP2014186787A (ja) 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置、メモリコントローラ、及びメモリシステム
KR102226367B1 (ko) * 2014-01-02 2021-03-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
KR102187637B1 (ko) * 2014-02-03 2020-12-07 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
KR20150140921A (ko) 2014-06-09 2015-12-17 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 그 동작 방법
KR102142590B1 (ko) * 2014-06-16 2020-08-07 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR102203298B1 (ko) 2014-08-01 2021-01-15 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법
KR102358463B1 (ko) * 2014-10-20 2022-02-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
US9892794B2 (en) * 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US10203884B2 (en) * 2016-03-30 2019-02-12 Intel Corporation Methods and apparatus to perform erase-suspend operations in memory devices
CN108122582B (zh) 2016-11-29 2023-01-03 三星电子株式会社 非易失性存储器装置的操作方法和存储器控制器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038187A (en) * 1998-02-25 2000-03-14 Stmicroelectronics S.A. Process for controlling a memory-plane refresh of a dynamic random-access memory and corresponding random-access memory device

Also Published As

Publication number Publication date
US20190392910A1 (en) 2019-12-26
US10431315B2 (en) 2019-10-01
CN108122582A (zh) 2018-06-05
US10910077B2 (en) 2021-02-02
US20180151237A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
CN108122582B (zh) 非易失性存储器装置的操作方法和存储器控制器
KR102355580B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR102639697B1 (ko) 비휘발성 메모리 장치 및 그 프로그램 방법
US9837164B2 (en) Nonvolatile memory device, storage device having the same, and operation and read methods thereof
US9747997B2 (en) Non-volatile memory devices and methods of operating the same
KR102154620B1 (ko) 비휘발성 메모리 장치의 소거 방법 및 그것을 포함하는 저장 장치
KR102175039B1 (ko) 불휘발성 메모리 장치의 데이터 기입 방법
US10573378B2 (en) Methods of programming memory devices
US10658040B2 (en) Nonvolatile memory device and storage device including nonvolatile memory device
CN109545260B (zh) 非易失性存储器装置和对非易失性存储器装置编程的方法
CN107808682B (zh) 控制电路、外围电路、半导体存储器件及其操作方法
KR20150091667A (ko) 비휘발성 메모리 장치 및 그것의 워드라인 구동 방법
US11164643B2 (en) Non-volatile memory device and programming method thereof
KR20150015578A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법
KR20180060885A (ko) 리줌 동작을 제어하는 불휘발성 메모리 장치의 동작 방법
KR102329800B1 (ko) 메모리 장치 및 메모리 장치의 에지 워드라인 관리 방법
KR20200036653A (ko) 메모리 장치 및 이를 이용한 스토리지 시스템
US10346097B2 (en) Nonvolatile memory device and storage device including nonvolatile memory device
US11901012B2 (en) Non-volatile memory device and programming method thereof
CN111724852A (zh) 非易失性存储器件及其擦除方法
US11164640B2 (en) Non-volatile memory device and programming method thereof
EP3736699B1 (en) Memory system, memory controller, and memory control method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant