KR20080069498A - 불휘발성 메모리 소자의 소거 방법 - Google Patents

불휘발성 메모리 소자의 소거 방법 Download PDF

Info

Publication number
KR20080069498A
KR20080069498A KR1020070079477A KR20070079477A KR20080069498A KR 20080069498 A KR20080069498 A KR 20080069498A KR 1020070079477 A KR1020070079477 A KR 1020070079477A KR 20070079477 A KR20070079477 A KR 20070079477A KR 20080069498 A KR20080069498 A KR 20080069498A
Authority
KR
South Korea
Prior art keywords
verification
program
group
applying
soft program
Prior art date
Application number
KR1020070079477A
Other languages
English (en)
Other versions
KR100891406B1 (ko
Inventor
왕종현
박세천
박성훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/951,936 priority Critical patent/US7633813B2/en
Publication of KR20080069498A publication Critical patent/KR20080069498A/ko
Application granted granted Critical
Publication of KR100891406B1 publication Critical patent/KR100891406B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자의 소거 방법에 관한 것으로, 멀티 레벨 셀을 포함하는 블록을 하나 이상 포함하는 메모리 셀 어레이를 포함하는 불휘발성 메모리 소자의 소거 방법에 있어서, 소거를 위해 선택된 블록의 모든 멀티 레벨 셀에 대한 프로그램을 수행하여, 모든 멀티 레벨 셀의 문턱전압 레벨을 최상위 레벨로 이동시키는 프리 프로그램 단계; 상기 최상위 레벨로 이동된 멀티 레벨 셀에 대한 소거 동작을 수행하는 소거 단계; 상기 소거된 멀티 레벨 셀의 모든 워드라인에 대한 소프트 프로그램 및 검증을 수행하는 제 1 소프트 프로그램 및 검증 단계; 및 상기 제 1 소프트 프로그램이 패스되면, 반복적으로 모든 워드라인에 대해 설정된 레벨 단위로 나누어 소프트 프로그램 및 검증을 수행하는 제 n 소프트 프로그램 및 검증 단계를 포함한다.
MLC, 소프트 프로그램

Description

불휘발성 메모리 소자의 소거 방법{Method of erasing for non-Volatile Memory device}
본 발명은 불휘발성 메모리 소자(Non-Volatile Memory Device)의 소거 동작에 관한 것으로, 특히 멀티 레벨 셀(Multi Level Cell; MLC)을 가지는 메모리 소자의 소거 동작이후의 셀 분포 특성을 향상시키기 위한 불휘발성 메모리 소자의 소거 방법에 관한 것이다.
최근에는 이러한 플래시 메모리의 집적도를 더욱 향상시키기 위해 한 개의 메모리 셀의 복수개의 데이터를 저장할 수 있는 다중 비트 셀에 대한 연구가 활발히 진행되고 있다. 이러한 방식의 메모리 셀을 통상 멀티 레벨 셀(Multi Level Cell; MLC)라고 한다. 이와 대비되는 단일 비트의 메모리 셀을 싱글 레벨 셀(Single Level Cell; SLC)이라 한다.
상기한 MLC는 상술한 바와 같이 복수 비트의 데이터를 저장하기 위해 복수의 셀 전압 레벨을 가지게 되며, 각각의 셀 문턱전압에 따라 데이터가 다르게 저장됨을 의미한다.
따라서 복수개의 레벨로 나뉘어 분포하는 셀의 문턱전압에 대해 소거동작을 수행할 때는 다음의 과정을 거친다.
먼저, 복수개로 나뉘어 분포하는 셀 문턱전압을 가장 높은 전압 레벨의 셀 분포로 한꺼번에 모으기 위해 프리 프로그램 과정을 수행한다.
도 1a는 불휘발성 메모리 소자의 소거를 위한 프리 프로그램 시 전압인가 모습을 나타낸 회로도이다.
도 1a를 참조하면, 프리 프로그램 과정을 위해서는 모든 셀의 워드라인(Word Line; WL)에 프로그램 전압(Vpgm)을 인가하고, 드레인 선택 트랜지스터(Drain Select Transistor; DST)의 DSL(Drain Select Line; DSL)에 전원전압(VDD)을 인가하며, 소오스 선택 트랜지스터(Source Select Transistor; SST)의 소오스 선택 라인(Source Select Line; SSL)에는 0V를 인가한다. 그리고 기판에는 0V를 인가한 후, 공통 접지라인에 전원전압(VDD)을 인가하여 블록단위의 프로그램을 수행한다.
상기 블록단위는 복수개의 워드라인을 포함하며, 일반적인 불휘발성 메모리 소자는 상기의 블록을 복수개 포함하는 메모리 셀 어레이(미도시)를 포함한다. 단, 상기 도 1a는 프리 프로그램시의 전압인가를 표시하기 위해 일부 스트링만을 도시한 도면이다.
상술한 바와 같이 전압을 인가하고, 프로그램 동작을 수행하면, 앞서 언급한 바와 같이 모든 셀들이 상위 전압 레벨의 셀 분포로 모이게 된다.
그리고 하나로 모인 셀 분포에 대해 소거 동작을 수행한다.
도 1b는 불휘발성 메모리 소자의 소거를 위한 전압 인가 모습을 나타낸 회로도이다.
도 1b를 참조하면, 소거를 위해서는 DSL과 SSL을 플로팅(floating) 시키고, 모든 워드라인(WL)에 0V를 인가한 후, 기판(Well)에 20V의 고전압을 인가한다. 이와 같은 전압이 인가되면, 해당 블록의 모든 메모리 셀들의 데이터는 소거가 되며, 셀의 문턱전압도 0V 이하로 떨어진다. 이때 메모리 셀들의 특성에 따라 과도하게 소거가 된 경우는, 원하는 셀 문턱전압에 훨씬 못 미치게 문턱전압이 떨어지게 된다.
이를 보정하기 위해 소프트 프로그램을 수행한다.
도 1c는 불휘발성 메모리 소자의 소거를 위한 소프트 프로그램 시 전압 인가 모습을 나타낸 회로도이다.
도 1c를 참조하면, 소프트 프로그램을 위해서는 기판에는 0V를 인가하고, DSL에는 전원전압(VDD)을, SSL에는 0V를 인가한다. 그리고 모든 워드라인(WL)에 프로그램전압(Vpgm)을 인가하여 과도하게 낮아진 문턱전압을 0V 이하이면서 너무 낮은 전압이 되지 않도록, 즉 원하는 좁은 넓이의 셀 분포를 가지도록 프로그램한다. 이때 프로그램 전압(Vpgm)은 낮은 전압으로 0V 이상으로 셀들이 프로그램되지 않도록 한다.
상기 도 1c와 같이 소프트 프로그램이 수행된 이후에는 검증이 수행된다.
도 1d는 도 1c의 소프트 프로그램 이후의 검증 동작을 위한 전압 인가 모습을 나타낸 회로도이다.
도 1d를 참조하면, 검증 동작은 블록단위의 컬럼 바이 컬럼(Column by Column)으로 수행되는데, 각 컬럼별로 DSL과 SSL은 전원전압(VDD)을 인가하고, 모 든 워드라인에 0V를 인가하여 독출동작을 수행함으로써 제대로 소프트 프로그램이 되었는지를 판단한다. 이때 소프트 프로그램이 패스된 것으로 판단하는 것은, 하나의 메모리 셀이라도 검증 전압에 대해 패스되면, 해당 메모리 셀을 포함하는 컬럼 전체를 패스 된것으로 판단한다.
상기한 방식으로 멀티 레벨 셀의 소거 동작을 수행하면, 블록단위로 셀 소거를 수행한 후, 컬럼 단위로 검증을 하기 때문에 소거가 완료되었을 때의 셀 분포가 좁아지지 않아 프로그램 동작을 수행할 때, 간섭효과를 통해 주변의 셀 문턱전압에 영향을 끼쳐 전체적인 셀 분포 특성을 넓게 만든다.
이러한 문제를 해결하기 위해 비트 바이 비트(Bit by Bit)로 검증동작을 수행할 수 있으나, 비트 바이 비트 방식을 사용하는 경우 검증 시간이 오래 소요되어 전체적인 효율을 떨어뜨릴 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 멀티 레벨 셀의 소거 동작시 소프트 프로그램에 대한 검증을 수행하는데 새로운 방식을 제안하여 보다 좁은 셀 분포로 소거가 되도록 함으로써 셀 간섭 효과를 줄여 메모리 소자의 성능을 향상시키는 불휘발성 메모리 소자의 소거 방법을 제공하는데 있다.
본 발명의 과제를 해결하기 위하여 불휘발성 메모리 소자의 소거 방법으로,
멀티 레벨 셀을 포함하는 블록을 하나 이상 포함하는 메모리 셀 어레이를 포함하는 불휘발성 메모리 소자의 소거 방법에 있어서, 소거를 위해 선택된 블록의 모든 멀티 레벨 셀에 대한 프로그램을 수행하여, 모든 멀티 레벨 셀의 문턱전압 레벨을 최상위 레벨로 이동시키는 프리 프로그램 단계; 상기 프리 프로그램된 메모리 블록에 대한 소거 동작을 수행하는 소거 단계; 상기 메모리 블록에 대한 소프트 프로그램 및 검증을 수행하는 제 1 소프트 프로그램 및 검증 단계; 상기 검증결과가 패스되면, 상기 메모리 블록을 제 1 및 제 2 그룹으로 분할하는 단계; 상기 제 1 그룹에 대해 검증을 수행하고, 패스가 되지 않은 경우 소프트 프로그램 및 검증을 수행하는 단계; 및 상기 제 1 그룹에 대한 검증 결과가 패스되면, 상기 제 2 그룹에 대해 검증을 수행하고, 패스가 되지 않은 경우 소프트 프로그램 및 검증을 수행하는 단계를 포함한다.
또한, 본 발명의 또 다른 불휘발성 메모리 소자의 소거 방법을 위하여,
멀티 레벨 셀을 포함하는 블록을 하나 이상 포함하는 메모리 셀 어레이를 포함하는 불휘발성 메모리 소자의 소거 방법에 있어서, 소거를 위해 선택된 블록의 모든 멀티 레벨 셀에 대한 프로그램을 수행하여, 모든 멀티 레벨 셀의 문턱전압 레벨을 최상위 레벨로 이동시키는 프리 프로그램 단계; 상기 프리 프로그램된 메모리 블록에 대한 소거 동작을 수행하는 소거 단계; 상기 메모리 블록에 대한 소프트 프로그램 및 검증을 수행하는 제 1 소프트 프로그램 및 검증 단계; 상기 검증결과가 패스되면, 상기 메모리 블록을 제 1 및 제 2 그룹으로 분할하는 단계; 상기 제 1 및 제 2 그룹에 대한 검증을 수행하고, 패스되지 못한 그룹에 대해 플래그 표시를 하는 단계; 및 상기 제 1 및 제 2 그룹 중 플래그 표시된 그룹에 대하여 소프트 프로그램 및 검증을 수행하는 단계를 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자의 소거 방법은 멀티 레벨 셀의 소거동작 이후에 소거 셀 분포를 좁게 만들어 이후의 프로그램시 간섭효과를 줄이고, 효율을 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a는 불휘발성 메모리 소자의 소거 동작을 위한 프리 프로그램 에 따르는 셀 분포의 이동모습을 나타낸 도면이고, 도 2b는 도 2a의 프리 프로그램 이후의 소거 동작에 따른 셀 분포의 이동모습을 나타낸 도면이며, 도 2c는 상기 도 2b의 소거동작 이후의 소프트 프로그램 동작에 따른 셀 분포의 이동모습을 나타낸 도면이다.
도 2a를 참조하면, 멀티 레벨 셀은 각각 프로그램 상태에 따라 다수의 셀 분포(201 내지 210)를 가진다. 따라서 소거를 위해서 먼저 다수의 셀 분포(201 내지 210)들을 최상위 레벨의 셀 분포(210)로 모으기 위한 프리 프로그램을 수행한다.
프리 프로그램을 위해서는 불휘발성 메모리 소자에 포함되는 메모리 셀 어레이(미도시)의 블록단위로 수행되는데, 모든 워드라인(Word Line; WL)에 프로그램 전압(Vpgm)을 인가하고, 드레인 선택 라인(Drain Select Line; DSL)에는 전원전압(VDD)을 인가하며, 소오스 선택 라인(Source Select Line; SSL)에는 0V를 인가한 후 프로그램을 수행한다.
따라서 프리 프로그램이 완료되면, 모든 셀 분포들(201 내지 203)은 최상위 레벨의 셀 분포(210)로 모인다.
그리고 최상위 레벨로 모인 셀 분포(210)에 대하여 소거 동작을 수행한다. 소거 동작에 따라 변경되는 셀 분포가 도 2b에 나타난다.
도 2b를 참조하면, 최상위 레벨(210)에 대해 소거동작을 수행하면 최상위 레벨의 셀 분포(210)로 모였던 모든 셀들은 0V 이하로 소거되어 이동(220)한다. 자세하게 소거동작은 블록단위로 이루어지며, 기판(Well)에 20V 이상의 고전압을 인가 하고 모든 워드라인(WL)에는 0V를 인가한 후, DSL과 SSL을 플로팅 시켜 소거 동작을 수행한다. 소거 동작이 수행된 메모리 셀들은 소거 기준전압(HEV)이하로 이동한다.
상기 소거 기준전압(HEV) 이하로 이동된 메모리 셀들을 보정하여 도 2c와 같이 좁은 폭의 메모리 셀 분포로 만들기 위해 소프트 프로그램을 수행한다.
도 2c를 참조하면, 소거 기준전압(HEV)의 이하로 소거된 메모리 셀들(220)은 과도하게 소거되었다고 할 수 있다. 따라서 소프트 프로그램을 하고 검증전압(Pv)을 이용하여 좁은 분포의 메모리 셀(230)로 보정한다.
상기와 같이 좁은 분포의 메모리 셀(230)들로 소거를 수행하는 방법은 다음과 같은 소프트 프로그램 동작에 의해 만들어진다.
도 3은 본 발명의 실시 예에 따른 소프트 프로그램 동작 플로우를 도시한 블록도이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 소프트 프로그램 동작은 먼저 모든 메모리 블록(301)에 대한 소프트 프로그램을 수행하고, 컬럼 스캔 방식으로 검증을 한다.
전체 메모리 블록(301)에 대한 소프트 프로그램에 대한 검증 결과가 패스되면, 이후에는 메모리 블록(301)을 제 1 및 제 2 그룹(302, 303)으로 나눈다. 본 발명의 실시 예에서는 제 1 그룹(302)과 제 2 그룹(303)을 모든 워드라인의 1/2씩(WL0 내지 WL15와 WL16 내지 WL31)으로 나눈다. 상기 소프트 프로그램의 패스 여부는 하나의 메모리 셀이라도 검증 전압에 의해 패스되면 해당 메모리 셀을 포함하 는 전체 컬럼이 패스된 것으로 판단한다.
그리고 제 1 및 제 2 그룹(302, 303)에 대해 검증을 수행한 후, 패스되지 못한 그룹에 대해 소프트 프로그램을 다시 하도록 한다. 이때의 검증 방식은 컬럼 방식을 사용하지만, 선택되지 않은 그룹의 워드라인에는 패스 전압을 제공하여 영향을 받지 않도록 한다.
즉, 먼저 제 1 그룹(302)에 대해 검증을 수행하고, 패스되지 못하는 경우, 검증에 대한 패스가 될때까지 제 1 그룹(302)을 소프트 프로그램한다. 제 1 그룹(302)에 대한 검증 결과가 패스가 되면, 제 2 그룹(303)에 대해서도 검증을 먼저 수행하고, 패스되지 못한 경우 소프트 프로그램을 한다.
상기와 다른 방법으로, 제 1 그룹(302)과 제 2 그룹(303)에 대해 검증을 순서대로 수행하고, 패스되지 못한 그룹을 플래그를 이용하여 표시한 후, 제 1 및 제 2 그룹(302, 303)에 대한 검증이 끝나면, 플래그가 표시된 그룹에 대해서 선택적으로 소프트 프로그램을 수행하는 방법을 이용할 수 있다.
제 1 및 제 2 그룹(302, 303)에 대한 소프트 프로그램이 끝나면, 제 1 및 제 2 그룹(302, 303)을 각각 제 3, 4그룹(304, 305)과 제 5, 6그룹(306, 307)으로 분할한다. 본 발명의 실시 예에서는 제 3 그룹(304)은 제 1 내지 제 7 워드라인(WL0 내지 WL7)을 포함하고, 제 4 그룹(305)은 제 8 내지 제 15 워드라인(WL8 내지 WL15)을 포함하며, 제 5 그룹(306)은 제 16 내지 제 23 워드라인(WL16 내지 WL23)을 포함하고, 제 6 그룹(307)은 제 24 내지 제 31 워드라인(WL24 내지 WL31)을 포함한다.
제 3 내지 제 6 그룹(304 내지 307)에 대해서도 앞서 설명한 것과 같이 각각의 그룹에 대한 검증을 수행하여 패스되지 않은 그룹은 소프트 프로그램을 패스가 될 때까지 수행한다.
또는, 제 3 내지 제 6 그룹(304 내지 307)에 대한 검증을 각각 수행하여, 패스되지 않은 그룹만을 플래그 표시한 후, 플래그 표시된 그룹에 대한 소프트 프로그램을 수행하는 방법을 적용할 수 있다. 상기의 그룹은 임의로 나누는 것이 가능하며, 본 발명의 실시 예에서는 편의를 위해 워드라인을 1/2 씩 나누는 방식으로 그룹을 나눈 것으로 표현하였다.
상기 소프트 프로그램과 검증은 다음과 같이 수행하여, 선택되지 않은 영역이 프로그램되지 않도록 하고, 검증결과에 영향을 미치지 않도록 한다.
도 4a는 본 발명의 실시 예에 따른 소프트 프로그램 시 전압 인가 모습을 나타낸 회로도이다.
도 4a를 참조하면, 본 발명의 실시 예에 따른 플래시 메모리 소자는 메모리 셀들을 포함하는 메모리 셀 어레이(410)와, 상기 메모리 셀 어레이(410)에 연결되어 프로그램이나 소거 또는 독출 동작 등을 위해 동작하는 주변 회로부(420) 및 주변 회로부(420)를 제어하는 제어부(430)를 포함한다.
메모리 셀 어레이(410)는 다수의 메모리 셀들이 드레인 선택 트랜지스터(Drain Select Transistor; DST)와 소오스 선택 트랜지스터(Source Select Transistor; SST)의 사이에 직렬로 연결되는 셀 스트링을 복수개 포함하고, 각각의 셀 스트링은 비트라인에 연결된다.
그리고 셀 스트링들의 드레인 선택 트랜지스터들의 게이트는 드레인 선택 라인(Drain Select Line;DSL)에 공통 연결되고, 소오스 선택 트랜지스터들의 게이트는 소오스 선택 라인(Source Select Line; SSL)에 공통 연결된다.
또한, 메모리 셀들의 게이트는 각각 횡방향으로 워드라인(WL<0> 내지 WL<31>)에 연결된다. 본 발명의 실시 예에서는 상기 메모리 셀 어레이(410)를 상기 도 3에 나타난 바와 같이 제 1 내지 제 16 워드라인(WL<0> 내지 WL<15>)을 제 1 그룹(302)로 하고, 제 17 내지 제 31 워드라인(WL<16> WL<31>)을 제 2 그룹(303)으로 분할한다.
주변 회로부(420)는 동작 명령에 따라 상기 메모리 셀 어레이(410)에 데이터를 저장하거나, 상기 메모리 셀 어레이(410)에 저장된 데이터를 독출하기 위한 동작을 수행한다. 주변 회로부(420)에는 페이지 버퍼 회로, X 디코더, Y 디코더 등이 포함된다.
제어부(430)는 주변 회로부(420)의 동작 제어를 위한 제어신호를 제공하고, 메모리 셀 어레이(410)의 프로그램 또는 소거 상태에 따른 플래그 정보를 저장하는 저장부(431)를 포함한다.
상기와 같은 본 발명의 실시 예에 따라 제 1 그룹(302)와 제 2 그룹(303)으로 나눈 경우에 제 1 그룹(302)에 소프트 프로그램을 수행하는 경우를 나타낸 것으로, 소프트 프로그램을 수행하기 위해 선택되는 워드라인(WL0 내지 WL15)에는 프로그램 전압(Vpgm)을 인가하고, 선택되지 않는 워드라인(WL16 내지 WL31)은 패스 전압(Vpass)을 인가한다.
따라서 선택되지 않는 워드라인(WL16 내지 WL31)은 프로그램이 방지되어 영향을 받지 않는다. 그리고 프로그램 이후에 검증을 수행할 때는 다음과 같이 전압이 인가된다.
도 4b는 도 4a의 소프트 프로그램 후의 검증을 위한 전압 인가 모습을 나타낸 회로도이다.
도 4b를 참조하면, 소프트 프로그램을 위해 선택된 워드라인(WL0 내지 WL15)은 0V를 인가하고, 선택되지 않은 워드라인(WL16 내지 WL31)에는 독출전압(Vread)을 인가하여 검증결과에 영향을 끼치지 않도록 한다.
상술한 본 발명의 실시 예에 따른 소프트 프로그램에 의해 좁은 셀 분포의 소거셀이 생성된다. 상기 소프트 프로그램 방법은 세부 그룹으로 나누어, 후반부로 갈수록 소프트 프로그램에 의해 검증결과가 대부분 패스되고, 프로그램 전압이 인가되는 횟수가 줄어들게 된다. 이로 인해 전체적인 셀 문턱전압 분포폭이 좁아지게 된다.
앞서 언급한 소프트 프로그램 방법은 크게 두 가지 방식을 설명하였다. 각각이 방법을 실시 예에 따라 설명하면 다음과 같다.
도 5a 및 도 5b는 본 발명의 제 1 실시 예에 따른 소프트 프로그램 방법의 동작 순서도이다. 상기 도5b는 도 5a에 연속한 동작 순서도이다. 다음의 동작 설명에서 소프트 프로그램은 상기 도 4a와 같이 수행하고, 검증은 상기 도 4b와 같이 수행한다.
먼저, 도 5a를 참조하면, 본 발명의 제 1 실시 예에 따른 소프트 프로그램 방법은 전체 메모리 블록에 대해 소거가 수행된 후(S501), 모든 메모리 블록에 대해 제 1 소프트 프로그램하고 검증을 수행한다(S503, S505). 제1 소프트 프로그램은 메모리 블록 전체에 대해 패스가 될때까지 수행한다.
전체 메모리 블록에 대한 제 1 소프트 프로그램과 검증이 완료되면, 메모리 블록을 제 1 및 제 2 그룹으로 분할하고(S507), 제 1 그룹에 대한 검증을 수행하여 패스 여부를 확인한다(S509, S511). 단계 S511에서 패스 여부 확인 결과, 제 1 그룹이 검증을 패스하지 못한 경우, 제 2 소프트 프로그램을 패스가 될 때까지 반복한다(S513, S511). 그리고 제 1 그룹에 대한 검증 결과 패스가 되면, 제 2 그룹을 검증한다(S515). 상기 제 1 및 제 2 그룹은 상기 도 3에 나타난 바와 같이 분할한다.
제 2 그룹에 대해서도, 검증 결과가 패스가 될때까지 제 2 소프트 프로그램과 검증을 반복한다(S517, S519). 제 1 및 제 2 그룹에 대한 검증 패스가 되면, 제 1 그룹을 제 3 및 제 4 그룹으로 분할하고, 제 2 그룹을 제 5 및 제 6 그룹으로 분할한다(S521).
제 3 내지 제 6 그룹에 대한 소프트 프로그램은 도 5b와 같다. 도 5b를 참조하면, 먼저 제 3 그룹에 대해 검증을 수행한다(S523).
상기 단계 S523에서 제 3 그룹에 대한 검증 패스가 되면(S525), 제 4 그룹을 검증한다(S531). 그러나 제 3 그룹이 패스되지 못한 경우, 제 3 소프트 프로그램을 수행하여 검증을 수행한다(S527). 상기 단계 S527는 제 3 그룹에 대한 검증 패스가 될 때까지 반복된다(S529, S527).
제 3 그룹에 대한 검증 결과가 패스가 되면, 제 4 그룹에 대한 검증을 수행하고(S531), 제 4 그룹에 대한 검증 결과가 패스가 되면(S533), 제 5 그룹에 대한 검증을 수행하고(S539), 제 5 그룹에 대한 검증 패스가 되면 제 6 그룹에 대한 검증을 수행한다(S547).
또한, 상기 제 3 그룹과 동일하게, 제 4 내지 제 6 그룹 각각에 대해 검증 결과가 패스되지 않으면, 제 3 프로그램을 수행하여 검증결과가 패스가 되도록 한다.
상기 도 5a 및 도 5b에 따른 본 발명의 제 1 실시 예는 메모리 블록을 제 1 및 제 2 그룹으로 나누어 각각의 그룹이 검증 패스가 될때까지 제 2 소프트 프로그램을 수행하게 하고, 제 1 내지 제 2 그룹을 분할한 제 3 내지 제 6 그룹도 각각 검증 패스가 될 때까지 제 3 소프트 프로그램을 수행한다. 이때 각각의 그룹은 우선적으로 검증을 실행하여 패스 여부를 판단하고, 패스되지 않은 경우에만 소프트 프로그램을 수행하도록 한다.
도 6a 및 도 6b는 본 발명의 제 2 실시 예에 따른 소프트 프로그램 방법의 동작 순서도이다. 상기 도 6b는 도 6a에 연속한 동작 순서도이다. 다음의 동작 설명에서 소프트 프로그램은 상기 도 4a와 같이 수행하고, 검증은 상기 도 4b와 같이 수행한다.
도 6a를 참조하면, 본 발명의 제 2 실시 예에 따른 소프트 프로그램 방법은 전체 메모리 블록에 대해 소거가 수행된 후(S601), 모든 메모리 블록에 대해 제 1 소프트 프로그램하고 검증을 수행한다(S603, S605). 제1 소프트 프로그램은 메모리 블록 전체에 대해 패스가 될때까지 수행한다.
메모리 블록 전체에 대한 소프트 프로그램 검증이 패스되면, 메모리 블록을 제 1 및 제 2 그룹으로 분할한다(S607). 제 1 및 제 2 그룹은 상기 도 3에 나타난 바와 같이 분할한다.
그리고 제 1 그룹을 검증하고(S609), 검증 결과가 패스가 되면(S611), 다음으로 제 2 그룹을 검증한다(S613). 그러나 제 1 그룹의 검증 결과가 패스되지 않으면 제 1 그룹에 대한 플래그 정보를 이용하여 이를 표시한다(S613). 이때의 플래그 표시는 별도의 플래그 정보를 저장하는 수단을 이용하거나, 제어부(430)의 저장수단(431)에 저장된다.
제 1 그룹에 대한 검증이 완료되면, 제 2 그룹을 검증하고(S615), 검증결과가 패스되지 않으면(S617), 플래그 표시를 한다(S619).
제 1 및 제 2 그룹에 대한 검증이 완료되면, 플래그 표시된 그룹이 있는지를 확인하고(S621), 플래그 표시된 그룹이 있는 경우, 해당 그룹에 대해 검증결과가 패스가 되도록 제 2 소프트 프로그램과 검증을 수행한다(S623, S625). 이때 제어부(430)는 제 2 소프트 프로그램을 통해 검증 패스가 된 그룹의 플래그를 리셋한다.
제 1 및 제 2 그룹이 모두 검증 결과가 패스되면, 각각의 그룹을 제 3 및 제 4 그룹과, 제 5 및 제 6 그룹으로 분할한다(S627). 이때의 제 3 내지 제 6 그룹은 도 3에 나타난 바와 같이 분할 할 수 있다. 즉 제 3 그룹은 제 1 내지 제 8 워드라인(WL<0> 내지 WL<7>)을 포함하고, 제 4 그룹은 제 9 내지 제 16 워드라인(WL<9> 내지 WL<16>)을 포함하고, 제 5 그룹은 제 17 내지 제 24 워드라인(WL<17> 내지 WL<24>)을 포함하며, 제 6 그룹은 제 25 내지 제 32 워드라인(WL<25> 내지 WL<31>)을 포함한다.
제 3 내지 제 6 그룹에 대한 소프트 프로그램은 도 6b에 나타난다. 도 6b를 참조하면, 우선 제 3 그룹에 대해 검증을 수행하고(S629), 패스되지 못하면(S631), 플래그 표시를 한다(S633).
제 3 그룹 이후에는 제 4 그룹, 제 5 그룹 및 제 6 그룹에 대한 검증을 수행하여 패스되지 못한 그룹에 플래그 표시를 한다(S635 내지 S651). 제 3 내지 제 6 그룹을 모두 검증한 후에는, 4 개의 그룹중 플래그 표시된 그룹이 있는지를 확인하고(S653), 플래그 표시된 그룹이 있는지를 확인한다(S653).
단계 S653의 확인결과, 플래그 표시된 그룹이 있다면, 해당 그룹만 제 3 소프트 프로그램을 수행하고 검증한다(S655, S657). 제 3 소프트 프로그램을 수행하여 패스된 그룹은 플래그 표시를 해제한다. 제 3 내지 제 6 그룹이 모두 패스되면 소프트 프로그램 과정이 종료된다. 상기 도 5a 및 도 5b와 도 6a 및 도 6b는 메모리 블록을 제 1 및 제 2 그룹으로 나누고, 다시 제 3 내지 제 6 그룹으로 나누는 과정까지의 소프트 프로그램만을 수행하는 경우를 설명하였으며, 보다 하위의 그룹을 나누어 하는 것도 가능하다.
제 1 실시 예와 같이 각각의 그룹에 대해 검증을 하고, 패스되지 않은 경우 소프트 프로그램을 하여 패스가 된 이후에, 다음의 그룹을 검증하는 과정을 수행하는 방법을 이용할 수 있으며, 제 2 실시 예와 같이 모든 그룹에 대해 검증을 우선 적으로 하고, 패스되지 못한 그룹에 플래그 표시를 한 후, 플래그 표시가 된 그룹만을 소프트 프로그램하도록 하는 방법을 사용할 수 있다. 제 1 및 제 2 실시 예는
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a는 불휘발성 메모리 소자의 소거를 위한 프리 프로그램 시 전압인가 모습을 나타낸 회로도이다.
도 1b는 불휘발성 메모리 소자의 소거를 위한 전압 인가 모습을 나타낸 회로도이다.
도 1c는 불휘발성 메모리 소자의 소거를 위한 소프트 프로그램 시 전압 인가 모습을 나타낸 회로도이다.
도 1d는 도 1c의 소프트 프로그램 이후의 검증 동작을 위한 전압 인가 모습을 나타낸 회로도이다.
도 2a는 불휘발성 메모리 소자의 소거 동작을 위한 프리 프로그램 에 따르는 셀 분포의 이동모습을 나타낸 도면이다.
도 2b는 도 2a의 프리 프로그램 이후의 소거 동작에 따른 셀 분ㅍ의 이동모습을 나타낸 도면이다.
도 2c는 상기 도 2b의 소거동작 이후의 소프트 프로그램 동작에 따른 셀 분포의 이동모습을 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 소프트 프로그램 동작 플로우를 도시한 블록도이다.
도 4a는 본 발명의 실시 예에 따른 소프트 프로그램 시 전압 인가 모습을 나타낸 회로도이다.
도 4b는 도 4a의 소프트 프로그램 후의 검증을 위한 전압 인가 모습을 나타 낸 회로도이다.
도 5a 및 도 5b는 본 발명의 제 1 실시 예에 따른 소프트 프로그램 방법의 동작 순서도이다.
도 6a 및 도 6b는 본 발명의 제 2 실시 예에 따른 소프트 프로그램 방법의 동작 순서도이다.

Claims (15)

  1. 멀티 레벨 셀을 포함하는 블록을 하나 이상 포함하는 메모리 셀 어레이를 포함하는 불휘발성 메모리 소자의 소거 방법에 있어서,
    소거를 위해 선택된 블록의 모든 멀티 레벨 셀에 대한 프로그램을 수행하여, 모든 멀티 레벨 셀의 문턱전압 레벨을 최상위 레벨로 이동시키는 프리 프로그램 단계;
    상기 프리 프로그램된 메모리 블록에 대한 소거 동작을 수행하는 소거 단계;
    상기 메모리 블록에 대한 소프트 프로그램 및 검증을 수행하는 제 1 소프트 프로그램 및 검증 단계;
    상기 검증결과가 패스되면, 상기 메모리 블록을 제 1 및 제 2 그룹으로 분할하는 단계;
    상기 제 1 그룹에 대해 검증을 수행하고, 패스가 되지 않은 경우 소프트 프로그램 및 검증을 수행하는 단계; 및
    상기 제 1 그룹에 대한 검증 결과가 패스되면, 상기 제 2 그룹에 대해 검증을 수행하고, 패스가 되지 않은 경우 소프트 프로그램 및 검증을 수행하는 단계
    를 포함하는 불휘발성 메모리 소자의 소거 방법.
  2. 제 1항에 있어서,
    상기 검증은 소프트 프로그램에 대한 검증과 동일하게 수행되는 것을 특징으 로하는 불휘발성 메모리 소자의 소거 방법.
  3. 제 1항에 있어서,
    상기 프리 프로그램 단계는,
    선택된 블록의 모든 워드라인에 프로그램 전압을 인가하는 단계;
    상기 선택된 블록의 드레인 선택 라인에 전원전압을 인가하는 단계;
    상기 선택된 블록의 소오스 선택 라인에 0V를 인가하는 단계; 및
    상기 선택된 블록에 프로그램을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 소거 방법.
  4. 제 1항에 있어서,
    상기 소거 단계는,
    상기 선택된 블록의 워드라인에 0V를 인가하는 단계;
    상기 선택된 블록의 드레인 선택라인과 소오스 선택라인을 플로팅 상태로 만드는 단계; 및
    기판(또는 웰)에 고전압을 인가하여 소거를 수행하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  5. 제 1항에 있어서,
    상기 소프트 프로그램은,
    선택된 블록에서 소프트 프로그램을 위해 선택된 워드라인에 프로그램 전압을 인가하는 단계;
    상기 선택된 워드라인을 제외한 비선택 워드라인에 패스 전압을 인가하는 단계; 및
    상기 선택된 블록의 드레인 선택 라인에 전원전압을 인가하고, 소오스 선택 라인에 0V를 인가하고, 프로그램을 수행하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  6. 제 1항에 있어서,
    상기 소프트 프로그램이후의 검증은,
    상기 선택된 블록 중에 소프트 프로그램을 수행한 선택된 워드라인에 0V를 인가하는 단계;
    상기 선택된 워드라인 이외의 비선택 워드라인에 패스 전압을 인가하는 단계: 및
    상기 선택된 블록의 드레인 선택라인과 소오스 선택라인에 전원전압을 인가하고, 검증을 수행하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  7. 제 1항에 있어서,
    상기 제 1 및 제 2 그룹을 각각 하위 그룹으로 분할하는 단계; 및
    상기 분할된 그룹들 중 어느 하나에 대해 검증을 수행하고, 패스되지 않은 경우 소프트프로그램 및 검증을 수행하여 패스가 된 후에 다음의 그룹에 대해 동일한 과정을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 소거 방법.
  8. 멀티 레벨 셀을 포함하는 블록을 하나 이상 포함하는 메모리 셀 어레이를 포함하는 불휘발성 메모리 소자의 소거 방법에 있어서,
    소거를 위해 선택된 블록의 모든 멀티 레벨 셀에 대한 프로그램을 수행하여, 모든 멀티 레벨 셀의 문턱전압 레벨을 최상위 레벨로 이동시키는 프리 프로그램 단계;
    상기 프리 프로그램된 메모리 블록에 대한 소거 동작을 수행하는 소거 단계;
    상기 메모리 블록에 대한 소프트 프로그램 및 검증을 수행하는 제 1 소프트 프로그램 및 검증 단계;
    상기 검증결과가 패스되면, 상기 메모리 블록을 제 1 및 제 2 그룹으로 분할하는 단계;
    상기 제 1 및 제 2 그룹에 대한 검증을 수행하고, 패스되지 못한 그룹에 대해 플래그 표시를 하는 단계; 및
    상기 제 1 및 제 2 그룹 중 플래그 표시된 그룹에 대하여 소프트 프로그램 및 검증을 수행하는 단계
    를 포함하는 불휘발성 메모리 소자의 소거 방법.
  9. 제 8항에 있어서,
    상기 검증은 소프트 프로그램에 대한 검증과 동일하게 수행되는 것을 특징으로 하는 불휘발성 메모리 소자의 소거 방법.
  10. 제 8항에 있어서,
    상기 프리 프로그램 단계는,
    선택된 블록의 모든 워드라인에 프로그램 전압을 인가하는 단계;
    상기 선택된 블록의 드레인 선택 라인에 전원전압을 인가하는 단계;
    상기 선택된 블록의 소오스 선택 라인에 0V를 인가하는 단계; 및
    상기 선택된 블록에 프로그램을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 소거 방법.
  11. 제 8항에 있어서,
    상기 소거 단계는,
    상기 선택된 블록의 워드라인에 0V를 인가하는 단계;
    상기 선택된 블록의 드레인 선택 라인과 소오스 선택 라인을 플로팅 상태로 만드는 단계; 및
    시판(또는 웰)에 고전압을 인가하여 소거를 수행하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  12. 제 8항에 있어서,
    상기 소프트 프로그램은,
    상기 선택된 메모리 블록의 플래그 표시된 그룹의 워드라인에 프로그램 전압을 인가하는 단계;
    상기 선택된 메모리 블록의 플래그 표시되지 않은 그룹의 워드라인에 패스전압을 인가하는 단계; 및
    상기 선택된 그룹의 드레인 선택 라인에 전원전압을 인가하고, 소오스 선택 라인에 0V를 인가하고, 프로그램을 수행하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  13. 제 8 항에 있어서,
    상기 소프트 프로그램 이후의 검증은,
    상기 선택된 메모리 블록의 플래그 표시된 그룹의 워드라인에 0V를 인가하는 단계;
    상기 선택된 메모리 블록의 플래그 표시되지 않은 그룹의 워드라인에 패스전압을 인가하는 단계; 및
    상기 선택된 블록의 드레인 선택라인과 소오스 선택 라인에 전원전압을 인가하고, 검증을 수행하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  14. 제 8항에 있어서,
    상기 플래그 표시된 그룹에 대한 소프트 프로그램의 검증 결과가 상기 제 1 및 제 2 그룹을 각각 하위 그룹으로 분할하는 단계;
    상기 분할된 각각의 그룹에 대해 순서대로 검증을 수행하고, 패스되지 않은 그룹에 대해 플래그 표시를 하는 단계; 및
    상기 플래그 표시된 그룹들에 대해 소프트 프로그램 및검증을 수행하는 단계
    를 포함하는 불휘발성 메모리 소자의 소거 방법.
  15. 제 14항에 있어서,
    상기 플래그 표시된 그룹들에 대해 소프트 프로그램 및 검증을 수행하고, 패스된 그룹은 플래그 표시를 삭제하는 것을 특징으로 하는 불휘발성 메모리 소자의 소거 방법.
KR1020070079477A 2007-01-23 2007-08-08 불휘발성 메모리 소자의 소거 방법 KR100891406B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/951,936 US7633813B2 (en) 2007-01-23 2007-12-06 Method of performing an erase operation in a non-volatile memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070007042 2007-01-23
KR1020070007042 2007-01-23

Publications (2)

Publication Number Publication Date
KR20080069498A true KR20080069498A (ko) 2008-07-28
KR100891406B1 KR100891406B1 (ko) 2009-04-02

Family

ID=39822717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070079477A KR100891406B1 (ko) 2007-01-23 2007-08-08 불휘발성 메모리 소자의 소거 방법

Country Status (1)

Country Link
KR (1) KR100891406B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068494B1 (ko) * 2009-06-29 2011-09-29 주식회사 하이닉스반도체 불휘발성 메모리 소자의 소거 방법
KR101124126B1 (ko) * 2009-06-29 2012-03-22 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
KR101139081B1 (ko) * 2010-07-09 2012-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 소거 방법
US8422305B2 (en) 2009-06-29 2013-04-16 Hynix Semiconductor Inc. Method of programming nonvolatile memory device
US9269441B2 (en) 2011-05-31 2016-02-23 Hynix Semiconductor Inc. Method for operating non-volatile memory device
US9466381B2 (en) 2014-02-03 2016-10-11 SK Hynix Inc. Semiconductor device
US9646696B2 (en) 2015-09-25 2017-05-09 SK Hynix Inc. Semiconductor memory device, erasing methods thereof, and data storage device including the same
CN113345499A (zh) * 2020-03-02 2021-09-03 爱思开海力士有限公司 半导体存储器及其操作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190102596A (ko) 2018-02-26 2019-09-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20200076403A (ko) 2018-12-19 2020-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러, 이들을 포함하는 저장 장치 및 그들의 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519534B1 (ko) * 2000-11-09 2005-10-05 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법
KR20020048259A (ko) * 2000-12-18 2002-06-22 박종섭 플래시 메모리 셀의 포스트 프로그램 방법
JP4315767B2 (ja) * 2003-09-04 2009-08-19 株式会社ルネサステクノロジ 不揮発性半導体記憶装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068494B1 (ko) * 2009-06-29 2011-09-29 주식회사 하이닉스반도체 불휘발성 메모리 소자의 소거 방법
KR101124126B1 (ko) * 2009-06-29 2012-03-22 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
US8422305B2 (en) 2009-06-29 2013-04-16 Hynix Semiconductor Inc. Method of programming nonvolatile memory device
KR101139081B1 (ko) * 2010-07-09 2012-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 소거 방법
US8593882B2 (en) 2010-07-09 2013-11-26 Hynix Semiconductor Inc. Semiconductor memory device and method of erasing the same
US9269441B2 (en) 2011-05-31 2016-02-23 Hynix Semiconductor Inc. Method for operating non-volatile memory device
US9466381B2 (en) 2014-02-03 2016-10-11 SK Hynix Inc. Semiconductor device
US9646696B2 (en) 2015-09-25 2017-05-09 SK Hynix Inc. Semiconductor memory device, erasing methods thereof, and data storage device including the same
CN113345499A (zh) * 2020-03-02 2021-09-03 爱思开海力士有限公司 半导体存储器及其操作方法

Also Published As

Publication number Publication date
KR100891406B1 (ko) 2009-04-02

Similar Documents

Publication Publication Date Title
KR100891406B1 (ko) 불휘발성 메모리 소자의 소거 방법
KR101198515B1 (ko) 반도체 메모리 소자의 동작 방법
EP2427885B1 (en) Multiple level program verify in a memory device
US8773910B2 (en) Programming to mitigate memory cell performance differences
US7944756B2 (en) Non-volatile semiconductor memory device
US8520435B2 (en) Nonvolatile memory device and method of operating the same
US20130163359A1 (en) Semiconductor memory device and method of operating the same
US7733705B2 (en) Reduction of punch-through disturb during programming of a memory device
JP2011018397A (ja) Ｎａｎｄ型フラッシュメモリ
KR20120121169A (ko) 반도체 장치의 동작 방법
KR101138101B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
KR100888616B1 (ko) 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
US9640274B1 (en) Semiconductor memory device
KR20120059035A (ko) 반도체 메모리 장치의 프로그램 방법
US20150270003A1 (en) Non-volatile memory and method for programming the same
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
KR20090048102A (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법
KR20120120731A (ko) 데이터 결정방법 및 메모리
KR100967010B1 (ko) 불휘발성 메모리 장치 및 그 프로그램 방법
KR100624301B1 (ko) 낸드형 플래시 메모리 소자의 프로그램 방법
KR101981798B1 (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법
KR100784864B1 (ko) 소거 동작 후에 포스트 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR20100121128A (ko) 불휘발성 메모리 소자의 동작 방법
KR20100074651A (ko) 플래시 메모리 소자의 동작 방법
KR20240083501A (ko) 프로그램 동작을 수행하는 반도체 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 12