KR20120120731A - 데이터 결정방법 및 메모리 - Google Patents

데이터 결정방법 및 메모리 Download PDF

Info

Publication number
KR20120120731A
KR20120120731A KR1020110038476A KR20110038476A KR20120120731A KR 20120120731 A KR20120120731 A KR 20120120731A KR 1020110038476 A KR1020110038476 A KR 1020110038476A KR 20110038476 A KR20110038476 A KR 20110038476A KR 20120120731 A KR20120120731 A KR 20120120731A
Authority
KR
South Korea
Prior art keywords
memory cells
data
voltage
confirmation
memory
Prior art date
Application number
KR1020110038476A
Other languages
English (en)
Inventor
김상식
노준례
이상철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110038476A priority Critical patent/KR20120120731A/ko
Priority to US13/454,439 priority patent/US20120269003A1/en
Publication of KR20120120731A publication Critical patent/KR20120120731A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명에 따른 데이터 결정방법은, 다수의 메모리 셀의 문턱전압이 제1확인전압보다 높은지 낮은지 확인하는 단계; 상기 다수의 메모리 셀의 문턱전압이 상기 제1확인전압보다 높은 제2확인전압보다 높은지 낮은지 확인하는 단계; 및 상기 다수의 메모리 셀 중 문턱전압이 상기 제1확인전압보다 높고 상기 제2확인전압보다 낮은 메모리 셀들에 인접한 메모리 셀들의 문턱전압을 확인하는 단계를 포함할 수 있다.

Description

데이터 결정방법 및 메모리{DATA DECISION METHOD AND MEMORY}
본 발명은 데이터 결정방법 및 메모리에 관한 것이다.
비휘발성 메모리에서 메모리 셀에 프로그램 동작을 수행하는 경우에는 플로팅 게이트의 전도성 밴드에 F-N 터널링(Fouler-Nordheim : F-N, tunneling)을 이용하여, 전자를 전도성 밴드에 저장한다. 이 경우, 플로팅 게이트의 전도성 밴드에 저장되는 전하에 의해, 메모리 셀의 문턱전압이 상승하게 된다. 여기서, 비휘발성 메모리 소자 내의 각각의 메모리 셀의 특성은 각각 다르므로, 메모리 셀은 일정한 문턱전압 분포를 갖게 된다.
비휘발성 메모리는 데이터를 저장하는 메모리 셀 어레이를 포함한다. 메모리 셀 어레이는 복수의 메모리 블록(memory block)으로 구성된다. 각각의 메모리 블록은 복수의 페이지(page)로 구성된다. 각각의 페이지는 복수의 메모리 셀로 구성된다. 각각의 메모리 셀은 자신에게 저장된 데이터에 따라 문턱전압의 전압분포가 달라진다. 비휘발성 메모리는 메모리 블록 단위로 소거 동작을 수행하고, 페이지 단위로 쓰기 또는 읽기 동작을 수행한다.
비휘발성 메모리에서 메모리 셀의 문턱전압은 저장된 데이터의 값에 따라 다른 전압분포를 가지게 된다. 이러한 성질을 이용하여 리드 동작시 메모리 셀에 저장된 데이터의 값을 독출할 수 있다. 예를 들어 1비트의 데이터를 저장할 수 있는 싱글 레벨 셀(이하 SLC; Single Level Cell)은 이레이즈 상태(이레이즈 데이터가 저장됨) 또는 프로그램 상태(프로그램 데이터가 저장됨)를 가진다. 이레이즈 상태의 메모리 셀의 문턱전압의 전압분포는 프로그램 상태의 메모리 셀의 문턱전압의 전압분포보다 평균이 낮다. 데이터 독출시 양 전압분포의 사이 레벨을 가지는 확인전압보다 문턱전압이 높은 메모리 셀의 데이터는 프로그램 데이터로 독출되고, 확인전압보다 문턱전압이 낮은 메모리 셀의 데이터는 이레이즈 데이터로 독출된다.
따라서 메모리 셀에 저장된 데이터가 정확하게 독출되기 위해서는 서로 다른 데이터가 저장된 메모리 셀의 문턱전압의 전압분포는 겹치지 않아야 한다. 그러나 실제로는 여러 가지 요인으로 인해 서로 다른 데이터가 저장된 메모리 셀의 문턱전압의 전압분포가 겹치는 경우가 발생한다. 이러한 요인에는 다음과 같은 것들이 있을 수 있다.
먼저 멀티 비트의 데이터를 저장하는 멀티 레벨 셀(이하 MLC; Multi Level Cell)에서 마진이 부족한 경우가 있다. MLC는 저장되는 데이터의 값이 다양하므로 문턱전압의 전압분포가 SLC보다 여러 개이다(예를 들어 2비트의 데이터를 저장하는 멀티 비트 셀은 문턱전압의 전압분포가 4가지임). 따라서 문턱전압의 전압범위로 허용된 전압범위를 SLC보다 더 세분화하여 메모리 셀의 문턱전압의 전압분포로 사용한다. 따라서 인접한 문턱전압의 전압분포 사이의 거리가 가까워지고 전압분포 끼리 겹칠 가능성도 커진다.
다음으로 인접한 메모리 셀의 영향을 받는 경우가 있다. 이상적인 경우 메모리 셀의 문턱전압은 오직 당해 메모리 셀에 저장된 데이터의 값에 따라 결정되어야 한다. 그러나 비휘발성 메모리에는 수많은 기생 캐패시턴스가 존재한다. 이러한 기생 캐패시턴스로 인해 메모리 셀의 문턱전압은 인접한 메모리 셀에 인가되는 프로그램 펄스의 영향을 받게 된다. 인접한 메모리 셀의 영향으로 인해 메모리 셀의 문턱전압이 움직이면 서로 다른 데이터가 저장된 메모리 셀의 문턱전압이 겹칠 수 있다.
마지막으로 소자의 특성이 이상적이지 않기 때문에 시간이 지남에 따라 메모리 셀의 문턱전압이 변하기 때문이다. 소자의 특성이 이상적인 경우 메모리 셀의 문턱전압은 프로그램 당시의 문턱전압으로 영구하게 유지되어야 한다. 그러나 실제로는 시간이 지남에 따라 메모리 셀의 문턱전압이 변하게 된다. 따라서 메모리 셀을 프로그램하던 당시에는 메모리 셀의 문턱전압의 전압분포가 좁은 분포를 유지하므로 겹치지 않지만 시간이 지나면서 문턱전압의 전압분포가 넓어지면서 인접한 문턱전압의 전압분포와 일부 구간이 겹치게 되는 것이다.
문턱전압의 전압분포가 겹치게 되면 문턱전압이 겹치는 구간에서 메모리 셀의 데이터를 정확히 독출할 수 없다는 문제점이 있다.
본 발명은 서로 다른 데이터가 저장된 메모리 셀의 문턱전압의 전압분포가 겹치는 경우 메모리 셀의 데이터를 정확하게 독출하기 위한 데이터 결정방법 및 비휘발성 메모리를 제공한다.
본 발명에 따른 데이터 결정방법은, 다수의 메모리 셀의 문턱전압이 제1확인전압보다 높은지 낮은지 확인하는 단계; 상기 다수의 메모리 셀의 문턱전압이 상기 제1확인전압보다 높은 제2확인전압보다 높은지 낮은지 확인하는 단계; 및 상기 다수의 메모리 셀 중 문턱전압이 상기 제1확인전압보다 높고 상기 제2확인전압보다 낮은 메모리 셀들에 인접한 메모리 셀들의 문턱전압을 확인하는 단계를 포함할 수 있다.
또한 본 발명에 따른 메모리는, 다수의 제1메모리 셀; 상기 다수의 제1메모리 셀에 인접한 다수의 제2메모리 셀; 및 상기 다수의 제1메모리 셀 중 문턱전압이 제1확인전압보다 낮은 제1메모리 셀들의 데이터를 제1데이터로 독출하고, 상기 다수의 제1메모리 셀 중 문턱전압이 상기 제1확인전압보다 높은 제2확인전압보다 높은 제1메모리 셀들의 데이터를 제2데이터로 독출하고, 상기 다수의 제1메모리 셀 중 문턱전압이 상기 제1확인전압보다 높고 상기 제2확인전압보다 낮은 제1메모리 셀들의 데이터를 상기 다수의 제2메모리 셀에 저장된 데이터에 따라 결정되는 데이터를 독출하는 다수의 페이지 버퍼를 포함할 수 있다.
본 발명에 따른 데이터 결정방법 및 비휘발성 메모리는 당해 메모리 셀에 인접한 메모리 셀의 문턱전압을 이용하여 서로 다른 데이터가 저장된 메모리 셀의 문턱전압의 전압분포가 겹치는 구간에 포함된 메모리 셀의 데이터를 정확히 독출할 수 있다.
도 1은 이레이즈 상태인 메모리 셀(도 1에서는 SLC를 의미함)들의 문턱전압의 전압분포를 나타낸 도면,
도 2는 서로 다른 데이터가 저장된 메모리 셀(도 2에서는 SLC를 의미함)의 문턱전압의 전압분포가 겹치는 경우를 나타낸 도면,
도 3은 본 발명에 따른 데이터 결정방법의 원리를 설명하기 위한 도면,
도 4는 본 발명의 일실시예에 따른 데이터 결정방법을 설명하기 위한 순서도,
도 5는 본 발명의 일실시예에 따른 비휘발성 메모리의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 이레이즈 상태인 메모리 셀(도 1에서는 SLC를 의미함)들의 문턱전압의 전압분포를 나타낸 도면이다.
도 1에 도시된 바와 같이, 이레이즈 상태인 메모리 셀들의 문턱전압의 전압분포는 정규분포를 나타낸다(101). 여기서 도 1의 전압분포에 포함된 문턱전압을 가지는 메모리 셀들은 인접한 메모리 셀이 이레이즈 상태인 메모리 셀들과 인접한 메모리 셀이 프로그램 상태인 메모리 셀들로 분류할 수 있다. 여기서 특정 메모리 셀에 인접한 메모리 셀이란 동일한 셀스트링에 포함된 메모리 셀 중 특정 메모리 셀의 아래에 연결된 메모리 셀을 말하며 이하에서 동일한 의미로 사용한다. 예를 들어 A셀 과 B셀이 동일한 셀스트링에 포함되고 B셀이 A셀의 아래에 연결되어 있다면 B셀은 A셀에 인접한 메모리 셀이 된다.
도 1에서 101의 아래에 도시된 전압분포 중 102는 이레이즈 상태인 메모리 셀들 중 인접한 메모리 셀이 이레이즈 상태인 메모리 셀들의 문턱전압의 전압분포이다. 103은 이레이즈 상태인 메모리 셀들 중 인접한 메모리 셀이 프로그램 상태인 메모리 셀들의 문턱전압의 전압분포이다.
SLC에 해당하는 메모리 셀의 상태는 이레이즈 상태 또는 프로그램 상태 2가지밖에 없다. 그러므로 이레이즈 상태인 메모리 셀 중 인접한 메모리 셀이 이레이즈 상태인 메모리 셀들의 개수와 이레이즈 상태인 메모리 셀 중 인접한 메모리 셀이 프로그램 상태인 메모리 셀들의 개수를 더하면 이레이즈 상태인 메모리 셀의 개수와 동일하다. 즉 102와 103을 합하면 101이 된다. 또한 102와 103는 평균만 다를 뿐 동일한 정규분포곡선에 해당한다.
102보다 103의 평균이 높은 이유는 인접한 메모리 셀이 프로그램 상태이기 때문이다. 이때 메모리 셀 중 인접한 메모리 셀이 프로그램 상태인 메모리 셀들은 인터-셀 간섭정도(inter-cell interference weight)가 크고, 메모리 셀 중 인접한 메모리 셀이 이레이즈 상태인 메모리 셀들은 인터-셀 간섭정도가 작다.
이레이즈 상태인 메모리 셀들의 문턱전압이 인접한 메모리 셀의 영향을 받지 않는다면 102와 103의 평균은 동일해야 한다. 따라서 특정한 문턱전압을 가지는 메모리 셀 중에서 인접한 셀이 이레이즈 상태인 메모리 셀의 개수와 인접한 셀이 프로그램 상태인 메모리 셀의 개수는 같아야 한다. 즉 특정한 문턱전압을 가지는 메모리 셀의 개수와 특정한 문턱전압을 가지는 메모리 셀들 중 인접한 메모리 셀이 이레이즈 상태(또는 프로그램 상태)인 메모리 셀의 개수의 비는 1/2로 전압분포의 전 구간에서 동일해야한다.
그러나 인터-셀 간섭정도의 차이로 인하여 특정한 문턱전압을 가지는 메모리 셀의 개수와 특정한 문턱전압을 가지는 메모리 셀들 중 인접한 메모리 셀이 이레이즈 상태(또는 프로그램 상태)인 메모리 셀의 개수의 비는 특정한 문턱전압의 레벨에 따라 달라진다. 상대적으로 전압분포(101)의 오른쪽 영역에는 인터-셀 간섭정도가 큰 메모리 셀의 비율이 높고, 전압분포(101)의 왼쪽 영역에는 인터-셀 간섭정도가 작은 메모리 셀의 비율이 높다. 즉 도 1에서 전압분포(101)의 오른쪽 영역에는 인접한 메모리 셀이 프로그램 상태인 메모리 셀이 많이 존재하고, 전압분포(101)의 왼쪽 영역에는 인접한 메모리 셀이 이레이즈 상태인 메모리 셀이 많이 존재한다.
도 2는 서로 다른 데이터가 저장된 메모리 셀(도 2에서는 SLC를 의미함)의 문턱전압의 전압분포가 겹치는 경우를 나타낸 도면이다.
도 2에 도시된 바와 같이, 이레이즈 상태인 메모리 셀들의 문턱전압의 전압분포(201, 이하 제1분포(201)라 함)과 프로그램 상태인 메모리 셀들의 문턱전압의 전압분포(202, 이하 제2분포(202)라 함)가 겹치게 되면 리드 동작시 오류가 발생할 수 있다.
예를 들어 확인전압(203)을 이용하여 메모리 셀들의 데이터를 독출한다고 하자. 확인전압(203)보다 문턱전압이 낮은 메모리 셀에서는 이레이즈 데이터가 독출되고, 확인전압(203)보다 문턱전압이 높은 메모리 셀에서는 프로그램 데이터가 독출된다. 제1분포(201)와 제2분포(202)가 겹치지 않는 경우 이러한 동작에는 문제가 없다.
그런데 도 2와 같이 제1분포(201)와 제2분포(202)가 겹치는 경우 문턱전압이 확인전압(203)보다 높은 메모리 셀 중에도 이레이즈 데이터가 저장된 메모리 셀(이레이즈 상태인 메모리 셀)이 존재하고, 문턱전압이 확인전압(203)보다 낮은 메모리 셀 중에도 프로그램 데이터가 저장된 메모리 셀(프로그램 상태인 메모리 셀)이 존재한다. 위와 같이 확인전압(203)을 기준으로 문턱전압이 낮은지 높은지에 따라 데이터를 독출하면 실제 저장된 데이터와 다른 데이터가 독출될 수 있다.
이렇게 제1분포(201)와 제2분포(202)가 겹치는 구간에서 올바른 데이터가 독출될 확률을 높이기 위해서 당해 메모리 셀이 아닌 인접한 메모리 셀에 저장된 데이터를 이용하여 당해 메모리 셀의 데이터를 독출할 수 있다.
도 3은 본 발명에 따른 데이터 결정방법의 원리를 설명하기 위한 도면이다.
도 3은 도 2의 제1분포(201)와 제2분포(202)에서 인접한 메모리 셀이 이레이즈 상태인지 프로그램 상태인지에 따라 문턱전압의 전압분포를 나누어 도시한 것이다. 제1-1분포(301)는 이레이즈 상태인 메모리 셀들 중 인접한 메모리 셀이 이레이즈 상태인 메모리 셀들의 문턱전압의 전압분포이고, 제1-2분포(302)는 이레이즈 상태인 메모리 셀들 중 인접한 메모리 셀이 프로그램 상태인 메모리 셀들의 문턱전압의 전압분포이다. 또한 제2-1분포(303)는 프로그램 상태인 메모리 셀들 중 인접한 메모리 셀이 이레이즈 상태인 메모리 셀들의 문턱전압의 전압분포이고, 제2-2분포(304)는 이레이즈 상태인 메모리 셀들 중 인접한 메모리 셀이 프로그램 상태인 메모리 셀들의 문턱전압의 전압분포이다. 제1분포(201)와 제1분포의 하위분포(301, 302)의 관계 및 제2분포(202)와 제2분포의 하위분포(303, 304)의 관계는 도 1의 설명에서 상술한 101와 102 및 103의 관계와 동일하다.
도 3에서 제1분포(201)와 제2분포(202)가 겹치는 구간(305, 이하 중복구간(305)이라 함)을 살펴보면 중복구간(305)은 제1분포(201)의 오른쪽 영역에 위치하고, 제2분포(202)의 왼쪽 영역에 위치한다는 것을 알 수 있다.
제1분포(201)와 제1분포의 하위분포(301, 302)의 관계를 고려할 때 문턱전압이 중복구간(305)에 포함된 메모리 셀 중 이레이즈 상태인 메모리 셀들은 대부분 인터-셀 간섭정도가 큰 메모리 셀(인접한 메모리 셀이 프로그램 상태인 메모리 셀)들이다. 또한 제2분포(202)와 제2분포의 하위분포(303, 304)의 관계를 고려할 때 문턱전압이 중복구간(305)에 포함된 메모리 셀 중 프로그램 상태인 메모리 셀들은 대부분 인터-셀 간섭정도가 작은 메모리 셀(인접한 메모리 셀이 이레이즈 상태인 메모리 셀)들이다. 이와 같은 성질을 이용하여 중복구간(305)에서 도 4의 설명에서 후술할 방법으로 메모리 셀에서 독출되는 데이터를 결정함으로써 리드 동작시 잘못된 데이터가 독출되는 확률을 줄일 수 있다.
도 4는 본 발명의 일실시예에 따른 데이터 결정방법을 설명하기 위한 순서도이다.
도 4에 도시된 바와 같이, 데이터 결정방법은 다수의 메모리 셀의 문턱전압이 제1확인전압(V1)보다 높은지 낮은지 확인하는 단계(S401), 다수의 메모리 셀의 문턱전압이 제1확인전압(V1)보다 높은 제2확인전압(V2)보다 높은지 낮은지 확인하는 단계(S402) 및 다수의 메모리 셀 중 문턱전압이 제1확인전압(V1)보다 높고 제2확인전압(V2)보다 낮은 메모리 셀들에 인접한 메모리 셀들의 문턱전압을 확인하는 단계(S403)를 포함한다.
이하에서 인접한 메모리 셀이란 활성화된 워드라인에 의해 선택된 메모리 셀과 동일한 셀스트링에 포함되어 있으면서 선택된 메모리 셀의 아래에 연결된 메모리 셀을 말한다. 셀스트링에 관한 설명은 도 5의 설명에서 후술한다. 도 3에 표시된 제1확인전압(V1)과 제2확인전압(V2)을 양끝으로 하는 구간을 '확인구간'이라 한다. 또한 다수의 메모리 셀에서 독출된 데이터 중 잘못된 값이 독출된 데이터의 비트 수를 에러 비트 수라 한다(다수의 메모리 셀에 저장한 원본 데이터와 다수의 메모리 셀에서 독출된 데이터를 비교하여 그 값이 다른 데이터의 비트 수임).
도 4를 참조하여 데이터 결정방법에 대해 설명한다.
데이터의 독출을 수반하는 커맨드에 의해 데이터를 독출하기 위한 동작이 시작되면 다수의 메모리 셀의 문턱전압이 제1확인전압(V1)보다 높은지 낮은지 확인한다(S401, 이하 제1확인단계(S401)라 함). 제1확인단계(S401)의 수행결과 다수의 메모리 셀 중 문턱전압이 제1확인전압(V1)보다 낮은 메모리 셀들의 데이터는 제1데이터로 결정되어 독출된다(B1, A1에서 '예'의 경로로 진행). 다수의 메모리 셀 중 문턱전압이 제1확인전압(V1)보다 높은 메모리 셀들의 데이터는 제1확인단계(S401)에 의해 결정되지 않는다(A1에서 '아니오'의 경로로 진행).
다수의 메모리 셀 중 문턱전압이 제1확인전압(V1)보다 높은 메모리 셀들의 데이터는 결정되지 않고 A1에서 '아니오'의 경로를 따라가서 다음 단계로 진행된다. 다음으로 다수의 메모리 셀의 문턱전압이 제2확인전압(V2)보다 높은지 낮은지 확인한다(S402, 이하 제2확인단계(S402)라 함). 제2확인단계(S402)의 수행결과 다수의 메모리 셀 중 문턱전압이 제2확인전압(V2)보다 높은 메모리 셀들의 데이터는 데이터는 제2데이터로 결정되어 독출된다(B2, A2에서 '예'의 경로로 진행). 다수의 메모리 셀 중 문턱전압이 제1확인전압(V1)보다 높고 제2확인전압(V2)보다 낮은 메모리 셀들의 데이터는 제2확인단계(S402)에 의해 결정되지 않는다(A2에서 '아니오'의 경로로 진행).
여기서 제1확인단계(S401)와 제2확인단계(S402)는 반드시 위와 같은 순서대로 이루어질 필요는 없고 제2확인단계(S402)가 먼저 수행되고 다음으로 제1확인단계(S401)가 수행되어도 무방하다.
다수의 메모리 셀 중 문턱전압이 제1확인전압(V1)보다 높고 제2확인전압(V2)보다 낮은 메모리 셀(문턱전압이 '확인구간'에 포함된 메모리 셀)에 저장된 데이터는 인접한 메모리 셀에 저장된 데이터에 의해 결정된다. 이를 위해 다수의 메모리 셀에 인접한 메모리 셀의 문턱전압을 확인한다(S403, 이하 제3확인단계(S403)라 함).
이하에서 제1데이터는 이레이즈 데이터에 해당하며 제2데이터는 프로그램 데이터에 해당한다. 따라서 제1데이터가 저장된 메모리 셀들의 문턱전압의 전압분포는 제1분포(201)를 가지고, 제2데이터가 저장된 메모리 셀들의 문턱전압의 전압분포는 제2분포(202)를 가진다.
도 1 내지 도 3의 설명에서 상술한 바와 같이 인접한 메모리 셀의 문턱전압이 높을수록 인터-셀 간섭정도가 커지므로 인접한 메모리 셀에 제1데이터가 저장된 경우 인터-셀 간섭정도는 작은 것이고, 인접한 메모리 셀에 제2데이터가 저장된 경우 인터-셀 간섭정도가 큰 것이다. 중복구간(305)에 포함된 메모리 셀들 중 인터-셀 간섭정도가 큰 것은 제1분포(201)의 오른쪽 영역에 포함된 메모리 셀일 가능성이 크고, 인터-셀 간섭정도가 작은 것은 제2분포(202)의 왼쪽 영역에 포함된 메모리 셀일 가능성이 크다.
따라서 다수의 메모리 셀 중 문턱전압이 제1확인전압(V1)보다 높고 제2확인전압(V2)보다 낮은 메모리 셀들 중 인접한 메모리 셀에 저장된 데이터가 제1데이터인 메모리 셀들의 데이터는 제2데이터로 결정 및 독출된다(B3, A3에서 '제1데이터'의 경로로 진행). 또한 다수의 메모리 셀 중 문턱전압이 제1확인전압(V1)보다 높고 제2확인전압(V2)보다 낮은 메모리 셀들 중 인접한 메모리 셀에 저장된 데이터가 제2데이터인 메모리 셀들의 데이터는 제1데이터로 결정 및 독출된다(B4, A3에서 '제2데이터'의 경로로 진행).
본 발명에 따른 데이터 결정방법은 중복구간(305)에 포함된 이레이즈 상태인 메모리 셀과 프로그램 상태인 메모리 셀의 인터-셀 간섭정도가 서로 다르다는 것을 이용하여 당해 메모리 셀이 아닌 인접한 메모리 셀의 문턱전압(인접 메모리 셀에 저장된 데이터에 해당함)을 확인하여 당해 메모리 셀의 데이터를 결정 및 독출한다. 이러한 방법을 이용하면 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수를 줄일 수 있다는 장점이 있다.
한편 제1확인전압(V1)과 제2확인전압(V2)의 레벨('확인구간'의 크기)은 사용자에 의해 설정될 수 있다. '확인구간'은 중복구간(305)의 일부 또는 전부가 될 수 있다. 에러 비트 수는 '확인구간'에 따라 결정되므로 제1확인전압(V1)과 제2확인전압(V2)은 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소가 되도록 설정된다. 그런데 메모리마다 특성이 다르므로 독출된 데이터의 에러 비트 수가 최소가 되는 제1확인전압(V1) 및 제2확인전압(V2)의 레벨은 메모리마다 달라질 수 있다. 따라서 다음과 같은 방법으로 제1확인전압(V1) 및 제2확인전압(V2)이 설정된다.
제1확인전압(V1)은 문턱전압이 제1확인전압(V1)인 메모리 셀의 개수와 문턱전압이 제1확인전압(V1)인 메모리 셀 중 인접한 메모리 셀의 데이터가 제1데이터인 메모리 셀의 개수의 비가 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정된다. 제2확인전압(V2)은 문턱전압이 제2확인전압(V2)인 메모리 셀의 개수와 문턱전압이 제2확인전압(V2)인 메모리 셀 중 인접한 메모리 셀의 데이터가 제1데이터인 메모리 셀의 개수의 비가 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정될 수 있다.
또는 제1확인전압(V1)은 문턱전압이 제1확인전압(V1)인 메모리 셀의 개수와 문턱전압이 제1확인전압(V1)인 메모리 셀 중 인접한 메모리 셀의 데이터가 제2데이터인 메모리 셀의 개수의 비가 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정된다. 제2확인전압(V2)은 문턱전압이 제2확인전압(V2)인 메모리 셀의 개수와 문턱전압이 제2확인전압(V2)인 메모리 셀 중 인접한 메모리 셀의 데이터가 제2데이터인 메모리 셀의 개수의 비가 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정될 수 있다.
즉 확인전압(V1, V2)은 테스트에서 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소가 되는 문턱전압이 확인전압(V1, V2)인 메모리 셀의 개수와 문턱전압이 확인전압(V1, V2)인 메모리 셀 중 인접한 메모리 셀의 데이터가 특정한 데이터(제1데이터 또는 제2데이터)인 셀의 개수의 비로 결정되는 것이다.
예를 들어 테스트를 통해 문턱전압이 제1확인전압(V1)인 메모리 셀이 100개, 문턱전압이 제1확인전압(V1)인 메모리 셀 중 인접한 메모리 셀의 데이터가 제1데이터인 메모리 셀의 개수가 20개(비가 5:1)이고 문턱전압이 제2확인전압(V1)인 메모리 셀이 100개 문턱전압이 제2확인전압(V1)인 메모리 셀 중 인접한 메모리 셀의 데이터가 제1데이터인 메모리 셀의 개수가 80개(비가 5:4)인 경우 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소였다고 하자. 이때 제1확인전압(V1)은 1.6V이고, 제2확인전압(V2)은 1.8V였다고 하자.
여기서 1.6V와 1.8V이 '확인구간'을 설정하는 기준이 되는 것이 아니라, 메모리 셀의 개수의 비(5:1, 5:4)가 '확인구간'을 설정하는 기준이 되는 것이다. 메모리 셀의 개수의 비를 이용하여 '확인구간'을 결정하면 메모리가 달라지더라도 다수의 메모리 셀에서 독출된 데이터의 에러 비트수가 최소화 되도록 '확인구간'을 설정할 수 있다.
도 5는 본 발명의 일실시예에 따른 메모리의 구성도이다.
도 5의 메모리는 도 4의 설명에서 상술한 데이터 결정방법을 이용하여 다수의 제1메모리 셀(C1_1 내지 C1_N)의 데이터를 독출하는 메모리이다.
도 5에 도시된 바와 같이, 다수의 제1메모리 셀(C1_1 내지 C1_N), 다수의 제1메모리 셀(C1_1 내지 C1_N)에 인접한 다수의 제2메모리 셀(C2_1 내지 C2_N), 및 다수의 제1메모리 셀(C1_1 내지 C1_N) 중 문턱전압이 제1확인전압(V1)보다 낮은 제1메모리 셀(C1_1 내지 C1_N)들의 데이터를 제1데이터로 독출하고, 다수의 제1메모리(C1_1 내지 C1_N) 셀 중 문턱전압이 제1확인전압(V1)보다 높은 제2확인전압(V2)보다 높은 제1메모리 셀(C1_1 내지 C1_N)들의 데이터를 제2데이터로 독출하고, 다수의 제1메모리 셀(C1_1 내지 C1_N) 중 문턱전압이 제1확인전압(V1)보다 높고 제2확인전압(V2)보다 낮은 제1메모리 셀(C1_1 내지 C1_N)들의 데이터를 다수의 제2메모리 셀(C2_1 내지 C2_N)에 저장된 데이터에 따라 결정되는 데이터를 독출하는 다수의 페이지 버퍼(PB1 내지 PBN)를 포함한다.
다수의 제1메모리 셀(C1_1 내지 C1_N) 및 다수의 제2메모리 셀(C2_1 내지 C2_N)은 각각 셀스트링에 포함된다. 셀스트링이란 소스 선택 트랜지스터(SSL을 입력받는 트랜지스터)와 드레인 선택 트랜지스터(DSL을 입력받는 트랜지스터) 사이에 직렬로 연결되어 스트링(string) 구조를 이루는 것을 말한다. 소스 선택 트랜지스터에는 비트라인(BL)이 연결된다. 셀스트링에 포함된 각각의 셀(메모리셀, 플래그 셀)들의 플로팅 게이트에는 다수의 워드라인(WL0, WL1, WLN)에 의해 각종 전압이 인가된다.
이하에서 다수의 제1메모리 셀(C1_1 내지 C1_N)은 WL0에 연결된 다수의 메모리 셀을 나타내고, 다수의 제2메모리 셀(C2_1 내지 C2_N)은 WL1에 연결된 다수의 메모리 셀을 나타내는 경우에 대해 설명한다. 'S1 내지 SN'를 입력받는 트랜지스터들은 메모리의 동작에 따라 비트라인(BL)과 다수의 페이지 버퍼(PB1 내지 PBN)를 전기적으로 연결하거나 차단하기 위한 트랜지스터에 해당한다. 특히 다수의 제1메모리 셀(C1_1 내지 C1_N)과 다수의 제2메모리 셀(C2_1 내지 C2_N) 중 서로 대응하는 메모리 셀은 동일한 셀스트링에 포함된다.
이하 도 5를 참조하여 메모리의 동작에 대해 설명한다.
다수의 제1메모리 셀(C1_1 내지 C1_N)의 데이터의 독출을 수반하는 커맨드에 의해 데이터를 독출하기 위한 동작이 시작되면 먼저 다수의 페이지 버퍼(PB1 내지 PBN)에 의해 다수의 제1메모리 셀(C1_1 내지 C1_N) 중 문턱전압이 제1확인전압(V1)보다 낮은 제1메모리 셀들의 데이터가 제1데이터로 결정된다. 다음으로 다수의 제1메모리 셀(C1_1 내지 C1_N) 중 문턱전압이 제2확인전압(V2)보다 높은 제1메모리 셀들의 데이터가 제2데이터로 결정된다. 도 4의 설명에서 상술한 바와 같이 제1데이터는 이레이즈 데이터에 해당하고, 제2데이터는 프로그램 데이터에 해당한다.
그리고 다수의 페이지 버퍼(PB1 내지 PBN)는 다수의 제1메모리 셀(C1_1 내지 C1_N) 중 문턱전압이 제1확인전압(V1)보다 높고 제2확인전압(V2)보다 낮은 제1메모리 셀들(문턱전압이 '확인구간'에 포함된 제1메모리 셀)의 데이터를 결정하기 위해 다수의 제2메모리 셀(C2_1 내지 C2_N)에 저장된 데이터를 결정한다. 그 후 문턱전압이 '확인구간'에 포함된 제1메모리 셀의 데이터는 자신에게 인접한 제2메모리 셀에 저장된 데이터에 따라 결정된다. 마지막으로 결정된 다수의 제1메모리 셀(C1_1 내지 C1_N)의 데이터가 독출된다.
문턱전압이 '확인구간'에 포함된 제1메모리 셀의 데이터가 결정되는 방식은 다음과 같다. 자신에게 대응되는 제2메모리 셀에 저장된 데이터가 제1데이터인 제1메모리 셀에 저장된 데이터는 제2데이터로 결정 및 독출되고, 자신에게 대응되는 제2메모리 셀에 저장된 데이터가 제2데이터인 제1메모리 셀에 저장된 데이터는 제1데이터로 결정 및 독출된다. 이유는 인터-셀 간접정도 때문이며 도 4의 설명에서 상술한 바와 동일하다.
한편 제1확인전압(V1)과 제2확인전압(V2)의 레벨('확인구간'의 크기)은 사용자에 의해 설정될 수 있다. '확인구간'은 중복구간(305)의 일부 또는 전부가 될 수 있다. 에러 비트 수는 '확인구간'에 따라 결정되므로 제1확인전압(V1)과 제2확인전압(V2)은 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소가 되도록 설정된다. 그런데 메모리마다 특성이 다르므로 독출된 데이터의 에러 비트 수가 최소가 되는 제1확인전압(V1) 및 제2확인전압(V2)의 레벨은 메모리마다 달라질 수 있다. 따라서 다음과 같은 방법으로 제1확인전압(V1) 및 제2확인전압(V2)이 설정된다.
제1확인전압(V1)은 문턱전압이 제1확인전압(V1)인 제1메모리 셀의 개수와 문턱전압이 제1확인전압(V1)인 제1메모리 셀 중 인접한 제2메모리 셀의 데이터가 제1데이터인 제1메모리 셀의 개수의 비가 다수의 제1메모리 셀(C1_1 내지 C1_N)에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정되고, 제2확인전압(V2)은 문턱전압이 제2확인전압(V2)인 제1메모리 셀의 개수와 문턱전압이 제2확인전압(V2)인 제1메모리 셀 중 인접한 제2메모리 셀의 데이터가 제1데이터인 제1메모리 셀의 개수의 비가 상기 다수의 제1메모리 셀(C1_1 내지 C1_N)에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정된다.
또는 제1확인전압(V1)은 문턱전압이 제1확인전압(V1)인 제1메모리 셀의 개수와 문턱전압이 제1확인전압(V1)인 제1메모리 셀 중 인접한 제2메모리 셀의 데이터가 제2데이터인 제1메모리 셀의 개수의 비가 다수의 제1메모리 셀(C1_1 내지 C1_N)에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정되고, 제2확인전압(V2)은 문턱전압이 제2확인전압(V2)인 제1메모리 셀의 개수와 문턱전압이 제2확인전압(V2)인 제1메모리 셀 중 인접한 제2메모리 셀의 데이터가 제2데이터인 제1메모리 셀의 개수의 비가 상기 다수의 제1메모리 셀(C1_1 내지 C1_N)에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정된다.
도 5의 메모리의 효과는 도 4의 데이터 결정방법의 효과와 동일하다. 또한 도 5에서는 비휘발성 메모리의 하나인 낸드 플래쉬 메모리의 예를 들어 설명하였지만 이는 명료한 설명을 위한 것일 뿐 본 발명에 따른 메모리가 낸드 플래쉬 메모리에 한정되는 것은 아니며 메모리 셀의 상태가 인접한 메모리 셀의 상태 혹은 인접한 메모리 셀에 저장된 데이터에 영향을 받는 경우 적용될 수 있다.
이상의 설명에서는 메모리 셀이 SLC인 경우에 대해 설명하였지만 본 발명에 따른 데이터 결정방법 및 메모리는 메모리 셀이 MLC인 경우에도 적용될 수 있다. 예를 들어 2비트의 데이터를 저장할 수 있는 다수의 메모리 셀(MLC에 해당함)를 포함하는 메모리를 생각하자. 다수의 메모리 셀에는 '11', '01', '10', '00'가 저장될 수 있다. 메모리 셀에 저장된 데이터의 값에 따라 인접한 메모리 셀의 문턱전압에 영향을 미치는 정도가 달라진다. 즉 인터-셀 간섭정도가 달라진다. 따라서 본 발명이 적용될 수 있다. 예를 들어 '11'이 저장된 메모리 셀들의 문턱전압의 전압분포와 '01'이 저장된 메모리들의 문턱전압의 전압분포가 겹친 경우 '확인구간'을 설정하고 문턱전압이 '확인구간'에 포함된 메모리 셀들의 데이터는 인접한 메모리 셀에 저장된 데이터를 이용하여 결정할 수 있다. '확인구간'에서 인접한 메모리 셀에 저장된 데이터를 확인한 결과 인터-셀 간섭정도가 큰 메모리 셀의 데이터는 '11'로 결정 및 독출되고, 인접한 메모리 셀에 저장된 데이터를 확인한 결과 인터-셀 간섭정도가 작은 메모리 셀의 데이터는 '01'로 결정 및 독출된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (16)

  1. 다수의 메모리 셀의 문턱전압이 제1확인전압보다 높은지 낮은지 확인하는 단계;
    상기 다수의 메모리 셀의 문턱전압이 상기 제1확인전압보다 높은 제2확인전압보다 높은지 낮은지 확인하는 단계; 및
    상기 다수의 메모리 셀 중 문턱전압이 상기 제1확인전압보다 높고 상기 제2확인전압보다 낮은 메모리 셀들에 인접한 메모리 셀들의 문턱전압을 확인하는 단계
    를 포함하는 데이터 결정방법.
  2. 제 1항에 있어서,
    상기 다수의 메모리 셀 중 문턱전압이 상기 제1확인전압보다 높고 상기 제2확인전압보다 낮은 메모리 셀들에 저장된 데이터는 자신에게 인접한 메모리 셀에 저장된 데이터에 따라 결정되는 데이터 결정방법.
  3. 제 2항에 있어서,
    상기 다수의 메모리 셀 중 문턱전압이 상기 제1확인전압보다 낮은 메모리 셀들에 저장된 데이터는 제1데이터로 결정되고, 상기 다수의 메모리 셀 중 문턱전압이 상기 제2확인전압보다 높은 메모리 셀들에 저장된 데이터는 제2데이터로 결정되는 데이터 결정방법.
  4. 제 3항에 있어서,
    상기 제1데이터가 저장된 메모리 셀의 문턱전압의 전압분포는 상기 제2데이터가 저장된 메모리 셀의 문턱전압의 전압분포보다 낮은 전압분포를 가지는 데이터 결정방법.
  5. 제 4항에 있어서,
    상기 다수의 메모리 셀 중 문턱전압이 상기 제1확인전압보다 높고 상기 제2확인전압보다 낮은 메모리 셀들에 저장된 데이터는,
    자신에게 인접한 메모리 셀에 저장된 데이터가 상기 제1데이터인 경우 상기 제2데이터로 결정되고, 자신에게 인접한 메모리 셀에 저장된 데이터가 상기 제2데이터인 경우 상기 제1데이터로 결정되는 데이터 결정방법.
  6. 제 5항에 있어서,
    상기 인접한 메모리 셀들 중 상기 제2데이터가 저장된 메모리 셀은 상기 인접한 메모리 셀들 중 상기 제1데이터가 저장된 메모리 셀들 보다 자신에게 인접한 메모리 셀의 문턱전압을 더 많이 변화시키는 데이터 결정방법.
  7. 제 1항에 있어서,
    상기 제1확인전압과 상기 제2확인전압은 상기 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소가 되도록 설정되는 데이터 결정방법.
  8. 제 7항에 있어서,
    상기 제1확인전압은 문턱전압이 상기 제1확인전압인 메모리 셀의 개수와 문턱전압이 상기 제1확인전압인 메모리 셀 중 인접한 메모리 셀의 데이터가 상기 제1데이터인 메모리 셀의 개수의 비가 상기 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정되고, 상기 제2확인전압은 문턱전압이 상기 제2확인전압인 메모리 셀의 개수와 문턱전압이 상기 제2확인전압인 메모리 셀 중 인접한 메모리 셀의 데이터가 상기 제1데이터인 메모리 셀의 개수의 비가 상기 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정되는 데이터 결정방법.
  9. 제 7항에 있어서,
    상기 제1확인전압은 문턱전압이 상기 제1확인전압인 메모리 셀의 개수와 문턱전압이 상기 제1확인전압인 메모리 셀 중 인접한 메모리 셀의 데이터가 상기 제2데이터인 메모리 셀의 개수의 비가 상기 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정되고, 상기 제2확인전압은 문턱전압이 상기 제2확인전압인 메모리 셀의 개수와 문턱전압이 상기 제2확인전압인 메모리 셀 중 인접한 메모리 셀의 데이터가 상기 제2데이터인 메모리 셀의 개수의 비가 상기 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정되는 데이터 결정방법.
  10. 다수의 제1메모리 셀;
    상기 다수의 제1메모리 셀에 인접한 다수의 제2메모리 셀; 및
    상기 다수의 제1메모리 셀 중 문턱전압이 제1확인전압보다 낮은 제1메모리 셀들의 데이터를 제1데이터로 독출하고, 상기 다수의 제1메모리 셀 중 문턱전압이 상기 제1확인전압보다 높은 제2확인전압보다 높은 제1메모리 셀들의 데이터를 제2데이터로 독출하고, 상기 다수의 제1메모리 셀 중 문턱전압이 상기 제1확인전압보다 높고 상기 제2확인전압보다 낮은 제1메모리 셀들의 데이터를 상기 다수의 제2메모리 셀에 저장된 데이터에 따라 결정되는 데이터를 독출하는 다수의 페이지 버퍼
    를 포함하는 메모리.
  11. 제 10항에 있어서,
    상기 다수의 제1메모리 셀 중 문턱전압이 상기 제1확인전압보다 높고 상기 제2확인전압보다 낮은 제1메모리 셀들에 저장된 데이터는,
    상기 다수의 제2메모리 셀 중 자신에게 대응하는 제2메모리 셀에 저장된 데이터가 상기 제1데이터인 경우 상기 제2데이터로 결정되고, 상기 다수의 제2메모리 셀 중 자신에게 대응하는 제2메모리 셀에 저장된 데이터가 상기 제2데이터인 경우 상기 제1데이터로 결정되는 메모리.
  12. 제 10항에 있어서,
    상기 제1데이터가 저장된 메모리 셀의 문턱전압의 전압분포는 상기 제2데이터가 저장된 메모리 셀의 문턱전압의 전압분포보다 낮은 전압분포를 가지는 메모리.
  13. 제 10항에 있어서,
    상기 제1확인전압과 상기 제2확인전압은 상기 다수의 메모리 셀에서 독출된 데이터의 에러 비트 수가 최소가 되도록 설정되는 메모리.
  14. 제 13항에 있어서,
    상기 제1확인전압은 문턱전압이 상기 제1확인전압인 제1메모리 셀의 개수와 문턱전압이 상기 제1확인전압인 제1메모리 셀 중 인접한 제2메모리 셀의 데이터가 상기 제1데이터인 제1메모리 셀의 개수의 비가 상기 다수의 제1메모리 셀에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정되고, 상기 제2확인전압은 문턱전압이 상기 제2확인전압인 제1메모리 셀의 개수와 문턱전압이 제2확인전압인 제1메모리 셀 중 인접한 상기 제2메모리 셀의 데이터가 상기 제1데이터인 제1메모리 셀의 개수의 비가 상기 다수의 제1메모리 셀에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정되는 메모리.
  15. 제 13항에 있어서,
    상기 제1확인전압은 문턱전압이 상기 제1확인전압인 제1메모리 셀의 개수와 문턱전압이 상기 제1확인전압인 제1메모리 셀 중 인접한 제2메모리 셀의 데이터가 상기 제2데이터인 제1메모리 셀의 개수의 비가 상기 다수의 제1메모리 셀에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정되고, 상기 제2확인전압은 문턱전압이 상기 제2확인전압인 제1메모리 셀의 개수와 문턱전압이 제2확인전압인 제1메모리 셀 중 인접한 상기 제2메모리 셀의 데이터가 상기 제2데이터인 제1메모리 셀의 개수의 비가 상기 다수의 제1메모리 셀에서 독출된 데이터의 에러 비트 수가 최소인 비가 되도록 설정되는 메모리.
  16. 제 10항에 있어서,
    상기 다수의 제1메모리 셀과 상기 다수의 제2메모리 셀 중 서로 대응하는 메모리 셀은 동일한 셀스트링에 포함되는 메모리.
KR1020110038476A 2011-04-25 2011-04-25 데이터 결정방법 및 메모리 KR20120120731A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110038476A KR20120120731A (ko) 2011-04-25 2011-04-25 데이터 결정방법 및 메모리
US13/454,439 US20120269003A1 (en) 2011-04-25 2012-04-24 Data decision method and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110038476A KR20120120731A (ko) 2011-04-25 2011-04-25 데이터 결정방법 및 메모리

Publications (1)

Publication Number Publication Date
KR20120120731A true KR20120120731A (ko) 2012-11-02

Family

ID=47021250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110038476A KR20120120731A (ko) 2011-04-25 2011-04-25 데이터 결정방법 및 메모리

Country Status (2)

Country Link
US (1) US20120269003A1 (ko)
KR (1) KR20120120731A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380315A (zh) * 2021-06-22 2021-09-10 中国科学院微电子研究所 一种存储器的纠错方法、纠错装置和数据刷新方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811077B (zh) * 2012-11-12 2017-03-29 光宝电子(广州)有限公司 闪存中的资料补偿方法
US10180876B2 (en) * 2015-08-04 2019-01-15 Toshiba Memory Corporation Memory controller and semiconductor memory device
KR20190038049A (ko) * 2017-09-29 2019-04-08 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101642465B1 (ko) * 2008-12-12 2016-07-25 삼성전자주식회사 불휘발성 메모리 장치의 액세스 방법
US8355286B2 (en) * 2009-05-08 2013-01-15 Hynix Semiconductor Inc. Method of operating nonvolatile memory device controlled by controlling coupling resistance value between a bit line and a page buffer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380315A (zh) * 2021-06-22 2021-09-10 中国科学院微电子研究所 一种存储器的纠错方法、纠错装置和数据刷新方法

Also Published As

Publication number Publication date
US20120269003A1 (en) 2012-10-25

Similar Documents

Publication Publication Date Title
US9552885B2 (en) Partial block erase for open block reading in non-volatile memory
USRE46264E1 (en) Verification process for non-volatile storage
US7508704B2 (en) Non-volatile semiconductor storage system
US9455048B2 (en) NAND flash word line management using multiple fragment pools
KR102192910B1 (ko) 반도체 장치, 메모리 시스템 및 이의 동작 방법
US8972675B2 (en) Efficient post write read in three dimensional nonvolatile memory
US8929148B2 (en) Semiconductor memory device having improved erase characteristic of memory cells and erase method thereof
US20100306582A1 (en) Method of operating nonvolatile memory device
JP2013143155A (ja) 不揮発性半導体記憶装置とその書き込み方法
US9384839B2 (en) Write sequence providing write abort protection
US8964467B1 (en) Systems and methods for partial page programming of multi level cells
KR100891406B1 (ko) 불휘발성 메모리 소자의 소거 방법
US9342401B2 (en) Selective in-situ retouching of data in nonvolatile memory
US7295471B2 (en) Memory device having a virtual ground array and methods using program algorithm to improve read margin loss
TWI648743B (zh) 半導體裝置及其操作方法
KR20120120731A (ko) 데이터 결정방법 및 메모리
JP5784788B2 (ja) 不揮発性半導体記憶装置とその書き込み方法
KR20090048102A (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법
KR101005133B1 (ko) 불휘발성 메모리 소자 및 이의 동작 방법
US9343168B2 (en) Multiple step programming in a memory device
US9047974B2 (en) Erased state reading
US8630119B2 (en) Method for operating non-volatile memory device
US8923068B2 (en) Low margin read operation with CRC comparision
KR20120120752A (ko) 비휘발성 메모리의 동작방법
JP2009238328A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶システム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid