CN103811077B - 闪存中的资料补偿方法 - Google Patents

闪存中的资料补偿方法 Download PDF

Info

Publication number
CN103811077B
CN103811077B CN201210449187.4A CN201210449187A CN103811077B CN 103811077 B CN103811077 B CN 103811077B CN 201210449187 A CN201210449187 A CN 201210449187A CN 103811077 B CN103811077 B CN 103811077B
Authority
CN
China
Prior art keywords
storing state
probability
ici
voltage range
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210449187.4A
Other languages
English (en)
Other versions
CN103811077A (zh
Inventor
曾士家
曾建富
张锡嘉
周彦宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jianxing storage technology (Guangzhou) Co., Ltd
Original Assignee
Lite On Electronics Guangzhou Co Ltd
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Electronics Guangzhou Co Ltd, Lite On Technology Corp filed Critical Lite On Electronics Guangzhou Co Ltd
Priority to CN201210449187.4A priority Critical patent/CN103811077B/zh
Priority to US13/727,939 priority patent/US9047982B2/en
Publication of CN103811077A publication Critical patent/CN103811077A/zh
Application granted granted Critical
Publication of CN103811077B publication Critical patent/CN103811077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种闪存中的资料补偿方法，包括下列步骤：统计该闪存中该第一储存状态的存储单元与一临界电压的一第一曲线分布；统计该闪存中该第二储存状态的存储单元与该临界电压的一第二曲线分布；设定一统计电压范围；根据该统计电压范围与该第一曲线分布，获得该第一储存状态下一第一种ICI图样出现的一第一机率；根据该统计电压范围与该第二曲线分布，获得该第二储存状态下该第一种ICI图样出现的一第二机率；以及，于一读取周期时，根据该第一机率与该第二机率补偿该第一种ICI图样对应的中央存储单元。

Description

闪存中的资料补偿方法
技术领域
本发明是有关于一种闪存的控制方法，且特别是有关于一种闪存中的资料补偿方法。
背景技术
众所周知，与非门闪存(NAND flash memory)所组成的储存装置已经非常广泛的应用于各种电子产品。例如SD卡、固态硬盘等等。基本上，根据每个存储单元所储存的资料量可区分为每个存储单元储存一位的单层存储单元(Single Level Cell，简称SLC)闪存、每个存储单元储存二位的多层存储单元(Multi-Level Cell，简称MLC)闪存、与每个存储单元储存三位的三层存储单元(Triple-Level Cell，简称TLC)闪存。
请参照图1，其所绘示为闪存内部存储单元排列示意图。其中，每个存储单元内包括一个浮动栅晶体管(floating gate transistor)。此存储单元可为SLC、MLC、或者TLC。如图所示，多个存储单元串行连接成一行(column)，而闪存中包括多行。再者，每一列的字符线(word line)可控制每行中的一个存储单元。
基本上，浮动栅晶体管中的浮动栅(floating gate)可以储存热载子(hotcarrier)，而根据热载子储存量的多少可决定该浮动栅晶体管的临界电压(thresholdvoltage，简称VTH)。也就是说，具有较高的临界电压的浮动栅极晶体管需要较高的栅极电压(gate voltage)来开启(turn on)浮动栅晶体管；反之，具有较低的临界电压的浮动栅极晶体管则可以用较低的栅极电压来开启浮动栅晶体管。
因此，于闪存的程序周期(program cyele)时，可控制注入浮动栅极的热载子量，进而改变其临界电压。而在读取周期(read cycle)时，闪存中的感测电路(sensingcircuit)即可根据浮动栅晶体管的临界电压来判断其储存状态。
请参照图2，其所绘示为SLC闪存中的储存状态与临界电压关系示意图。基本上，当存储单元未注入热载子时，可视为状态E；当存储单元注入热载子之后，即视为状态A。再者，状态A具有较高电平，状态E具有较低电平。
实际上，于相同的储存状态下并非每个存储单元的临界电压都会相同，而是会呈现一临界电压分布，其分布具有一中位(median)临界电压。假设，在状态E(例如逻辑状态1)时存储单元的中位临界电压为VTHE(例如0V)，在状态A(例如逻辑状态0)时存储单元的中位临界电压为VTHA(例如20V)。
由图2可知，大部分数目的存储单元在状态E时的临界电压为中位临界电压VTHE，而少部份数目的存储单元的临界电压则分布在中位临界电压VTHE的两侧，例如2V至-2V之间；同理，大部分数目的存储单元在状态A时的临界电压为中位临界电压VTHA，而少部份数目的存储单元的临界电压则分布在中位临界电压VTHA的两侧，例如18V至22V之间。
根据以上的特性，于读取周期时即可提供一切割电压(slicing voltage，Vs)至字符线，并根据每个存储单元是否开启而得知其储存状态。由图2可知，切割电压Vs可以设定在两个储存状态的临界电压分布之间，例如12V。当存储单元可以开启时，其储存状态即为状态E；当存储单元无法开启时，其储存状态即为状态A。
同理，请参照图3，其所绘示为MLC闪存中的储存状态与临界电压关系示意图。一个存储单元可以有四个储存状态E、A、B、C其中之一。在未注入热载子时，可视为状态E(例如逻辑状态11)，而随着热载子注入存储单元的数量渐增，依序为状态A(例如逻辑状态10)、状态B(例如逻辑状态00)、状态C(例如逻辑状态01)。其中，状态C具有最高电平，状态B次之，状态A具再次之，状态E具有最低电平。
同样地，于相同的储存状态下并非每个存储单元的临界电压都会相同，而是会呈现一临界电压分布，其分布具有一中位临界电压。由图3可知，状态E时的中位临界电压为VTHE(例如0V)，状态A时的中位临界电压为VTHA(例如10V)，状态B时的中位临界电压为VTHB(例如20V)，状态C时的中位临界电压为VTHC(例如30V)。
因此，于读取周期时，可提供一第一切割电压(Vs1)、第二切割电压(Vs2)、与第三切割电压(Vs3)来侦测MLC闪存中的四个储存状态。每个切割电压分别位在两个储存状态的临界电压分布之间。
同理，TLC闪存也是以相同的方式来区别每个存储单元中的储存状态。因此，不再赘述。
当闪存经过多次擦除之后，存储单元的特性会逐渐劣化，此时存储单元的临界电压偏移会更严重。更甚者，部分存储单元的临界电压可能会超过默认的切割电压，如此，在读取周期时，便会发生误判储存状态的状况。以MLC闪存为例，请参照图4，其所绘示为多次擦除后MLC闪存中的储存状态与临界电压关系示意图。
以状态B与状态C为例来做说明，当闪存经过多次擦除，使存储单元的特性逐渐劣化后，状态B的部分存储单元的临界电压超过默认的第三切割电压Vs3。同样地，状态C的部分存储单元的临界电压小于第三切割电压Vs3。例如，状态B的临界电压分布中的区域b，其临界电压超过第三切割电压Vs3，因此当使用第三切割电压Vs3来判断储存状态时，区域b中的存储单元会被误判为状态C。同理，状态C的临界电压分布中的区域c，其临界电压小于第三切割电压Vs3，因此当使用第三切割电压Vs3来判断储存状态时，区域c中的存储单元会被误判为状态B。
换句话说，当存储单元的特性逐渐劣化时，将造成部份存储单元的临界电压的偏移过大而导致误判，并提高资料错误率(error rate)。
发明内容
本发明的目的提出一种闪存中的资料补偿方法。本发明根据内部存储单元干扰来决定存储单元中的储存状态的误判机率(probability)，并据以进行补偿，用以降低资料错误率。
本发明有关于一种闪存中的错误资料补偿方法，该闪存中包括多个存储单元，每一个存储单元至少可储存一第一储存状态或一第二储存状态，且该第一储存状态相邻于该第二储存状态，该第一储存状态具备一低电平且该第二储存状态具备一高电平，该错误资料补偿方法包括下列步骤：统计该闪存中该第一储存状态的存储单元与一临界电压的一第一曲线分布；统计该闪存中该第二储存状态的存储单元与该临界电压的一第二曲线分布；设定一统计电压范围；根据该统计电压范围与该第一曲线分布，获得该第一储存状态下一第一种ICI图样出现的一第一机率；根据该统计电压范围与该第二曲线分布，获得该第二储存状态下该第一种ICI图样出现的一第二机率；以及，于一读取周期时，根据该第一机率与该第二机率补偿该第一种ICI图样对应的中央存储单元。
本发明有关于一种闪存中的资料补偿方法，该闪存中包括多个存储单元，每一个存储单元至少可储存一第一储存状态或一第二储存状态，且该第一储存状态相邻于该第二储存状态，该第一储存状态具有一第一临界电压分布且该第二储存状态具有一第二临界电压分布，该资料补偿方法包括下列步骤：设定一统计电压范围，该统计电压范围位于该第一临界电压及该第二临界电压之间；统计于该统计电压范围内，该第一储存状态下一第一种ICI图样出现的一第一机率；统计于该统计电压范围内，该第二储存状态下该第一种ICI图样出现的一第二机率；以及于一读取周期时，于该统计电压范围内，根据该第一机率与该第二机率补偿该第一种ICI图样对应的中央存储单元。
附图说明
为了对本发明之上述及其他方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下，其中：
图1所绘示为闪存内部存储单元排列示意图。
图2所绘示为SLC闪存中的储存状态与临界电压关系示意图。
图3所绘示为MLC闪存中的储存状态与临界电压关系示意图。
图4所绘示为多次擦除后MLC闪存中的储存状态与临界电压关系示意图。
图5A至图5D所绘示为各种ICI图样示意图。
图6A与图6B所绘示为存储单元为第一储存状态的临界电压分布与统计电压范围的关系示意图及其ICI图样统计示意图。
图6C与图6D所绘示为存储单元为第二储存状态的临界电压分布与统计电压范围的关系示意图及其ICI图样统计示意图。
图7所绘示为本发明闪存中错误资料的补偿方法流程图。
图8A与图8B所绘示为本发明根据机率值所进行的资料补偿方法。
具体实施方式
在闪存中，中央存储单元周围的相邻存储单元的储存状态会影响此中央存储单元的临界电压，此即为内部存储单元干扰(inter-cell interference，以下简称ICI)。本发明统计中央存储单元及其周围的各种内部存储单元干扰图样(ICI pattern，以下简称ICI图样)。之后，决定特定的ICI图样将会造成高的误判机率，并进行中央存储单元的储存状态补偿。
首先，以MLC闪存为例来介绍ICI图样。请参照图5A至图5D，其所绘示为各种ICI图样示意图。假设中央存储单元为储存状态E，而其上下左右四个存储单元的储存状态的图样即为储存状态E的一种ICI图样。
如图5A所示，上面存储单元为储存状态B、下面存储单元为储存状态E、左侧存储单元为储存状态A、右侧存储单元为储存状态C。如图5B所示，上面存储单元为储存状态A、下面存储单元为储存状态C、左侧存储单元为储存状态B、右侧存储单元为储存状态A。如图5C所示，上面存储单元为储存状态B、下面存储单元为储存状态B、左侧存储单元为储存状态C、右侧存储单元为储存状态A。如图5D所示，上面存储单元为储存状态B、下面存储单元为储存状态C、左侧存储单元为储存状态C、右侧存储单元为储存状态B。
当然，图5A至图5D仅是中央存储单元为储存状态E的四种ICI图样范例而已。实际上，储存状态E的存储单元，其上、下、左、右各有四种可能的储存状态。因此，中央存储单元为储存状态E的ICI图样共有4×4×4×4＝256种。同理，中央存储单元为其他储存状态的ICI图样同样也各有256种。
当然，ICI图样的存储单元数目并不限定上、下、左、右于四个，其亦可包含斜角的四个存储单元，或仅包含部分邻近存储单元。举例来说，若仅考虑中央存储单元的上、左、右三个存储单元的储存状态时，则ICI图样会有4×4×4＝64种。而以下的说明仅以上、左、右三个存储单元所形成的ICI图样为例来进行说明。
将随机的资料程序于MLC闪存的一个页(page)之后。假设该页共有131072个位(bit)，以平均个数来看，则储存状态E、A、B、C大约各占了32768(131072/4)个位。由于每个储存状态各有64种ICI图样。因此，以平均个数来看，中央存储单元为储存状态E中相同的一种ICI图样大约会出现512(32768/64)次。同理，在中央存储单元为储存状态A、B、C中，其相同的一种图样大约也会出现512次。
在本发明的实施例中，其先统计在不同的储存状态下，其中央存储单元的临界电压及其ICI图样之间的关系。以下的说明是以二个相邻的储存状态为例来进行说明。在MLC闪存下，二个相邻的储存状态可为储存状态E与A；储存状态A与B；或者，储存状态B与C。
请参照图6A与图6B，其绘示存储单元为第一储存状态(X)的临界电压分布与统计电压范围的关系示意图及其ICI图样统计示意图。根据上述平均值，当一页的资料写入MLC闪存后，大约有32768个存储单元为第一储存状态(X)，而大部分的存储单元的临界电压为中央临界电压，亦即第一临界电压(VTHx)。此外，在存储单元为第一储存状态(X)的数量中，其每种ICI图样的数量约为512个。再者，第一储存状态(X)与其邻近的第二储存状态(Y)具有一切割电压Vs，用以于读取周期时区别存储单元的储存状态为第一储存状态(X)或第二储存状态(Y)。
在本发明的实施例中，首先，在第一储存状态(X)的临界电压分布与第二储存状态(Y)的临界电压分布之间设定一统计电压范围。在一实施例中，可由切割电压Vs分别往第一储存状态(X)及第二储存状态(Y)方向偏移一设定值，以界定出上述的统计电压范围，并使切割电压位于该统计电压范围之内。如图6A所示，切割电压Vs往第一储存状态(X)偏移并设定一第一偏移电压(Vxs)，并往第二储存状态(Y)偏移并设定一第二偏移电压(Vys)。上述的统计电压范围则为第一偏移电压(Vxs)与第二偏移电压(Vys)之间的范围。
接着，统计存储单元为第一储存状态(X)且临界电压落于统计电压范围内的ICI图样及数量。假设，存储单元为第一储存状态(X)且临界电压落于统计电压范围内的存储单元数目共有250个。
如图6B所示，其为统计250个第一储存状态(X)的存储单元的对应ICI图样的结果。由上述说明可知，在中央存储单元为第一储存状态(X)下共有64种(case)不同的ICI图样。经由统计可知，当存储单元于第一储存状态(X)且临界电压落于统计电压范围内的状况时，第二种ICI图样出现1次；第四种ICI图样出现9次；第十种ICI图样出现35次；第五十二种ICI图样出现10次；第五十六ICI图样出现105次；第六十种ICI图样出现78次；第六十三种ICI图样出现12次；以及，其他种ICI图样皆出现0次。
因此，可获得当存储单元为第一储存状态(X)且临界电压落于统计电压范围内时，第n种ICI图样出现的机率PX，n。换句话说，PX，n定义为，当存储单元为第一储存状态(X)时，存储单元的临界电压落于统计电压范围内且具有第n种ICI图样的数目，除以当存储单元为第一储存状态(X)时，存储单元具有第n种ICI图样的数目。由以上的定义可获得，PX，2＝(1/512)；PX，4＝(9/512)；PX，10＝(35/512)；PX，52＝(10/512)；PX，56＝(105/512)；PX，60＝(78/512)；PX，63＝(12/512)。
在上述实施例中，存储单元为第一储存状态(X)且具有第n种ICI图样的数目是将随机的资料程序于闪存后，使用平均值来计算。然而，在另一实施例中，可将默认的资料程序于闪存，而存储单元为第一储存状态(X)且具有第n种ICI图样的数目则预先设定于默认的资料中。
请参照图6C与图6D，其所绘示为存储单元为第二储存状态(Y)的临界电压分布与统计电压范围的关系示意图及其ICI图样统计示意图。根据上述平均值，当一页的资料写入MLC闪存后，平均约有32768个存储单元为第二储存状态(Y)，而大部分的存储单元的临界电压为中央临界电压，亦即第二临界电压(VTHy)。此外，在存储单元为第二储存状态(Y)的数量中，其每种ICI图样的数量平均约为512个。
同样地，统计存储单元为第二储存状态(Y)且临界电压落于统计电压范围内的ICI图样及数量。假设，存储单元为第二储存状态(Y)且临界电压落于统计电压范围内的存储单元数目共有300个。
如图6D所示，其为统计300个第二储存状态(Y)的存储单元的对应ICI图样的结果。由上述说明可知，在中央存储单元为第二储存状态(Y)下共有64种(case)不同的ICI图样。经由统计可知，当存储单元于第二储存状态(Y)且临界电压落于统计电压范围内的状况时，第二种ICI图样出现155次；第八种ICI图样出现17次；第十三种ICI图样出现25次；第五十二种ICI图样出现33次；第五十六ICI图样出现2次；第六十种ICI图样出现60次；第六十四种ICI图样出现8次；以及，其他种ICI图样皆出现0次。
因此，可获得当存储单元为第二储存状态(Y)且临界电压落于统计电压范围内时，第n种ICI图样出现的机率为PY，n。换句话说，PY，n定义为，当存储单元为第二储存状态(Y)时，存储单元的临界电压落于统计电压范围内且具有第n种ICI图样的数目，除以当存储单元为第二储存状态(Y)时，存储单元具有第n种ICI图样的数目。由以上的定义可获得，PY，2＝(155/512)；PY，8＝(17/512)；PY，13＝(25/512)；PY，52＝(33/512)；PY，56＝(2/512)；PY，60＝(60/512)；PY，64＝(8/512)。
同样地，在上述实施例中，存储单元为第二储存状态(Y)且具有第n种ICI图样的数目是将随机的资料程序于闪存后，使用平均值来计算。然而，在另一实施例中，可将默认的资料程序于闪存，而存储单元为第二储存状态(Y)且具有第n种ICI图样的数目则预先设定于默认的资料中。
由以上的说明可以获得初步的结论，以第56种ICI图样为例。由于其在第一储存状态(X)下具有较大的机率PX，56＝(105/512)，且在第二储存状态(Y)下具有较小的机率PY，56＝(2/512)，因此，代表在中央存储单元的临界电压落于统计电压范围内且具有第56种ICI图样的状况下，中央存储单元为第一储存状态(X)的机率较高。
同理，以第2种ICI图样为例，由于其在第一储存状态(X)下具有较小的机率PX，2(1/512)，且在第二储存状态(Y)下具有较大的机率PY，2＝(155/512)，因此，代表在中央存储单元的临界电压落于统计电压范围内且具有第2种ICI图样的状况下，中央存储单元为第二储存状态(Y)的机率较高。
因此，本发明根据上述的说明来进行资料补偿。请参照图7，其所绘示为本发明闪存中错误资料的补偿方法流程图。
首先，统计该闪存中第一储存状态的存储单元与临界电压的第一曲线分布(步骤S702)。在此步骤中，可以获得第一储存状态下具一第一种ICI图样的中央存储单元总数。根据上述的说明为例，第一储存状态下具一第一种ICI图样的中央存储单元总数约为512，且第一种ICI图样可为例如第56种ICI图样。
接着，统计该闪存中第二储存状态的存储单元与临界电压的第二曲线分布(步骤S704)。在此步骤中，可以获得第二储存状态下具第一种ICI图样的中央存储单元总数。根据上述的说明为例，第二储存状态下具第一种ICI图样的中央存储单元总数约为512，且第一种ICI图样可为例如第56种ICI图样。
接着，在二个状态的切割电压(Vs)前后各设定第一偏移电压(Vxs)以及第二偏移电压(Vys)以决定一统计电压范围(步骤S706)。
接着，根据统计电压范围与第一曲线分布，获得该第一储存状态下第一种ICI图样出现的第一机率(步骤S708)。其中，第一机率可为上述说明中的PX，56(105/512)。
接着，根据统计电压范围压与第二曲线分布，获得第二储存状态下第一种ICI图样出现的第二机率(步骤S710)。其中，第二机率可为上述说明中的PX，56(105/512)。
接着，于读取周期时，根据第一机率与第二机率来补偿中央存储单元(步骤S712)。也就是说，根据第一机率与第二机率来决定是否将第一种ICI图样所对应的中央存储单元的第一储存状态改为第二储存状态，或者将第二储存状态改为第一储存状态。
根据本发明的实施例，在闪存出厂之前可先进行步骤S702-步骤S710，以获得各种储存状态下各种ICI图样出现的机率值，并储存于闪存中。当闪存出厂后，即可根据上述储存机率值来执行步骤S712的资料补偿动作。
请参照图8A与图8B，其所绘示为本发明根据机率值所进行的资料补偿方法。假设根据图7步骤S702-步骤S720所进行统计的结果，第一储存状态下第一种ICI图样出现的第一机率大于第二储存状态下第一种ICI图样出现的二机率(步骤S801)。则在读取周期时，若临界电压落于统计电压范围内出现第一种ICI图样且中央存储单元为第二储存状态时，将此中央存储单元改为第一储存状态(步骤S803)。以图8B来详细说明之。
假设第一储存状态为储存状态B，第二储存状态为储存状态C。而中央存储单元的上、左、右各为储存状态B、储存状态A、与储存状态C时，定义为第一ICI图样。再者，PB，first ICI＞PC，first ICI，亦即，于统计电压范围内，储存状态B下第一种ICI图样出现的第一机率大于储存状态C下第一种ICI图样出现的二机率。
如图8B状况(A)所示，于读取周期时，如果临界电压落于统计电压范围内出现中央存储单元为储存状态C且具有第一ICI图样时，则将中央存储单元的储存状态由储存状态C改为储存状态B。再者，于读取周期时，如果临界电压落于统计电压范围内出现中央存储单元为储存状态B且具有第一ICI图样时，则中央存储单元的储存状态不需更改维持在状态B。
再以图6A至图6D来作说明，在临界电压落于统计电压范围内的状况下，在第一储存状态(X)下具有较大的机率PX，56(105/512)且在第二储存状态(Y)下具有较小的机率PY，56＝(2/512)。因此，于读取周期时，如果临界电压落于统计电压范围内出现第56种ICI图样中的中央存储单元为第二储存状态(Y)，则更改为第一储存状态(X)。之后，提供后续解码单元使用。
同理，在图6A至图6D的说明中，在临界电压落于统计电压范围内的状况下，在第一储存状态(X)下具有较小的机率PX，2(1/512)且在第二储存状态(Y)下具有较大的机率PY，2＝(155/512)。因此，于读取周期时，如果临界电压落于统计电压范围内出现第2种ICI图样中的中央存储单元为第一储存状态(X)，则更改为第二储存状态(Y)。之后，提供后续解码单元使用。
除了直接以机率高低来进行更改储存状与否的依据之外，当然也可以设计一公式来加以判断。以上述第56种ICI图样为例，当PX，56*(1-PY，56)的结果大于第一预定值时，可将该第56种ICI图样对应的中央存储单元由该第二储存状态改为该第一储存状态，并传送至后续硬解码单元(Hard decoding unit)进行资料校正。或者，提供一接近第一状态指示，并传送至后续软解码单元(soft decoding unit)进行资料校正。其中，硬解码单元可为BCH解码单元(BCH)；而软解码单元可为LDPC错误校正解码单元，或者软BCH解码单元(soft BCH)。
同理，以上述第2种ICI图样为例，当PY，2*(1-PX，2)的结果大于第二预定值时，可将该第2种ICI图样对应的中央存储单元由该第一储存状态改为该第二储存状态，并传送至后续硬解码单元进行资料校正。或者，提供一接近第二状态指示，并传送至后续软解码单元进行资料校正。当然，上述的第一预定值可以等于第二预定值。
由以上的说明可知，本发明的优点为提出一种闪存中的资料补偿方法。本发明根据内部存储单元干扰来决定存储单元中的储存状态的误判机率(probability)，并据以进行补偿，用以降低资料错误率。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求范围所界定的为准。

Claims (9)

1.一种闪存中的错误资料补偿方法，该闪存中包括多个存储单元，每一个存储单元至少可储存一第一储存状态或一第二储存状态，且该第一储存状态相邻于该第二储存状态，该第一储存状态具备一低电平且该第二储存状态具备一高电平，该错误资料补偿方法包括下列步骤：
统计该闪存中该第一储存状态的存储单元与一临界电压的一第一曲线分布；
统计该闪存中该第二储存状态的存储单元与该临界电压的一第二曲线分布；
设定一统计电压范围；
根据该统计电压范围与该第一曲线分布，获得该第一储存状态下一第一种ICI图样出现的一第一机率；
根据该统计电压范围与该第二曲线分布，获得该第二储存状态下该第一种ICI图样出现的一第二机率；以及
于一读取周期时，根据该第一机率与该第二机率补偿该第一种ICI图样对应的中央存储单元，
其中，根据该统计电压范围与该第一曲线分布获得该第一机率的步骤，还包括下列步骤：
利用该第一曲线分布获得具该第一种ICI图样的中央存储单元的一第一数目；
利用该第一曲线分布与该统计电压范围获得具该第一种ICI图样且该临界电压位于该统计电压范围内中央存储单元的一第二数目；以及
将该第二数目除以该第一数目获得该第一机率。
2.如权利要求1所述的闪存中的错误资料补偿方法，其中，于该读取周期，当1减去该第二机率的结果再乘以该第一机率所获得的数值大于一第一预定值时，将该第一种ICI图样对应的中央存储单元由该第二储存状态改为该第一储存状态，并由一硬解码单元进行资料校正。
3.如权利要求1所述的闪存中的错误资料补偿方法，其中，于该读取周期，当1减去该第二机率的结果再乘以该第一机率所获得的数值大于一第一预定值时，提供一接近第一状态指示至一软解码单元进行资料校正。
4.如权利要求1所述的闪存中的错误资料补偿方法，其中，于该读取周期，当该第一机率值大于该第二机率值时，将该第一种ICI图样对应的中央存储单元由该第二储存状态改为该第一储存状态，并由一硬解码单元进行资料校正。
5.如权利要求1所述的闪存中的错误资料补偿方法，其中，于该读取周期，当该第一机率值大于该第二机率值时，提供一接近第一状态指示至一软解码单元进行资料校正。
6.如权利要求1所述的闪存中的错误资料补偿方法，还包括下列步骤：
利用该第二曲线分布获得具该第一种ICI图样的中央存储单元的一第三数目；
利用该第二曲线分布与该统计电压范围获得具该第一种ICI图样且该临界电压位于该统计电压范围内中央存储单元的一第四数目；以及
将该第四数目除以该第三数目获得该第二机率。
7.如权利要求1所述的闪存中的错误资料补偿方法，其中区别该第一储存状态与该第二储存状态的一切割电压位于该统计电压范围之内。
8.一种闪存中的资料补偿方法，该闪存中包括多个存储单元，每一个存储单元至少可储存一第一储存状态或一第二储存状态，且该第一储存状态相邻于该第二储存状态，该第一储存状态具有一第一临界电压分布且该第二储存状态具有一第二临界电压分布，该资料补偿方法包括下列步骤：
设定一统计电压范围，该统计电压范围位于该第一临界电压及该第二临界电压之间；
统计于该统计电压范围内，该第一储存状态下一第一种ICI图样出现的一第一机率；
统计于该统计电压范围内，该第二储存状态下该第一种ICI图样出现的一第二机率；以及
于一读取周期时，于该统计电压范围内，根据该第一机率与该第二机率补偿该第一种ICI图样对应的中央存储单元，
其中，统计于该统计电压范围内，该第一储存状态下该第一种ICI图样出现的该第一机率的步骤，还包括下列步骤：
统计于该统计电压范围内，该中央存储单元为该第一储存状态且具该第一种ICI图样的一第一数目；以及
将该第一数目除以该中央存储单元为该第一储存状态且具该第一种ICI图样的一第二数目，以获得该第一机率。
9.如权利要求8所述的闪存中的资料补偿方法，还包括下列步骤：
统计于该统计电压范围内，该中央存储单元为该第二储存状态且具该第一种ICI图样的一第三数目；以及
将该第三数目除以该中央存储单元为该第二储存状态且具该第一种ICI图样的一第四数目，以获得该第二机率。
CN201210449187.4A 2012-11-12 2012-11-12 闪存中的资料补偿方法 Active CN103811077B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210449187.4A CN103811077B (zh) 2012-11-12 2012-11-12 闪存中的资料补偿方法
US13/727,939 US9047982B2 (en) 2012-11-12 2012-12-27 Data compensating method for flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210449187.4A CN103811077B (zh) 2012-11-12 2012-11-12 闪存中的资料补偿方法

Publications (2)

Publication Number Publication Date
CN103811077A CN103811077A (zh) 2014-05-21
CN103811077B true CN103811077B (zh) 2017-03-29

Family

ID=50681567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210449187.4A Active CN103811077B (zh) 2012-11-12 2012-11-12 闪存中的资料补偿方法

Country Status (2)

Country Link
US (1) US9047982B2 (zh)
CN (1) CN103811077B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112477B (zh) * 2013-04-19 2017-07-07 光宝科技股份有限公司 用于固态储存装置中晶体单元的群组区分方法
US20140359202A1 (en) * 2013-05-31 2014-12-04 Western Digital Technologies, Inc. Reading voltage calculation in solid-state storage devices
US9349477B2 (en) 2014-06-16 2016-05-24 Seagate Technology Llc Inter-cell interference estimation based on a pattern dependent histogram
US9378090B2 (en) 2014-06-16 2016-06-28 Seagate Technology Llc Cell-to-cell program interference aware data recovery when ECC fails with an optimum read reference voltage
TWI550628B (zh) * 2014-07-16 2016-09-21 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
CN107204204B (zh) * 2016-03-16 2020-01-31 建兴储存科技(广州)有限公司 固态储存装置的断电期间估计方法
US10102917B2 (en) * 2016-04-14 2018-10-16 Chengdu Haicun Ip Technology Llc Multi-bit-per-cell three-dimensional one-time-programmable memory
CN111863097B (zh) * 2020-06-29 2022-06-17 联芸科技（杭州）有限公司 快闪存储器的读取控制方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200623079A (en) * 2004-12-24 2006-07-01 Lite On It Corp Method and apparatus for automatic adjustment procedure of the optical drive
CN102132353A (zh) * 2008-07-01 2011-07-20 Lsi公司 用于闪存存储器中读取端单元间干扰减轻的方法和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101758192B1 (ko) * 2008-09-30 2017-07-14 엘에스아이 코포레이션 소프트 데이터 값 생성 방법 및 소프트 데이터 값 생성 시스템
KR101710663B1 (ko) * 2010-03-02 2017-02-28 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US8427875B2 (en) * 2010-12-07 2013-04-23 Silicon Motion Inc. Method and memory controller for reading data stored in flash memory by referring to binary digit distribution characteristics of bit sequences read from flash memory
KR20120120731A (ko) * 2011-04-25 2012-11-02 에스케이하이닉스 주식회사 데이터 결정방법 및 메모리

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200623079A (en) * 2004-12-24 2006-07-01 Lite On It Corp Method and apparatus for automatic adjustment procedure of the optical drive
CN102132353A (zh) * 2008-07-01 2011-07-20 Lsi公司 用于闪存存储器中读取端单元间干扰减轻的方法和装置

Also Published As

Publication number Publication date
US20140133225A1 (en) 2014-05-15
CN103811077A (zh) 2014-05-21
US9047982B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
CN103811077B (zh) 闪存中的资料补偿方法
US11610116B2 (en) Storage device performance optimization using deep learning
EP1506552B1 (en) Increasing the effectiveness of error correction codes and operating multi-level memory systems by using information about the quality of the stored data
CN102132350B (zh) 用于闪存存储器中的软解映射和单元间干扰减轻的方法和设备
CN103843067B (zh) 用于非易失性存储器的片上动态读取
US11853205B2 (en) Memory device with dynamic cache management
US8958243B2 (en) Group classification method for solid state storage device
US20100199138A1 (en) Nonvolatile memory device and method of operating the same
CN101127240A (zh) 降低非易失性存储器存储元件间耦合效应的方法
CN106802767B (zh) 数据配置方法及应用其的电子系统
CN107924702A (zh) 读取干扰检测的代理字线应激
CN103680614B (zh) 半导体存储器设备及其操作方法
CN106205720A (zh) 一种恢复Nand Flash错误数据的方法
CN106340324A (zh) 半导体存储装置、其不良列救济方法及冗余信息设定方法
DE102015011991A1 (de) Codierungsschema für vertikale 3D-Flash-Speicher
CN109716439A (zh) 用于以电流积分感测产生概率信息的设备及方法
CN103811074B (zh) 闪存的储存状态决定方法及其相关系统
CN106548802A (zh) 固态存储装置及其相关读取控制方法
CN107015915B (zh) 非易失性存储器装置及其控制方法
CN116246683A (zh) 使用深度神经网络在存储器装置中读取阈值预测
CN108108265A (zh) 一种降低快闪存储器比特错误率的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: GUANGBAO SCIENCE + TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: JIANXING ELECTRONIC SCIENCE +. TECHNOLOGY CO., LTD.

Effective date: 20140630

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140630

Address after: Ruiguang road Taiwan Taipei City Neihu district China No. 392 22 floor

Applicant after: Lite-On Technology Corporation

Address before: Ruiguang road Taiwan Taipei City Neihu district China No. 392 14 floor

Applicant before: Jianxing Electronic Science &. Technology Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20170104

Address after: No. 25 West Road, Science City, Guangzhou high tech Industrial Development Zone, Guangdong, China

Applicant after: Lite-On Electronic (Guangzhou) Co., Ltd.

Applicant after: Guangbao Sci-Tech Co., Ltd.

Address before: Ruiguang road Taiwan Taipei City Neihu district China No. 392 22 floor

Applicant before: Guangbao Sci-Tech Co., Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200115

Address after: Room 302, factory a, No.8 Guangbao Road, Science City, Huangpu District, Guangzhou City, Guangdong Province

Patentee after: Jianxing storage technology (Guangzhou) Co., Ltd

Address before: No. 25 West Road, Science City, Guangzhou high tech Industrial Development Zone, Guangdong, China

Co-patentee before: Lite-On Technology Corporation

Patentee before: Guangbao Electronics (Guangzhou) Co., Ltd.