KR100519534B1 - 플래쉬 메모리 소자의 소거 방법 - Google Patents

플래쉬 메모리 소자의 소거 방법 Download PDF

Info

Publication number
KR100519534B1
KR100519534B1 KR10-2000-0066381A KR20000066381A KR100519534B1 KR 100519534 B1 KR100519534 B1 KR 100519534B1 KR 20000066381 A KR20000066381 A KR 20000066381A KR 100519534 B1 KR100519534 B1 KR 100519534B1
Authority
KR
South Korea
Prior art keywords
erase
block
verification
blocks
failed
Prior art date
Application number
KR10-2000-0066381A
Other languages
English (en)
Other versions
KR20020036273A (ko
Inventor
이주엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0066381A priority Critical patent/KR100519534B1/ko
Publication of KR20020036273A publication Critical patent/KR20020036273A/ko
Application granted granted Critical
Publication of KR100519534B1 publication Critical patent/KR100519534B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Abstract

본 발명은 플래쉬 메모리 소자의 소거 방법에 관한 것으로, 하나의 섹터를 다수의 블럭으로 분할하고, 하나의 섹터에 대해 소거를 실시한 후 소거 검증 결과 소거에 실패한 섹터에 대해 블럭 단위로 소거 검증을 실시하며, 각 블럭에 대한 소거 검증 결과 성공한 블럭에 대해서 포스트 프로그램 및 검증을 실시하고, 실패한 블럭에 대해서만 재소거를 실시함으로써 소거 속도에 따른 셀의 소거 분포의 확장을 방지하여 소자의 신뢰성을 향상시킬 수 있는 플래쉬 메모리 소자의 소거 방법이 제시된다.

Description

플래쉬 메모리 소자의 소거 방법{Method of erasing a flash memory device}
본 발명은 플래쉬 메모리 소자의 소거 방법에 관한 것으로, 특히 하나의 섹터를 다수의 블럭으로 분할하고, 하나의 섹터에 대해 소거를 실시한 후 소거 검증 결과 소거에 실패한 섹터에 대해 블럭 단위로 소거 검증을 실시하며, 각 블럭에 대한 소거 검증 결과 성공한 블럭에 대해서 포스트 프로그램 및 검증을 실시하고, 실패한 블럭에 대해서만 재소거를 실시함으로써 소거 속도에 따른 셀의 소거 분포의 확장을 방지하여 소자의 신뢰성을 향상시킬 수 있는 플래쉬 메모리 소자의 소거 방법에 관한 것이다.
일반적인 스택 게이트형 플래쉬 메모리 소자는 프리 프로그램 및 검증, 소거 및 검증, 그리고 포스트 프로그램 및 검증 과정에 의해 소거를 실시한다. 이와 같은 과정은 섹터 단위로 실시되는데, 섹터 단위의 소거를 실시한 후의 소거 분포를 도 1에 나타내었다. 도 1은 셀의 문턱 전압에 따른 셀수를 나타낸 셀의 분포 그래프로서, 소정의 문턱 전압을 가진 셀을 정상 소거 셀이라고 할 때 정상 소거 셀보다 높은 문턱 전압을 가지는 느리게 소거된 셀이 존재하는 반면, 정상 소거 셀보다 낮은 문턱 전압을 가지는 상대적으로 빠르게 소거된 셀들이 존재하게 된다. 이렇게 소거 문턱 전압의 분포가 차이남에 따라 느리게 소거된 셀들이 존재하는 경우 이러한 셀들의 재소거에 따라 정상적이거나 혹은 빠른 소거 특성을 가지는 셀들은 재소거에 의한 소거 스트레스를 더 받게 된다. 따라서, 정상적으로 소거된 셀이나 빠르게 소거된 셀 모두 과도 소거되어 비트라인 누설을 증가시키는 원인이 된다.
과도 소거로 인한 비트라인 누설의 증가는 같은 비트라인의 셀을 독출할 경우 프로그램된 셀을 소거된 셀로 오독출하는 현상을 초래한다. 또한, 과도 소거로 인한 비트라인 누설의 증가는 프로그램을 실시할 때 드레인의 전류 증가로 전력 손실을 야기하게 되어 궁극적으로 드레인 바이어스가 저하되므로 프로그램이 되지 않는 현상이 발생하게 된다. 이러한 현상 때문에 소거 셀의 분포를 가능한한 좁게 하는 것이 좋다.
소거 셀의 분포가 좁은 경우 느리게 소거된 셀에 의하여 정상적으로 소거된 셀 또는 빠르게 소거된 셀이 소거 스트레스를 받는다고 하여도 문턱 전압이 조금 낮아지는 경우는 있더라도 과도 소거된 셀이 될 확률은 그만큼 감소하기 때문에 과도 소거로 인한 비트라인 누설의 증가를 감소시킬 수 있다.
그런데, 종래의 플래쉬 메모리 셀의 소거 방법은 상기한 바와 같이 섹터 단위로 실시하기 때문에 소거 셀의 분포를 줄이는데 한계가 있다.
본 발명의 목적은 느리게 소거된 셀과 빠르게 소거된 셀에 의한 소거 셀 분포의 확장을 방지하여 비트라인 누설을 줄일 수 있는 플래쉬 메모리 소자의 소거 방법을 제공하는데 있다.
본 발명의 다른 목적은 플래쉬 메모리 소자의 섹터를 다수의 블럭으로 분할하여 소거되지 않은 블럭을 별도로 소거함으로써 소거 셀 분포의 확장을 방지하여 비트라인 누설을 줄일 수 있는 플래쉬 메모리 소자의 소거 방법을 제공하는데 있다.
본 발명에서는 섹터를 다수의 블럭으로 분할한 후 각 블럭의 소거 정도를 비교하기 위해 센스 앰프등과 같은 비교기를 각 소거 블럭에 설치하고 섹터 소거 후 각 블럭에서 발생하는 비트라인 전류를 비교하여 가장 소거 속도가 빠른 블럭을 찾아낸다. 그 이후 소거 속도가 가장 빠른 블럭을 제외한 나머지 블럭을 재소거 한다. 재소거 후 각 블럭의 비트라인 전류를 다시 비교하여 빠른 소거 블럭을 제외한 다른 블럭을 재소거한다. 이와 같은 방법을 되풀이하여 빠른 소거 블럭이 소거 스트레스에 의해 과도 소거되는 현상을 최소화한다.
본 발명에 따른 플래쉬 메모리 소자의 소거 방법은 워드라인의 분할에 의해 다수의 블럭으로 분할된 섹터에 대해 프리 프로그램 및 검증을 실시하고 그 결과에 성공한 섹터에 대하여 소거 및 검증을 실시하는 단계와, 상기 소거 검증에 성공한 섹터에 대하여 포스트 프로그램 및 검증을 실시하는 단계와, 상기 소거 검증에 실패한 섹터에 대하여 상기 각 블럭의 소거 검증을 순차적으로 실시하는 단계와, 상기 각 블럭에 대한 소거 검증 결과 성공한 블럭에 대하여 포스트 프로그램 및 검증을 실시하고, 그 결과 성공한 블럭의 어드레스를 기억하는 단계와, 상기 각 블럭에 대한 소거 검증 결과 실패한 블럭에 대하여 실패한 블럭의 어드레스를 기억하는 단계와, 상기 소거 검증에 성공한 블럭의 어드레스와 실패한 블럭의 어드레스를 전체 블럭의 어드레스와 비교하여 모든 블럭이 소거 검증에 성공하였을 경우 소거 동작을 종료시키고, 소거 검증에 실패한 블럭에 대해서만 재소거를 실시한 후 상기 블럭 단위의 소거 검증, 포스트 프로그램 및 검증 과정을 실시하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2(a) 및 도 2(b)는 본 발명에 따른 플래쉬 메모리 소자의 소거 방법을 설명하기 위한 순서도이다.
우선, 본 발명에서는 하나의 섹터를 다수의 블럭으로 분할하여야 한다. 이때, 각 블럭의 구분은 소거 동작시에만 구분되면 된다. 따라서, 일반적인 플래쉬 메모리 소자의 구조에서 워드라인 구조는 그대로 사용하고, 트리플 웰만 분할하면 소거시 워드라인에는 바이어스가 인가되지만 선택되지 않은 블럭의 트리플 웰에는 바이어스가 인가되지 않으므로 특정 블럭만을 소거에서 제외할 수 있다.
그럼, 본 발명에 따른 몇개의 블럭으로 분할된 섹터를 소거하는 플래쉬 메모리 소자의 소거 방법을 설명한다.
프리 프로그램(101) 및 프리 프로그램 검증(102)을 실시하여 검증 성공된 셀에 대하여 소거(103)를 실시하고, 검증 실패된 셀들에 대해서 프리 프로그램(101)을 검증이 성공할 때까지 설정된 수만큼 반복한다. 소거 검증(104)을 실시하여 성공된 셀들에 대해서 포스트 프로그램(105) 및 포스트 프로그램 검증(106)을 실시한다. 포스트 프로그램(105) 및 검증(106)이 성공된 셀들에 대해서 소거 성공으로 판정하고, 포스트 프로그램 검증(106)이 실패한 셀들에 대해서 설정된 수동안 포스트 프로그램(105) 및 검증(106)을 실시한다.
상기 소거 검증(104) 결과 소거가 되지 않았을 경우 블럭 단위로 소거 검증을 실시한다. 즉, 제 1 블럭에 대한 소거 검증(107a)을 실시하고 제 1 블럭의 소거 검증이 성공하였을 경우 제 1 블럭에 대하여 포스트 프로그램(108) 및 포스트 프로그램 검증(109)을 설정된 수만큼 실시한다. 포스트 프로그램(108) 및 포스트 프로그램 검증(109)이 성공되었을 경우 성공된 블럭의 어드레스를 저장(110)한다. 한편, 제 1 블럭에 대한 소거 검증(107a)이 실패하였을 경우 제 2 블럭에 대한 소거 검증(107b)를 실시하고, 소거 검증 결과 성공되었을 경우 제 2 블럭에 대한 포스트 프로그램(108) 및 포스트 프로그램 검증(109)을 설정된 수만큼 실시한다. 이러한 과정을 분할된 블럭의 수만큼, 예를들어 제 8 블럭에 대해서 실시한다(107h). 제 1 내지 제 8 블럭에 대한 소거 검증(107a 내지 107h) 결과 소거 검증에 성공하지 못한 블럭의 어드레스를 저장한다(111). 그리고, 성공한 블럭의 어드레스(A)와 실패한 블럭의 어드레스(B)를 전체 블럭의 어드레스(T)에 따라 계산하여 전체 블럭의 어드레스(T)가 모두 소거 성공되었으면 소거 동작을 종료한다. 그러나, 실패한 블럭의 어드레스가 하나라도 있을 경우 실패한 블럭에 대해서만 소거 동작을 실시한다(103).
상기의 소거 방법에서 소거 검증 결과 실패된 블럭에 대해서는 해당 블럭의 워드라인을 그라운드시키고 비트라인을 연결하여 해당 블럭에서의 오프커런트(off current)를 측정한다. 또한, 각각의 블럭에서 측정된 전류를 비교하여 전류가 가장 큰 소거 블럭을 제외한 나머지 블럭을 소거시키면 된다.
상기와 같은 방법으로 소거를 실시하면 기존의 방식대로 섹터 소거를실시하였을 경우와 비교하여 빠른 소거 블럭이 소거 스트레스를 조금 받게 되고, 검증 성공된 블럭도 소거 스트레스를 덜 받게 되므로 느린 소거 비트에 의한 전체 소자 섹터의 분포를 크게 개선할 수 있게 된다.
본 발명의 다른 실시예로서, 트리플웰을 분할하는 것이 아니라 워드라인을 분할하여 소거 블럭을 분할함으로써 블럭별 소거 속도의 차이를 검출할 수 있다.
또한, 소거 블럭을 비트라인 방향이 아닌 워드라인 방향으로 분할할 수 있는데, 이 경우에는 분할에 의해 소거 블럭을 분할하지 않고 워드라인만을 선택하여 사용할 수 있다.
상술한 바와 같이 본 발명에 의하면 하나의 섹터를 몇개의 블럭으로 분할한 후 섹터 소거를 실시하고, 각 블럭의 소거 검증을 실시하여 소거 검증에서 실패한 블럭들에 대해서만 소거를 실시함으로써 다음과 같은 효과가 있다.
첫째, 빠르게 소거된 블럭의 경우 기존의 방법으로 소거를 실시하면 대부분 과도 소거되어 있으나 본 발명의 방식을 적용하면 소거 검증 후 소거 스트레스를 받지 않으므로 셀의 과도 소거를 방지할 수 있다.
둘째, 정상적인 소거 블럭의 경우 느린 소거 비트로 인하여 과도한 소거 스트레스를 받아야 하지만 이 경우도 마찬가지로 검증 성공 후 소거 스트레스를 받지 않기 때문에 느린 소거 블럭만을 소거할 수 있다.
따라서, 소거 동작시 빠르게 소거된 셀과 느리게 소거된 셀에 잇점을 가지고 있으므로 소거 분포를 상당 부분 개선할 수 있고, 이에 의해 비트라인 누설을 줄일 수 있다.
도 1은 플래쉬 메모리 소자의 소거 후 셀 분포를 나타낸 그래프.
도 2(a) 및 도 2(b)는 본 발명에 따른 플래쉬 메모리 소자의 소거 방법을 설명하기 위한 흐름도.

Claims (3)

  1. 워드라인의 분할에 의해 다수의 블럭으로 분할된 섹터에 대해 프리 프로그램 및 검증을 실시하고 그 결과에 성공한 섹터에 대하여 소거 및 검증을 실시하는 단계와,
    상기 소거 검증에 성공한 섹터에 대하여 포스트 프로그램 및 검증을 실시하는 단계와,
    상기 소거 검증에 실패한 섹터에 대하여 상기 각 블럭의 소거 검증을 순차적으로 실시하는 단계와,
    상기 각 블럭에 대한 소거 검증 결과 성공한 블럭에 대하여 포스트 프로그램 및 검증을 실시하고, 그 결과 성공한 블럭의 어드레스를 기억하는 단계와,
    상기 각 블럭에 대한 소거 검증 결과 실패한 블럭에 대하여 실패한 블럭의 어드레스를 기억하는 단계와,
    상기 소거 검증에 성공한 블럭의 어드레스와 실패한 블럭의 어드레스를 전체 블럭의 어드레스와 비교하여 모든 블럭이 소거 검증에 성공하였을 경우 소거 동작을 종료시키고, 소거 검증에 실패한 블럭에 대해서만 재소거를 실시한 후 상기 블럭 단위의 소거 검증, 포스트 프로그램 및 검증 과정을 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 소거 방법.
  2. 제 1 항에 있어서, 상기 섹터는 트리플 웰의 분할에 의해 다수의 블럭으로 분할되는 것을 특징으로 하는 플래쉬 메모리 소자의 소거 방법.
  3. 삭제
KR10-2000-0066381A 2000-11-09 2000-11-09 플래쉬 메모리 소자의 소거 방법 KR100519534B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0066381A KR100519534B1 (ko) 2000-11-09 2000-11-09 플래쉬 메모리 소자의 소거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0066381A KR100519534B1 (ko) 2000-11-09 2000-11-09 플래쉬 메모리 소자의 소거 방법

Publications (2)

Publication Number Publication Date
KR20020036273A KR20020036273A (ko) 2002-05-16
KR100519534B1 true KR100519534B1 (ko) 2005-10-05

Family

ID=19698047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0066381A KR100519534B1 (ko) 2000-11-09 2000-11-09 플래쉬 메모리 소자의 소거 방법

Country Status (1)

Country Link
KR (1) KR100519534B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463954B1 (ko) * 2002-05-17 2004-12-30 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 방법
KR100685643B1 (ko) * 2002-07-06 2007-02-22 주식회사 하이닉스반도체 플래시 메모리의 소거 방법
US7668019B2 (en) 2006-11-28 2010-02-23 Samsung Electronics Co., Ltd. Non-volatile memory device and erasing method thereof
KR100784864B1 (ko) * 2006-11-28 2007-12-14 삼성전자주식회사 소거 동작 후에 포스트 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR100841980B1 (ko) 2006-12-19 2008-06-27 삼성전자주식회사 소거된 셀의 산포를 개선할 수 있는 플래시 메모리 장치의소거 방법
KR100891406B1 (ko) * 2007-01-23 2009-04-02 주식회사 하이닉스반도체 불휘발성 메모리 소자의 소거 방법
US7633813B2 (en) 2007-01-23 2009-12-15 Hynix Semiconductor Inc. Method of performing an erase operation in a non-volatile memory device
KR20100058166A (ko) 2008-11-24 2010-06-03 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20120030818A (ko) 2010-09-20 2012-03-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 소거 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980037628A (ko) * 1996-11-22 1998-08-05 김영환 플래쉬 메모리 소자의 소거회로
US5963477A (en) * 1997-12-09 1999-10-05 Macronix International Co., Ltd. Flash EPROM erase algorithm with wordline level retry
KR19990081815A (ko) * 1998-04-22 1999-11-15 아끼구사 나오유끼 불휘발성 메모리 장치
KR20000004214A (ko) * 1998-06-30 2000-01-25 김영환 플래쉬 메모리셀의 소거 방법 및 그 회로
KR20010077936A (ko) * 2000-01-27 2001-08-20 다니구찌 이찌로오, 기타오카 다카시 비휘발성 반도체 기억 장치 및 비휘발성 반도체 기억장치의 데이터 소거 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980037628A (ko) * 1996-11-22 1998-08-05 김영환 플래쉬 메모리 소자의 소거회로
US5963477A (en) * 1997-12-09 1999-10-05 Macronix International Co., Ltd. Flash EPROM erase algorithm with wordline level retry
KR19990081815A (ko) * 1998-04-22 1999-11-15 아끼구사 나오유끼 불휘발성 메모리 장치
KR20000004214A (ko) * 1998-06-30 2000-01-25 김영환 플래쉬 메모리셀의 소거 방법 및 그 회로
KR20010077936A (ko) * 2000-01-27 2001-08-20 다니구찌 이찌로오, 기타오카 다카시 비휘발성 반도체 기억 장치 및 비휘발성 반도체 기억장치의 데이터 소거 방법

Also Published As

Publication number Publication date
KR20020036273A (ko) 2002-05-16

Similar Documents

Publication Publication Date Title
EP1350253B1 (en) Method for dual bit memory erase verification
US6553510B1 (en) Memory device including redundancy routine for correcting random errors
US6788582B2 (en) Non-volatile memory device with erase address register
US7009889B2 (en) Comprehensive erase verification for non-volatile memory
US7230855B2 (en) Erase verify for non-volatile memory using bitline/reference current-to-voltage converters
US6381174B1 (en) Non-volatile memory device with redundant columns
EP1306855A2 (en) Method for erasing a memory cell
US5784317A (en) Flash memory device using an operational circuit for bit-by-bit verifying of programmed data in memory cells and method of programming the same
KR100519534B1 (ko) 플래쉬 메모리 소자의 소거 방법
US7433244B2 (en) Flash memory device and related erase operation
US6452836B1 (en) Non-volatile memory device with erase cycle register
US20020145912A1 (en) Non-volatile memory device with erase register
KR100655281B1 (ko) 플래시 메모리 셀들의 과소거를 방지할 수 있는 플래시메모리 장치 및 그것의 소거 방법
KR19990075955A (ko) 플래쉬 메모리셀의 소거방법
JPH11273389A (ja) 非揮発性半導体メモリ装置の冗長メモリセルの過消去保護方法
KR19980052496A (ko) 플래쉬 메모리셀의 과소거 된 셀 확인 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee