KR101203256B1 - 불휘발성 메모리 장치 및 이의 동작 방법 - Google Patents

불휘발성 메모리 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR101203256B1
KR101203256B1 KR1020100066489A KR20100066489A KR101203256B1 KR 101203256 B1 KR101203256 B1 KR 101203256B1 KR 1020100066489 A KR1020100066489 A KR 1020100066489A KR 20100066489 A KR20100066489 A KR 20100066489A KR 101203256 B1 KR101203256 B1 KR 101203256B1
Authority
KR
South Korea
Prior art keywords
odd
memory cells
program
cells
data
Prior art date
Application number
KR1020100066489A
Other languages
English (en)
Other versions
KR20120005817A (ko
Inventor
이진행
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100066489A priority Critical patent/KR101203256B1/ko
Priority to US13/166,194 priority patent/US20120008406A1/en
Publication of KR20120005817A publication Critical patent/KR20120005817A/ko
Application granted granted Critical
Publication of KR101203256B1 publication Critical patent/KR101203256B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Abstract

본 발명은 프로그램할 이븐 및 오드 메모리 셀들에 각각 대응되는 페이지 버퍼들에 상기 이븐 및 오드 메모리 셀들의 프로그램 데이터를 입력하는 단계; 상기 이븐 메모리 셀들의 문턱전압이 프로그램될 오드 메모리 셀들의 프로그램 데이터에 따라 결정된 검증레벨에 모두 도달할 때까지, 상기 이븐 메모리 셀들을 프로그램하는 단계; 및 상기 오드 메모리 셀들을 프로그램하는 단계를 포함하는 불휘발성 메모리 장치 및 이의 동작 방법으로 이루어진다.

Description

불휘발성 메모리 장치 및 이의 동작 방법{Non-volatile memory device and operating method thereof}
본 발명은 불휘발성 메모리 장치 및 이의 동작 방법에 관한 것으로, 특히 불휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
불휘발성 메모리 장치는 데이터가 저장되는 메모리 셀 어레이를 포함한다. 메모리 셀 어레이에는 다수의 셀 블럭들이 포함되고, 각각의 셀 블럭들은 다수의 셀들이 포함된 셀 스트링들로 이루어진다. 각각의 셀 스트링은 비트라인을 통해 페이지 버퍼와 연결된다. 프로그램 동작 시 페이지 버퍼에 입력된 프로그램 데이터에 따라 비트라인들의 전위가 결정되어 프로그램할 메모리 셀들과 프로그램하지 않을 메모리 셀들이 구분된다.
한편, 불휘발성 메모리 장치의 집적도가 증가함에 따라 프로그램 동작 시 서로 인접한 메모리 셀들 간 간섭(interference)이 발생하게 되고, 이로 인해 문턱전압이 변할 수 있다.
도 1은 종래 기술에 따른 문제점을 설명하기 위한 도면이다.
도 1을 참조하면, 한 개의 메모리 셀을 다양한 레벨로 프로그램할 수 있는 멀티 레벨 셀(multi level cell; MLC)의 경우, 문턱전압의 레벨에 따라 소거상태(ER) 또는 다양한 프로그램 상태들(10)로 구분된다.
프로그램 동작은 메모리 셀들을 이븐 셀(even cell)과 오드 셀(odd cell)로 구분하고, 이븐 또는 오드 셀들 중 선택된 셀 그룹을 먼저 프로그램한 후에 나머지 셀 그룹을 프로그램하는 순서로 진행된다. 이븐 셀들을 먼저 프로그램하는 경우를 예로 들면, 이븐 셀들에 대응되는 프로그램 데이터가 페이지 버퍼들에 입력된 후, 입력된 프로그램 데이터에 따라 이븐 셀들을 프로그램한다. 이때, 오드 셀들에 대한 프로그램 데이터는 페이지 버퍼에 아직 입력이 안 된 상태이므로, 이븐 셀들을 프로그램하는 동안에는 오드 셀들의 프로그램 여부를 알 수 없다. 이븐 셀들의 문턱전압이 모두 목표레벨(PV1, PV2, PV3)에 도달하면(10), 이븐 셀들의 프로그램 동작을 종료하고, 오드 셀들의 프로그램 동작을 수행한다.
오드 셀들을 프로그램하기 위해서, 오드 셀들에 대응되는 프로그램 데이터가 페이저 버퍼들에 입력된다. 즉, 이븐 셀들을 프로그램할 때에는 이븐 셀들에 대응하는 프로그램 데이터만 페이지 버퍼들에 입력하고, 오드 셀들을 프로그램할 때에는 오드 셀들에 대응하는 프로그램 데이터만 페이지 버퍼들에 입력된다. 입력된 프로그램 데이터에 따라 오드 셀들을 프로그램하면, 이때 이미 프로그램 완료된 이븐 셀들의 문턱전압들이 간섭으로 인해 상승할 수 있다(12).
이처럼, 최종 목표레벨에 도달한 문턱전압들의 레벨이 상승하면, 리드(read) 동작 시 다른 데이터로 리드될 수 있으므로, 불휘발성 메모리 장치의 신뢰도가 저하될 수 있다.
본 발명이 해결하려는 과제는, 이븐 셀들 및 오드 셀들의 프로그램 데이터를 모두 페이지 버퍼에 입력하고, 오드 셀들의 프로그램 데이터에 따라 이븐 셀들의 목표레벨을 낮게 설정하여 프로그램하도록 하고자 한다.
본 발명의 일 실시 예에 따른 불휘발성 메모리 장치의 동작 방법은, 프로그램할 이븐 및 오드 메모리 셀들에 각각 대응되는 페이지 버퍼들에 상기 이븐 및 오드 메모리 셀들의 프로그램 데이터를 입력하는 단계; 상기 이븐 메모리 셀들의 문턱전압이 프로그램될 오드 메모리 셀들의 프로그램 데이터에 따라 결정된 검증레벨에 모두 도달할 때까지, 상기 이븐 메모리 셀들을 프로그램하는 단계; 및 상기 오드 메모리 셀들을 프로그램하는 단계를 포함한다.
삭제
상기 오드 메모리 셀들이 프로그램할 셀들이면 상기 이븐 메모리 셀들의 워드라인에 인가하는 상기 검증전압을 낮추고, 상기 오드 메모리 셀들이 프로그램할 셀들이 아니면 상기 검증전압을 유지시킨다.
상기 이븐 메모리 셀들의 상기 검증전압은, 상기 이븐 메모리 셀들의 프로그램 동작 시 발생하는 간섭으로 인한 문턱전압의 변동량만큼 낮춘다.
상기 오드 및 이븐 메모리 셀들을 프로그램하는 단계는 ISPP(Incremental Step Pulse Program) 방식으로 수행한다.
본 발명의 다른 실시 예에 따른 불휘발성 메모리 장치의 동작 방법은, 각각의 페이지 버퍼들에 이븐 및 오드 페이지의 프로그램 데이터를 입력하는 단계; 상기 오드 페이지의 프로그램 데이터에 따라 상기 이븐 페이지의 목표레벨을 설정하는 단계; 상기 이븐 페이지의 프로그램 동작을 수행하는 단계; 상기 이븐 페이지에 포함된 메모리 셀들의 문턱전압이 상기 설정된 목표레벨에 도달할 때까지 상기 이븐 페이지의 프로그램 동작을 반복 수행하는 단계; 및 상기 오드 페이지의 프로그램 동작을 수행하는 단계를 포함한다.
상기 오드 및 이븐 페이지의 프로그램 동작은 ISPP(Incremental Step Pulse Program) 방식으로 수행한다.
본 발명의 일 실시 예에 따른 불휘발성 메모리 장치는, 이븐 메모리 셀들 및 오드 메모리 셀들이 포함된 메모리 셀 어레이; 상기 이븐 메모리 셀들 및 상기 오드 메모리 셀들을 프로그램, 리드 또는 소거하기 위한 동작 전압들을 글로벌 라인들로 출력하는 전압 발생 회로; 로컬 라인들을 통해 상기 동작 전압들을 상기 메모리 셀 어레이로 인가하기 위한 로우 디코더; 프로그램 동작 시 상기 이븐 및 오드 프로그램 데이터를 입력받고, 상기 이븐 및 오드 프로그램 데이터에 따라 상기 메모리 셀 어레이와 접속된 비트라인들을 프리차지 또는 디스차지하는 페이지 버퍼들; 상기 페이지 버퍼들에 저장된 상기 이븐 프로그램 데이터에 따라 데이터 신호들을 출력하는 데이터 체크회로; 및 상기 데이터 신호들에 따라 상기 이븐 메모리 셀들의 검증전압을 결정하고, 결정된 검증전압을 포함한 동작 전압들을 상기 전압 발생 회로로 발생하는 제어 회로를 포함한다.
상기 각각의 페이지 버퍼는 상기 이븐 및 오드 메모리 셀들의 프로그램 데이터를 저장하기 위한 다수의 래치들이 포함된다.
상기 각각의 페이지 버퍼는, 상기 오드 메모리 셀들의 프로그램 데이터를 저장하기 위한 제1 래치와 상기 이븐 메모리 셀들의 프로그램 데이터를 저장하기 위한 제2 래치를 포함한다.
상기 각각의 페이지 버퍼는, 서로 다른 페이지 버퍼에 포함된 상기 제2 래치의 데이터를 전송받기 위한 제3 래치를 더 포함한다.
본 발명에 따라, 먼저 프로그램하는 셀들을 목표레벨보다 낮게 프로그램함으로써, 후속 프로그램하는 셀들의 프로그램 동작시 간섭(interference)이 발생하여 먼저 프로그램된 셀들의 문턱전압이 상승하더라도 이를 보상할 수 있다. 이에 따라, 프로그램 동작 및 후속 수행하는 리드 동작의 신뢰도를 향상시킬 수 있다.
도 1은 종래 기술에 따른 문제점을 설명하기 위한 도면이다.
도 2는 본 발명에 따른 불휘발성 메모리 장치를 설명하기 위한 블럭도이다.
도 3은 본 발명에 따른 프로그램 방법을 설명하기 위한 순서도이다.
도 4는 본 발명에 따른 프로그램 방법을 설명하기 위한 페이지 버퍼의 블럭도이다.
도 5는 본 발명의 프로그램 동작에 따른 문턱전압을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명에 따른 불휘발성 메모리 장치를 설명하기 위한 블럭도이다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는 메모리 셀 어레이(110), 메모리 셀 어레이(110)에 포함된 이븐 및 오드 셀들의 프로그램 동작 또는 리드 동작을 수행하되, 이븐 및 오드 셀들의 프로그램 데이터를 동시에 입력하고 입력된 프로그램 데이터에 따라 먼저 프로그램될 셀들의 문턱전압을 낮추어 프로그램 동작을 수행하도록 구성된 동작 회로 그룹(130, 140, 150, 160, 170, 180, 190) 및 동작 회로 그룹(130, 140, 150, 160, 170, 180, 190)을 제어하도록 구성된 제어 회로(120)를 포함한다.
NAND 플래시 메모리 장치의 경우, 동작 회로 그룹은 전압 발생 회로(130), 로우 디코더(140), 페이지 버퍼 회로(150), 데이터 체크회로(160), 컬럼 선택 회로(170), 입출력 회로(180), 그리고 패스/페일 체크 회로(190)를 포함한다.
메모리 셀 어레이(110)는 복수의 메모리 블록들을 포함한다. 도 2에는 그 중 하나의 메모리 블록이 도시되어 있다. 각각의 메모리 블록은 다수의 스트링들(ST0 내지 STk)을 포함한다. 각각의 스트링(ST1)은 공통 소스 라인(CSL)에 연결되는 소스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(Ca0 내지 Can), 그리고 비트라인(BL1)에 연결되는 드레인 셀렉트 트랜지스터(DST)로 구성된다. 메모리 셀들(Ca0 내지 Can)은 배열된 순서에 따라 이븐 셀(even cell) 및 오드 셀(odd cell)로 구분된다. 예를 들어, 짝수 번째 스트링들(ST0, ST2, ST4, ...)에 포함된 셀들을 이븐 셀이라 하고, 홀수 번째 스트링들(ST1, ST3, ST5, ...)에 포함된 셀을 오드 셀이라 한다. 소스 셀렉트 트랜지스터(SST)의 게이트는 소스 셀렉트 라인(SSL)에 연결되고, 메모리 셀들(Ca0 내지 Can)의 게이트들은 워드 라인들(WL0 내지 WLn)에 각각 연결되며, 드레인 셀렉트 트랜지스터(DST)의 게이트는 드레인 셀렉트 라인(DSL)에 연결된다. 스트링들(ST1 내지 STk)은 대응하는 비트 라인들(BLe 및 BLo)과 각각 연결되고 공통 소스 라인(CSL)과 공통으로 연결된다. 비트라인 또한, 짝수 번째 스트링들(ST0, ST2, ST4, ...)에 연결된 비트라인을 이븐 비트라인(BLe)이라 하고, 홀수 번째 스트링들(ST1, ST3, ST5, ...)에 연결된 비트라인을 오드 비트라인(BLo)이라 한다.
제어 회로(120)는 명령 신호(CMD)에 응답하여 내부적으로 프로그램 동작 신호(PGM), 리드 동작 신호(READ) 또는 소거 동작 신호(ERASE)를 출력하고, 동작의 종류에 따라 페이지 버퍼 회로(150)에 포함된 페이지 버퍼들을 제어하기 위한 제어 신호들(PS SIGNALS)을 출력한다. 또한, 제어 회로(120)는 어드레스 신호(ADD)에 응답하여 내부적으로 로우 어드레스 신호(RADD)와 컬럼 어드레스 신호(CADD)를 출력한다. 또한, 제어 회로(120)는 프로그램 검증 동작 시 패스/페일 체크 회로(180)에서 출력되는 체크 신호(CS)에 따라 선택된 메모리 셀들의 문턱전압들이 최소한 목표 전압까지 상승하였는지를 확인하고, 확인 결과에 따라 프로그램 동작의 재실시 또는 완료 여부를 결정한다.
전압 공급 회로(130, 140)는 제어 회로(120)의 신호들(READ, PGM, ERASE, RADD)에 따라 메모리 셀들의 프로그램 동작, 소거 동작 또는 리드 동작에 필요한 동작 전압들을 선택된 메모리 블록의 드레인 셀렉트 라인(DSL), 워드라인들(WL0~WLn) 및 소스 셀렉트 라인(SSL)으로 공급한다. 이러한 전압 공급 회로는 전압 발생 회로(130) 및 로우 디코더(140)를 포함한다.
전압 발생 회로(130)는 제어 회로(120)의 내부 명령 신호인 동작 신호들(PGM, READ, ERASE)에 응답하여 메모리 셀들을 프로그램, 리드 또는 소거하기 위한 동작 전압들을 글로벌 라인들로 출력하며, 메모리 셀들을 프로그램하는 경우 프로그램을 위한 동작 전압들(예, Vpgm, Vpass, Vread)을 글로벌 라인들로 출력한다.
로우 디코더(140)는 제어 회로(120)의 로우 어드레스 신호들(RADD)에 응답하여, 전압 발생 회로(130)에서 발생된 동작 전압들을 메모리 셀 어레이(110)의 메모리 블록들 중 선택된 메모리 블록의 스트링들(ST1 내지 STk)로 전달한다. 즉, 동작 전압들은 선택된 메모리 블록의 로컬 라인들(DSL, WL[n:0], SSL)로 인가된다.
페이지 버퍼 회로(150)는 비트라인들(BLe 내지 BLo)과 각각 연결되는 페이지 버퍼들(P/B1~P/Bm)을 포함한다. 각각의 페이지 버퍼는 이븐 비트라인(BLe) 및 오드 비트라인(BLo)과 연결되어 쌍을 이룬다. 즉, 하나의 페이지 버퍼에 이븐 및 오드 비트라인들(BLe 및 BLo)이 연결된다. 또한, 페이지 버퍼 회로(150)는 다수의 래치들(미도시)을 포함하며, 각각의 래치에 프로그램 데이터를 저장하거나, 독출된 셀의 데이터를 저장하기도 한다. 페이지 버퍼 회로(150)는 제어 회로(120)로부터 출력되는 제어 신호들(PB SIGNALS)에 응답하여 셀들(Ca0,..., Ck0)에 데이터를 저장하는데 필요한 전압을 비트라인들(BL1 내지 BL4)에 각각 인가한다. 구체적으로, 페이지 버퍼 회로(150)는 메모리 셀들(Ca0,..., Ck0)의 프로그램 동작, 소거 동작 또는 리드 동작 시 비트라인들(BLe 및 BLo)을 프리차지 하거나, 비트라인들(BLe 및 BLo)의 전압 변화에 따라 검출된 메모리 셀들(Ca0,..., Ck0)의 문턱전압 레벨에 대응하는 데이터를 래치한다. 즉, 페이지 버퍼그룹(150)은 메모리 셀들(Ca0,..., Ck0)에 저장되는 데이터에 따라 비트라인들(BL1 내지 BLk)의 전압을 조절하고, 메모리 셀들(Ca0,..., Ck0)에 저장된 데이터를 검출한다.
데이터 체크회로(160)는 각각의 페이지 버퍼들(P/B1~P/Bm)로부터 오드 프로그램 데이터 신호들(DA)을 전달받고, 오드 프로그램 데이터가 프로그램할 데이터인지 아닌지를 체크(check)하여 데이터 신호들(DA SIGNALS)을 제어 회로(120)로 출력한다. 제어 회로(120)는 데이터 신호들(DA SIGNALS)에 따라 프로그램 동작의 목표레벨을 결정한다.
컬럼 선택 회로(170)는 제어 회로(120)에서 출력된 컬럼 어드레스 신호(CADD)에 응답하여 페이지 버퍼 회로(150)에 포함된 페이지 버퍼들을 선택한다. 리드 동작시, 컬럼 선택 회로(170)에 의해 선택된 페이지 버퍼들의 래치된 데이터가 출력된다.
입출력 회로(180)는 프로그램 동작 시 외부로부터 입력된 프로그램 데이터를 페이지 버퍼 회로(150)로 입력하기 위하여 제어 회로(120)에 제어에 따라 데이터 라인(DL)을 통해 프로그램 데이터를 컬럼 선택 회로(170)에 전달한다. 특히, 본 발명의 실시 예에서는 프로그램 데이터에 이븐 및 오드 셀들에 데이터를 모두 포함시키므로 8KByte의 프로그램 데이터가 입출력 회로(180)로 입력된다. 따라서, 컬럼 선택 회로(170)도 컬럼 데이터 라인(CDL)을 통해 8KByte의 프로그램 데이터를 페이지 버퍼 회로(150)의 페이지 버퍼들(P/B1~P/Bm)에 차례대로 전달한다. 이에 따라, 각각의 페이지 버퍼에는 이븐 셀의 프로그램 데이터와 오드 셀의 프로그램 데이터가 모두 입력된다. 또한, 입출력 회로(180)는 리드 동작 시, 페이지 버퍼들(P/B1~P/Bm)로부터 컬럼 선택 회로(160)를 통해 전달된 데이터를 외부로 출력한다.
패스/페일 체크 회로(190)는 프로그램 동작 후 실시되는 프로그램 검증 동작에서 프로그램된 메모리 셀들 중 문턱전압이 목표 전압보다 낮은 에러 셀의 발생 여부를 체크하고 그 결과를 체크 신호(PFC)로 출력한다. 또한, 패스/페일 체크 회로(190)는 에러 셀 발생 시 발생된 에러 셀들의 개수를 카운팅하고 카운팅 결과를 카운팅 신호(CS)로 출력하는 기능도 수행한다.
이하, 상기에서 설명한 반도체 메모리 장치에서 이븐 및 오드 셀들의 프로그램 데이터에 따라 목표레벨을 변경하여 이븐 및 오드 셀들을 프로그램하는 방법을 설명하면 다음과 같다.
도 3은 본 발명에 따른 프로그램 방법을 설명하기 위한 순서도이다.
프로그램 순서는 이븐 셀들 및 오드 셀들 중 선택된 셀들을 먼저 프로그램 한 후에 나머지 셀들을 프로그램하는데, 본 발명의 실시 예에서는 이븐 셀들을 먼저 프로그램한 후에 오드 셀들을 프로그램하도록 한다.
도 3을 참조하면, 프로그램 동작이 시작되면 페이지 버퍼에 포함된 래치들에 프로그램 데이터를 입력한다(단계 301). 하나의 페이지 버퍼에는 하나 이상의 래치들이 포함되는데, 본 발명의 실시 예에서는 적어도 세 개 이상의 래치들이 필요하다. 하나의 페이지 버퍼에 제1 래치 내지 제3 래치가 포함되는 경우, 제1 래치에는 이븐 셀에 대한 이븐 프로그램 데이터를 입력하고, 제2 래치에는 오드 셀에 대한 오드 프로그램 데이터를 입력한다(단계 302). 제3 래치는 입력된 프로그램 또는 검증 동작시 사용된다.
페이지 버퍼에 입력된 프로그램 데이터 중, 오드 프로그램 데이터가 프로그램 대상 데이터인지를 체크(check)한다(단계 303). 체크 결과, 오드 프로그램 데이터가 프로그램 대상 데이터(프로그램 대상 셀의 데이터)이면, 후속 수행될 오드 셀들의 프로그램 동작시 발생하는 간섭을 고려하여, 이븐 셀들의 목표레벨보다 낮은 기준레벨을 설정한다(단계 304). 기준레벨은 후속 수행할 오드 셀들의 프로그램 동작 시 발생하는 간섭으로 인해 문턱전압의 상승량만큼 목표레벨보다 낮게 설정하는 것이 바람직하다.
이븐 셀들의 문턱전압이 설정된 기준레벨에 모두 도달할 때까지 이븐 셀들을 프로그램한다(단계 305). 이븐 셀들의 프로그램 동작은 프로그램 전압을 점진적으로 상승시키는 ISPP(Incremental Step Pulse Program) 방식으로 수행할 수 있다. 프로그램 동작을 구체적으로 설명하면, 페이지 버퍼에 입력된 이븐 프로그램 데이터에 따라 이븐 비트라인들(BLe)을 프리차지 또는 디스차지한 후, 선택된 워드라인에 프로그램 전압을 인가하여 이븐 셀들을 프로그램한다. 이븐 셀들의 문턱전압이 설정된 기준레벨에 도달했는지를 검증한다. 프로그램할 이븐 셀들의 문턱전압이 모두 설정된 기준레벨에 도달할 때까지 프로그램 및 검증하는 동작을 반복 수행한다.
이븐 셀들의 프로그램 동작이 완료되면, 페이지 버퍼에 입력된 오드 프로그램 데이터를 이용하여 오드 셀들을 프로그램한다(단계 307). 이븐 셀들의 프로그램 동작에서는 오드 셀들의 프로그램 여부에 따라 목표레벨을 낮추었으나, 오드 셀들의 프로그램 동작에서는 후속 수행하는 프로그램 동작이 없으므로, 문턱전압이 최초 설정된 목표레벨에 도달할 때까지 오드 셀들의 프로그램 동작을 수행한다. 오드 셀들의 프로그램 동작도 이븐 셀들의 프로그램 동작과 동일한 ISPP 방식으로 수행할 수 있다.
만약, 오드 프로그램 데이터가 프로그램할 데이터 인지를 체크하는 '단계 303'에서, 오드 프로그램 데이터가 프로그램할 데이터가 아니면(프로그램 대상 셀의 데이터가 아니면) 이븐 셀들의 목표레벨을 낮추지 않고 이븐 셀들을 프로그램한다(단계 306). 이븐 셀들의 프로그램이 완료되면 오드 셀들을 프로그램한다(단계307).
오드 셀들의 프로그램 동작까지 모두 완료되면, 프로그램 동작을 종료한다.
상기 단계들 중, 오드 프로그램 데이터가 프로그램할 데이터 인지를 체크하는 방법(단계 303)을 설명하면 다음과 같다.
도 4는 본 발명에 따른 프로그램 방법을 설명하기 위한 페이지 버퍼의 블럭도이다.
도 4를 참조하면, 메모리 셀 어레이(110)와 페이지 버퍼 회로(150)는 이븐 및 오드 비트라인들(BLe 및 BLo)을 통해 연결된다. 페이지 버퍼 회로(150)는 다수의 페이지 버퍼들로 이루어지며, 각각의 페이지 버퍼는 제1 내지 제3 래치들을 포함한다. 컬럼 데이터 라인(CDL)을 통해 이븐 및 오드 셀들에 대한 프로그램 데이터가 입력되는데, 제1 래치에는 이븐 프로그램 데이터가 입력되고, 제2 래치에는 오드 프로그램 데이터가 입력되도록 한다.
제1 실시 예에 따른 데이터 체크 방법을 설명하면 다음과 같다.
각 페이지 버퍼들의 제2 래치에 입력된 데이터들을 데이터 체크회로(도 2의 160)에 순차적으로 출력한다. 이때 출력되는 신호들을 오드 프로그램 데이터 신호(DA)라 한다. 데이터 체크회로(도 2의 160)는 순차적으로 입력되는 오드 프로그램 데이터 신호(DA)에 따라 프로그램할 데이터인지 아니지를 판단하고, 그 결과인 데이터 신호들(DA SIGNALS)을 제어 회로(도 2의 120)에 순차적으로 출력한다. 제어 회로(120)는 순차적으로 인가되는 데이터 신호들(DA SIGNALS)에 따라 이븐 셀들의 프로그램 동작에 사용될 목표레벨을 설정한다. 만약, 이븐 셀의 양측으로 인접한 오드 셀들이 모두 프로그램할 셀들이거나, 인접한 오드 셀들 중 하나의 셀이라도 프로그램할 셀이 존재하면 이븐 셀의 목표레벨보다 낮은 기준레벨을 설정한다. 기준레벨은 오드 셀들의 프로그램 동작시 발생하는 간섭으로 인한 이븐 셀들의 문턱전압의 변동량을 고려하여 설정한다.
제2 실시 예에 따른 데이터 체크 방법을 설명하면 다음과 같다.
각 페이지 버퍼들의 제3 래치는 데이터가 입력되어 있지 않은 상태이므로, 각 페이지 버퍼들의 제2 래치에 입력된 데이터를 제3 래치로 전송한다. 구체적으로, 제1 페이지 버퍼의 제2 래치에 입력된 데이터를 제1 페이지 버퍼의 제3 래치로 전송한다. 그리고, 제2 페이지 버퍼의 제2 래치에 입력된 데이터를 제1 페이지 버퍼의 제3 래치와 제2 페이지 버퍼의 제3 래치에 각각 전송한다. 데이터 체크회로(160)는 각 페이지 버퍼들로부터 제3 래치에 저장된 데이터를 인가받고, 이븐 셀의 양측으로 인접한 오드 셀들이 프로그램할 셀들인지 아닌지를 체크하여 이에 대한 데이터 신호들(DA SIGNALS)을 제어 회로(120)로 전송한다.
상술한 바와 같이 프로그램 동작을 수행할 때, 이븐 셀들의 문턱전압 설정 방법을 설명하면 다음과 같다.
도 5는 본 발명의 프로그램 동작에 따른 문턱전압을 설명하기 위한 도면이다.
도 5를 참조하면, 이븐 셀들은 페이지 버퍼에 입력되는 이븐 프로그램 데이터에 따라 소거상태(ER)를 유지하거나, 다양한 레벨로 프로그램된다. 이때, 이븐 셀들과 인접한 오드 셀들이 프로그램할 셀들인 경우, 이븐 셀들의 문턱전압들을 최종 목표레벨인 제1 목표레벨(PV1), 제2 목표레벨(PV2) 및 제3 목표레벨(PV3)보다 낮은 제1 기준레벨(PL1), 제2 기준레벨(PL2) 및 제3 기준레벨(PL3)에 도달하도록 프로그램한다. 예를 들어, 제1 목표레벨(PV1)이 2.1V인 경우, 제1 기준레벨(PL1)은 0.2V 낮은 1.9V로 설정한다. 이때, 제1 기준레벨(PL1)은 오드 셀들의 프로그램 동작시 간섭으로 인해 증가하는 문턱전압의 변동량만큼 제1 목표레벨보다 낮추어 설정하며, 제2 기준레벨(PL2) 및 제3 기준레벨(PL3)도 동일한 방법으로 각각 설정한다.
이에 따라, 오드 셀들을 프로그램하기 전까지는 이븐 셀들의 문턱전압은 목표레벨보다 낮은 레벨을 유지하게 된다(502). 하지만, 오드 셀들을 프로그램하면 오드 셀들의 프로그램 동작시 발생하는 간섭으로 인해 이븐 셀들의 문턱전압들이 상승되어 최종 목표레벨에 도달하게 된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
110 : 메모리 셀 어레이 120 : 제어 회로
130 : 전압 공급 회로 140 : 로우 디코더
150 : 페이지 버퍼 회로 160 : 데이터 체크회로
170 : 컬럼 선택 회로 180 : 입출력 회로
190 : 패스/페일 체크 회로(190)

Claims (11)

  1. 이븐 메모리 셀들의 프로그램을 위한 이븐 프로그램 데이터 및 오드 메모리 셀들의 프로그램을 위한 오드 프로그램 데이터를 페이지 버퍼들에 입력하는 단계;
    상기 오드 프로그램 데이터에 따라 상기 오드 메모리 셀들이 프로그램 대상 셀들인지를 판단하기 위한 데이터 신호들을 출력하는 단계;
    상기 데이터 신호들에 따라 상기 이븐 메모리 셀들의 검증전압을 목표레벨로 유지하거나, 상기 목표레벨보다 낮은 기준레벨로 설정하는 단계;
    상기 이븐 메모리 셀들의 문턱전압이 상기 검증전압에 도달할 때까지, 상기 이븐 메모리 셀들을 프로그램하는 단계; 및
    상기 오드 메모리 셀들을 프로그램하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 오드 메모리 셀들이 프로그램할 셀들이면 상기 이븐 메모리 셀들의 워드라인에 인가하는 상기 검증전압을 상기 목표레벨보다 낮은 상기 기준레벨로 설정하고, 상기 오드 메모리 셀들이 프로그램할 셀들이 아니면 상기 검증전압을 상기 목표레벨로 유지시키는 불휘발성 메모리 장치의 동작 방법.
  4. 제3항에 있어서,
    상기 검증전압을 상기 기준레벨로 설정하는 경우, 상기 이븐 메모리 셀들의 프로그램 동작 시 발생하는 간섭으로 인한 문턱전압의 변동량만큼 상기 검증전압을 상기 목표레벨보다 낮추는 불휘발성 메모리 장치의 동작 방법.
  5. 제1항에 있어서,
    상기 오드 및 이븐 메모리 셀들을 프로그램하는 단계는 ISPP(Incremental Step Pulse Program) 방식으로 수행하는 불휘발성 메모리 장치의 동작 방법.
  6. 각각의 페이지 버퍼들에 이븐 및 오드 페이지의 프로그램 데이터를 입력하는 단계;
    상기 오드 페이지의 프로그램 데이터에 따라 오드 메모리 셀들이 프로그램 대상 셀들인지를 판단하기 위한 데이터 신호들을 출력하는 단계;
    상기 데이터 신호들에 따라 상기 이븐 페이지의 검증전압을 목표레벨로 유지하거나, 상기 목표레벨보다 낮은 기준레벨로 설정하는 단계;
    상기 이븐 페이지의 프로그램 동작을 수행하는 단계;
    상기 이븐 페이지에 포함된 상기 이븐 메모리 셀들의 문턱전압이 상기 설정된 목표레벨에 도달할 때까지 상기 이븐 페이지의 프로그램 동작을 반복 수행하는 단계; 및
    상기 오드 페이지의 프로그램 동작을 수행하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  7. 제6항에 있어서,
    상기 오드 및 이븐 페이지의 프로그램 동작은 ISPP(Incremental Step Pulse Program) 방식으로 수행하는 불휘발성 메모리 장치의 동작 방법.
  8. 이븐 메모리 셀들 및 오드 메모리 셀들이 포함된 메모리 셀 어레이;
    상기 이븐 메모리 셀들 및 상기 오드 메모리 셀들을 프로그램, 리드 또는 소거하기 위한 동작 전압들을 글로벌 라인들로 출력하는 전압 발생 회로;
    상기 글로벌 라인들에 인가된 상기 동작 전압들을 로컬 라인들을 통해 상기 메모리 셀 어레이로 전달하기 위한 로우 디코더;
    프로그램 동작 시 상기 이븐 및 오드 프로그램 데이터를 입력받고, 상기 이븐 및 오드 프로그램 데이터에 따라 상기 메모리 셀 어레이와 접속된 비트라인들을 프리차지 또는 디스차지하는 페이지 버퍼들;
    상기 페이지 버퍼들에 저장된 상기 오드 프로그램 데이터에 따라 데이터 신호들을 출력하는 데이터 체크회로; 및
    상기 데이터 신호들에 따라 상기 이븐 메모리 셀들의 검증전압을 결정하고, 결정된 검증전압을 포함한 동작 전압들을 상기 전압 발생 회로로 발생하여 상기 이븐 메모리 셀들을 프로그램한 후, 상기 오드 메모리 셀들을 프로그램하기 위해 상기 전압 발생 회로, 상기 로우 디코더, 상기 페이지 버퍼들 및 상기 데이터 체크회로를 제어하도록 구성된 제어 회로를 포함하는 불휘발성 메모리 장치.
  9. 제8항에 있어서,
    상기 각각의 페이지 버퍼는 상기 이븐 및 오드 메모리 셀들의 프로그램 데이터를 저장하기 위한 다수의 래치들이 포함된 불휘발성 메모리 장치.
  10. 제8항에 있어서,
    상기 각각의 페이지 버퍼는, 상기 오드 메모리 셀들의 프로그램 데이터를 저장하기 위한 제1 래치와 상기 이븐 메모리 셀들의 프로그램 데이터를 저장하기 위한 제2 래치를 포함하는 불휘발성 메모리 장치.
  11. 제10항에 있어서,
    상기 각각의 페이지 버퍼는, 서로 다른 페이지 버퍼에 포함된 상기 제2 래치의 데이터를 전송받기 위한 제3 래치를 더 포함하는 불휘발성 메모리 장치.
KR1020100066489A 2010-07-09 2010-07-09 불휘발성 메모리 장치 및 이의 동작 방법 KR101203256B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100066489A KR101203256B1 (ko) 2010-07-09 2010-07-09 불휘발성 메모리 장치 및 이의 동작 방법
US13/166,194 US20120008406A1 (en) 2010-07-09 2011-06-22 Nonvolatile memory device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100066489A KR101203256B1 (ko) 2010-07-09 2010-07-09 불휘발성 메모리 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20120005817A KR20120005817A (ko) 2012-01-17
KR101203256B1 true KR101203256B1 (ko) 2012-11-20

Family

ID=45438471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100066489A KR101203256B1 (ko) 2010-07-09 2010-07-09 불휘발성 메모리 장치 및 이의 동작 방법

Country Status (2)

Country Link
US (1) US20120008406A1 (ko)
KR (1) KR101203256B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130133491A (ko) * 2012-05-29 2013-12-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20130138019A (ko) 2012-06-08 2013-12-18 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제어 방법
US9977622B1 (en) * 2016-11-22 2018-05-22 Micron Technology, Inc. Buffer operations in memory
KR102068190B1 (ko) * 2018-03-20 2020-01-20 도실리콘 씨오., 엘티디. 낸드 플래쉬 메모리 장치의 프로그램 방법
US20220189557A1 (en) * 2019-06-17 2022-06-16 SK Hynix Inc. Memory device and method of operating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400532B2 (en) * 2006-02-16 2008-07-15 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
US7885119B2 (en) * 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
KR101534274B1 (ko) * 2009-02-25 2015-07-06 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법

Also Published As

Publication number Publication date
US20120008406A1 (en) 2012-01-12
KR20120005817A (ko) 2012-01-17

Similar Documents

Publication Publication Date Title
KR101198515B1 (ko) 반도체 메모리 소자의 동작 방법
JP4510060B2 (ja) 不揮発性半導体記憶装置の読み出し／書き込み制御方法
CN108573728B (zh) 半导体存储装置及存储器系统
US9082488B2 (en) Flash memory device and method of programming the same
KR101211840B1 (ko) 반도체 메모리 장치의 프로그램 방법
US8422305B2 (en) Method of programming nonvolatile memory device
US8520435B2 (en) Nonvolatile memory device and method of operating the same
US8908456B2 (en) Semiconductor memory device and operating method thereof
US20140340964A1 (en) Nonvolatile semiconductor memory device
KR101264019B1 (ko) 반도체 장치의 동작 방법
KR101150645B1 (ko) 비휘발성 반도체 메모리 장치
US8971109B2 (en) Semiconductor memory device and method of operating the same
US8804433B2 (en) Semiconductor memory device and operating method thereof
US20100182844A1 (en) Operating method used in read or verification method of nonvolatile memory device
US8923046B2 (en) Semiconductor memory device and method of operating the same
US20130083600A1 (en) Semiconductor device and method of operating the same
US8508992B2 (en) Semiconductor memory device and method of operating the same
JP2008091011A (ja) フラッシュメモリ素子とそのプログラム方法
US8351270B2 (en) Nonvolatile memory device and method of programming the device
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
US20150270003A1 (en) Non-volatile memory and method for programming the same
US20120063237A1 (en) Nonvolatile memory device and method of operating the same
KR20120059035A (ko) 반도체 메모리 장치의 프로그램 방법
US9318198B2 (en) Memory system and method of operating the same
KR20130008275A (ko) 반도체 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee