KR101981798B1 - 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법 - Google Patents

불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법 Download PDF

Info

Publication number
KR101981798B1
KR101981798B1 KR1020120065699A KR20120065699A KR101981798B1 KR 101981798 B1 KR101981798 B1 KR 101981798B1 KR 1020120065699 A KR1020120065699 A KR 1020120065699A KR 20120065699 A KR20120065699 A KR 20120065699A KR 101981798 B1 KR101981798 B1 KR 101981798B1
Authority
KR
South Korea
Prior art keywords
cell
dummy
cells
main memory
soft
Prior art date
Application number
KR1020120065699A
Other languages
English (en)
Other versions
KR20130142461A (ko
Inventor
오해순
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120065699A priority Critical patent/KR101981798B1/ko
Publication of KR20130142461A publication Critical patent/KR20130142461A/ko
Application granted granted Critical
Publication of KR101981798B1 publication Critical patent/KR101981798B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing

Abstract

본 발명은 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법에 관한 것으로, 더미 셀 및 메인 메모리 셀들에 대하여 소거 동작을 수행하는 단계와, 상기 메인 메모리 셀들에 대하여 제1 소프트 프로그램 동작을 수행하는 단계 및 상기 제1 소프트 프로그램 동작이 완료된 후, 상기 더미 셀에 대한 제2 소프트 프로그램 동작을 수행하는 단계를 포함한다.

Description

불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법{Erasing method and soft programming method of non volatile memory device}
본 발명은 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법에 관한 것으로, 소거 문턱 전압 분포를 개선하기 위한 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다. 이때 플로팅 게이트에 전자를 채워넣는 동작이 프로그램 동작, 플로팅 게이트에 채워진 전자를 방전시키는 동작을 소거 동작이라 한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 메모리 셀 어레이 구조에 있어서, 더미 셀을 추가한 형태의 셀 어레이 구조가 최근 사용되고 있다. 즉, 소스측 메모리 셀의 외곽 및 드레인측 메모리 셀의 외곽에 메모리 셀을 추가하여 더미 셀로 활용하는 것이다. 이는 최외곽 메모리 셀의 경우 프로그램 디스터브(disturb)가 잘 발생하고, 사이클링 특성, 리텐션 특성에 취약하여 이를 보완하기 위함이다.
도 1은 프로그램 동작을 수행한 더미 및 메인 셀들의 문턱 전압을 나타내는 그래프이며, 도 2는 프로그램 동작 후 소거 동작을 진행한 더미 및 메인 셀들의 문턱 전압을 나타내는 그래프이다.
더미 셀을 포함하는 메모리 셀 어레이 구조를 갖는 불휘발성 메모리 장치는 프로그램 동작 시 더미 셀은 소거 상태를 유지한 채 메인 셀들만 프로그램된다. 따라서 소거 동작 시 메인 셀 및 더미 셀에 소거 전압이 인가되면 메인 셀의 터널 절연막 양단에 인가되는 전압차가 더미 셀의 터널 절연막 양단에 인가되는 전압차보다 크게되어, 메인 셀의 문턱 전압이 더미 셀의 문턱 전압보다 더 낮도록 소거된다. 이로 인해 후속 소프트 프로그램 동작 시 문턱 전압 분포가 상대적으로 높은 더미 셀에 의해 소프트 프로그램 동작이 완료된 것으로 판단되어 소프트 프로그램 동작이 중지된다. 이로 인하여 BPD(Back Pattern Dependancy) 현상에 의해 메인 셀들의 문턱 전압 분포들이 균일하지 못하게 소거되는 문제점이 발생한다.
본 발명의 실시 예는 메인 셀의 소프트 프로그램 동작과 더미 셀의 소프트 프로그램 동작을 이원화하여 순차적으로 진행함으로써, 메인 셀 및 더미 셀의 문턱 전압 분포를 개선할 수 있는 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법을 제공한다.
본 발명의 일실시 예에 따른 불휘발성 메모리 장치의 소거 방법은 더미 셀 및 메인 메모리 셀들에 대하여 소거 동작을 수행하는 단계와, 상기 메인 메모리 셀들에 대하여 제1 소프트 프로그램 동작을 수행하는 단계 및 상기 제1 소프트 프로그램 동작이 완료된 후, 상기 더미 셀에 대한 제2 소프트 프로그램 동작을 수행하는 단계를 포함한다.
본 발명의 일실시 예에 따른 불휘발성 메모리 장치의 소프트 프로그램 방법은 더미 셀 및 메인 메모리 셀에 대하여 소거 동작이 완료된 불휘발성 메모리 장치가 제공되는 단계와, 상기 메인 메모리 셀에 대하여 제1 소프트 프로그램 동작을 수행하는 단계와, 상기 메인 메모리 셀들에 대하여 제1 소프트 프로그램 검증 동작을 수행하는 단계와, 상기 제1 소프트 프로그램 검증 동작 결과 패스로 판단된 경우, 상기 더미 셀에 대하여 제2 소프트 프로그램 동작을 수행하는 단계 및 상기 더미 셀들에 대하여 제2 소프트 프로그램 검증 동작을 수행하는 단계를 포함한다.
본 발명에 따르면, 소거 동작 후 메인 셀의 소프트 프로그램 동작과 더미 셀의 소프트 프로그램 동작을 각각 이원화하여 진행함으로써, 메인 셀 및 더미 셀의 문턱 전압 분포를 균일해지도록 개선할 수 있다.
도 1은 불휘발성 메모리 장치의 프로그램 동작 후의 메인 셀과 더미 셀의 문턱 전압 분포를 나타내는 그래프이다.
도 2는 불휘발성 메모리 장치의 소거 동작 후의 메인 셀과 더미 셀의 문턱 전압 분포를 나타내는 그래프이다.
도 3은 본 발명이 적용되는 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
도 4는 본 발명에 적용되는 불휘발성 메모리 장치의 메모리 셀 어레이를 도시한 상세 도면이다.
도 5는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 소거 방법을 도시한 순서도이다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 3은 본 발명이 적용되는 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
불휘발성 메모리 장치(100)는 메모리 셀 어레이(102), 페이지 버퍼(108), X/Y-디코더(104, 106), 고전압 발생기(110), 명령어 인터페이스 로직부(112), 명령어 레지스터(114), 어드레스 레지스터/카운터(116), 데이터 레지스터(118), IO 버퍼부(120)를 포함한다.
불휘발성 메모리 장치의 동작을 살펴보기로 한다.
먼저, 명령어 인터페이스 로직부(112)에 대하여 칩 인에이블 신호(/CE)가 디스에이블되고, 라이트 인에이블 신호(/WE)가 토글되면, 이에 응답하여, 명령어 인터페이스 로직부(112)가 IO 버퍼부(110)와 명령어 레지스터(114)를 통하여 수신되는 명령어 신호를 수신하고, 그 명령어에 따라 프로그램 명령, 소거 명령 또는 독출 명령등을 발생시킨다. 이때, 명령어 신호는 불휘발성 메모리 장치의 동작 모드를 결정하는 페이지 프로그램 셋업 코드(page program setup code)를 포함한다. 한편, 명령어 인터페이스 로직부(112)에서 출력되는 동작상태 신호(/R/B)는 일정 시간 동안 디스에이블되는데, 외부의 메모리 컨트롤러(미도시)는 동작상태 신호(/R/B)를 수신하고 불휘발성 메모리 장치가 프로그램/소거/독출 등의 동작 상태임을 인식한다. 즉, 동작상태 신호(/R/B)가 디스에이블되는 시간 동안, 메모리 셀 어레이 중 하나의 페이지에 대한 프로그램/소거/독출 등이 실행된다.
또한, 어드레스 레지스터/카운터(116)는 IO 버퍼부(120)를 통하여 수신되는 어드레스 신호를 수신하고, 로우 어드레스 신호 및 칼럼 어드레스 신호를 발생시킨다. 어드레스 신호는 메인 메모리 셀 중 하나에 포함되는 페이지들 중 하나에 대응한다.
데이터 레지스터(118)는 IO 버퍼부(120)를 통하여 수신되는 각종 데이터들을 임시저장하고, Y-디코더(106)로 전달한다.
고전압 발생기(110)는 프로그램 명령, 소거 명령 또는 독출 명령에 응답하여 바이어스 전압들을 발생하고 이를 페이지 버퍼(108), X-디코더(104) 등에 공급한다. 본 발명에서는 소거 동작 수행 후 소프트 프로그램 동작시 더미 셀에는 프로그램 전압이 인가되지 않도록 제어한다.
X-디코더(104)는 로우 어드레스 신호에 응답하여, 메모리 셀 어레이의 블록들 중 하나에 고전압 발생기(110)로 부터 공급받은 바이어스 전압들을 메모리 셀 어레이(102)에 공급한다.
Y-디코더(106)는 컬럼 어드레스 신호에 응답하여, 페이지 버퍼를 통하여 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 데이터 신호를 공급한다.
페이지 버퍼(108)는 IO 버퍼부(110) 및 Y-디코더(106)를 통하여 수신되는 데이터 신호를 래치하여 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 출력한다.
본 발명에 적용되는 메모리 셀 어레이(102)는 메인 메모리 셀과 더미 셀을 포함하는 구성을 갖는다. 도면을 참조하여 상세히 살펴보기로 한다.
도 4는 본 발명에 적용되는 불휘발성 메모리 장치의 메모리 셀 어레이를 도시한 상세 도면이다.
불휘발성 메모리 장치(200)는 메모리 셀 어레이(210)와 페이지 버퍼(220)를 포함한다.
메모리 셀 어레이(210)는 데이타를 저장하는 메인 메모리 셀들(MC0~MCn)을 포함하는 셀 스트링(215), 메인 메모리 셀들과 비트라인을 선택적으로 접속시키는 드레인 선택 트랜지스터(211, DST), 메인 메모리 셀들과 공통 소스 라인(CSL)을 선택적으로 접속시키는 소스 선택 트랜지스터(219, SST), 메인 메모리 셀(MCn)과 드레인 선택 트랜지스터(211) 사이에 접속된 드레인측 더미 셀(213, DDC), 메인 메모리 셀(MC0)과 소스 선택 트랜지스터(219) 사이에 접속된 소스측 더미 셀(217, SDC)을 포함한다. 메모리 셀 어레이(210)는 하나의 단위 메모리 셀 블록이 된다. 메인 메모리 셀들(MC0~MCn)은 워드 라인들(WL<0:n>)을 통하여 인가되는 각종 고전압에 따라 프로그램, 독출, 소거 동작등이 수행된다. 드레인 선택 트랜지스터(DST)들은 드레인 선택 라인(DSL)을 통해 인가되는 전압에 따라 비트라인과 드레인측 더미 셀(213, DDC)을 선택적으로 접속시킨다. 또한 소스 선택 트랜지스터(SST)들은 소스 선택 라인(SSL)을 통해 인가되는 전압에 따라 공통 소스라인(CSL)과 소스측 더미 셀(217, SDC)을 선택적으로 접속시킨다.
드레인측 더미 셀(213, DDC)과 소스측 더미 셀(217, SDC)은 메인 메모리 셀들(MC0~MCn)과 동일한 특성을 갖는 불휘발성 메모리 셀이다. 즉, 메인 메모리 셀과 동일한 특성을 가지면서, 프로그램 동작, 독출 동작, 소거 동작이 수행될 수 있다.
이러한 더미 셀에 대해서 프로그램 동작은 실시하지 않지만, 디스터브 발생 방지를 위하여 소거 동작은 수행하게 된다. 즉 메인 메모리 셀의 소거 동작시에 더미 셀에 대해서도 소거 동작을 수행하게 된다.
한편, MLC(Multi level cell) 프로그램 방법의 적용에 따라 독출마진을 충분히 확보시키기 위하여, 각 상태별 분포의 폭을 최소화시킬 필요가 있다. 이를 위해 소거 동작이 수행된 셀들에 대하여 소프트 프로그램 동작을 수행하여 소거 셀들의 분포를 좁히게 된다. 소프트 프로그램 동작은 일반 프로그램 동작과 유사한 방법으로 수행되나, 소거 상태에 있는 셀들의 문턱 전압을 상승시키되 0V 보다는 낮도록 프로그램함으로써 문턱전압의 분포를 좁히게 된다.
도 5는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 소거 방법을 도시한 순서도이다.
먼저, 더미 셀 및 메인 메모리 셀들에 대하여 소거 동작을 수행한다(S110).
소거 동작은 도 4에 도시된 메모리 셀 블록 단위로 진행된다. 즉 메모리 셀 블록(210)내에 포함된 메인 메모리 셀들(MC0~MCn) 및 더미 셀(DDC, SDC)에 대하여 동시에 소거 동작이 수행된다. 메인 메모리 셀들(MC0~MCn) 및 더미 셀(DDC, SDC)의 워드라인들에 0V의 전압을 인가하고, 웰에 대략 20V의 고전압을 인가하여 수행될 수 있다. 또는 ISPE(Incremental step pulse erase) 소거 동작에 따라 수행될 수 있다.
다음으로, 소거 동작에 대하여 소거 검증 동작을 수행한다(S120).
통상적인 소거 검증 동작에 따라 검증 동작을 수행하며, 검증 대상은 메인 메모리 셀들(MC0~MCn) 및 더미 셀(DDC, SDC)이 된다. 검증 결과 모든 셀들이 소거된 것으로 판단되면 다음 단계인 소프트 프로그램 동작을 수행한다.
다음으로, 메인 메모리 셀들에 대하여 소프트 프로그램 동작을 수행한다(S130).
메인 메모리 셀들의 소프트 프로그램 동작은 메인 메모리 셀들(MC0~MCn)의 워드라인에 프로그램 전압(7 내지 10V)을 인가시켜 수행된다. 이때, 더미 셀(DDC, SDC)들의 워드라인에 대해서는 프로그램 금지 전압(0V)을 인가시켜 소프트 프로그램 동작이 수행되지 않도록 한다. 소프트 프로그램 동작은 통상적인 ISPP(Incremental step pulse program) 동작에 따라 수행된다. 다만 일반 프로그램 동작이 아니므로, 각 워드라인에 인가되는 프로그램 전압 펄스의 레벨은 일반 프로그램에 비하여 낮게 인가된다. 대략 7~12V(바람직하게는 7 내지 10V)의 시작 전압 및 0.1~0.3V의 스텝전압(바람직하게는 0.2V)에 따라 소프트 프로그램 동작을 수행하게 된다.
이와 같이 더미 셀들에 대해서는 소프트 프로그램 동작이 수행되지 않도록 차단하게 되므로, 더미 셀들의 문턱전압은 상승하지 않고 소거 상태의 값을 유지하게 된다.
다음으로, 메인 메모리 셀들의 소프트 프로그램 검증 동작을 수행한다(S140).
통상적인 소프트 프로그램 검증 동작에 따라 검증 동작을 수행하며, 검증 대상은 메인 메모리 셀들(MC0~MCn)이 된다. 전체 셀 스트링을 대상으로 검증 동작을 수행하는 경우, 메모리 셀들의 워드라인에는 대략 0V의 전압을 인가하여 검증 동작이 수행되도록 하고, 더미 셀들의 워드라인에는 하이레벨의 전압을 인가하여 검증 동작이 수행되지 않도록 한다. 0V 이상으로 프로그램된 셀이 최초로 발생된 시점에서 검증 동작 결과 패스로 판단한다.
상술한 소프트 프로그램 검증 동작은 메인 메모리 셀들(MC0~MCn)의 목표 문턱 전압 값이 0보다 낮음 음의 문턱 전압 값, 예를 들어 -1V일 경우 사용할 수 없다.
메인 메모리 셀들(MC0~MCn)의 목표 문턱 전압 값이 0보다 낮음 음의 문턱 전압 값일 경우, 메인 메모리 셀들의 워드라인에 인가되는 전압을 제외한 나머지 전압 조건을 변경한다.
예를 들어, 메인 메모리 셀들의 워드라인에 인가되는 전압은 0V의 전압을 유지하고, 메인 메모리 셀들과 연결된 비트라인의 전압을 종래의 프리차지 전압에서 1V 상승시킨 새로운 전압으로 프리차지한다. 또한 종래에 0V가 인가되던 P웰에도 1V의 전압이 상승된 새로운 전압을 인가한다. 이로 인하여 검증 동작 시 메인 메모리 셀들의 문턱 전압은 1V 상승된 값으로 센싱된다.
다음으로, 더미 메모리 셀들에 대하여 소프트 프로그램 동작을 수행한다(S150).
더미 셀(DDC, SDC)들의 소프트 프로그램 동작은 메인 메모리 셀들(MC0~MCn)의 소프트 프로그램 동작과 유사하다. 더미 셀(DDC, SDC)들의 워드라인에 프로그램 전압을 인가시켜 수행하되, 메인 메모리 셀(MC0~MCn)들의 워드라인에 대해서는 프로그램 금지 전압(0V)을 인가시켜 소프트 프로그램 동작이 수행되지 않도록 한다. 소프트 프로그램 동작은 통상적인 ISPP(Incremental step pulse program) 동작에 따라 수행된다. 다만 일반 프로그램 동작이 아니므로, 각 워드라인에 인가되는 프로그램 전압 펄스의 레벨은 일반 프로그램에 비하여 낮게 인가된다. 대략 3~7V의 시작 전압 및 0.1~0.3V의 스텝전압에 따라 소프트 프로그램 동작을 수행하게 된다.
이와 같이 메인 메모리 셀들에 대해서는 소프트 프로그램 동작이 수행되지 않도록 차단하게 되므로, 메인 메모리 셀들의 문턱전압은 상승하지 않는다.
다음으로, 더미 셀들의 소프트 프로그램 검증 동작을 수행한다(S160).
통상적인 소프트 프로그램 검증 동작에 따라 검증 동작을 수행하며, 검증 대상은 더미 셀들(DDC, SDC)이 된다. 전체 셀 스트링을 대상으로 검증 동작을 수행하는 경우, 메모리 셀들의 워드라인에는 대략 0V의 전압을 인가하여 검증 동작이 수행되도록 하고, 더미 셀들의 워드라인에는 하이레벨의 전압을 인가하여 검증 동작이 수행되지 않도록 한다. 0V 이상으로 프로그램된 셀이 최초로 발생된 시점에 검증 동작 결과 패스로 판단한다.
상술한 더미 셀들의 소프트 프로그램 검증 동작은 더미 셀들(MC0~MCn)의 목표 문턱 전압 값이 0보다 낮음 음의 문턱 전압 값, 예를 들어 -1V일 경우 사용할 수 없다.
따라서, 더미 셀들(DDC, SDC)의 목표 문턱 전압 값이 0보다 낮음 음의 문턱 전압 값일 경우, 더미 셀들의 워드라인에 인가되는 전압은 0V의 전압을 유지하고, 더미 셀들과 연결된 비트라인의 전압을 종래의 프리차지 전압에서 1V 상승시킨 새로운 전압으로 프리차지한다. 또한 종래에 0V가 인가되던 P웰에도 1V의 전압이 상승된 새로운 전압을 인가한다. 이로 인하여 검증 동작 시 더미 셀들의 문턱 전압은 1V 상승된 값으로 센싱된다.
상술한 바와 같이 소거 동작 후 메인 셀의 소프트 프로그램 동작과 더미 셀의 소프트 프로그램 동작을 각각 이원화하여 진행함으로써, 메인 셀 및 더미 셀의 문턱 전압 분포를 균일해지도록 개선할 수 있다.
102 : 메모리 셀 어레이 104, 106 : X/Y-디코더
108 : 페이지 버퍼 110 : 고전압 발생기
112 : 명령어 인터페이스 로직부 114 : 명령어 레지스터
116 : 어드레스 레지스터/카운터 118 : 데이터 레지스터
120 : IO 버퍼부
MC0~MCn : 메인 메모리 셀 DDC, SDC : 더미 셀

Claims (5)

  1. 더미 셀 및 메인 메모리 셀들에 대하여 소거 동작을 수행하는 단계;
    상기 메인 메모리 셀들 중 설정 전압 이상으로 프로그램된 셀이 최초로 발생될 때까지 상기 메인 메모리 셀들에 대하여 제1 소프트 프로그램 동작을 수행하는 단계; 및
    상기 제1 소프트 프로그램 동작이 완료된 후, 상기 더미 셀들 중 상기 설정 전압 이상으로 프로그램된 셀이 최초로 발생될 때까지 상기 더미 셀에 대한 제2 소프트 프로그램 동작을 수행하는 단계를 포함하는 불휘발성 메모리 장치의 소거 방법.
  2. 제1항에 있어서,
    상기 더미 셀은 드레인 선택 트랜지스터와 상기 메인 메모리 셀 중 제1 최외각 메모리 셀 사이에 접속된 드레인측 더미 셀과, 소스 선택 트랜지스터와 상기 메인 메모리 셀 중 제2 최외각 메모리 셀 사이에 접속된 소스측 더미 셀을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  3. 제1항에 있어서,
    상기 제1 소프트 프로그램 동작을 수행하는 단계는 상기 메인 메모리 셀들의 워드라인에는 소프트 프로그램 전압을 인가하되, 상기 더미 셀들의 소프트 프로그램을 방지하기 위하여 상기 더미 셀들의 워드라인에는 프로그램 금지 전압을 인가하는 불휘발성 메모리 장치의 소거 방법.
  4. 더미 셀 및 메인 메모리 셀에 대하여 소거 동작이 완료된 불휘발성 메모리 장치가 제공되는 단계;
    상기 메인 메모리 셀에 대하여 제1 소프트 프로그램 동작을 수행하는 단계;
    상기 메인 메모리 셀들에 대하여 제1 소프트 프로그램 검증 동작을 수행하되, 상기 메인 메모리 셀들 중 설정 전압 이상으로 프로그램된 셀이 최초로 발생된 시점에서 검증 동작 결과 패스로 판단하는 단계;
    상기 제1 소프트 프로그램 검증 동작 결과 패스로 판단된 경우, 상기 더미 셀에 대하여 제2 소프트 프로그램 동작을 수행하는 단계; 및
    상기 더미 셀들에 대하여 제2 소프트 프로그램 검증 동작을 수행하되, 상기 더미 셀들 중 상기 설정 전압 이상으로 프로그램된 셀이 최초로 발생된 시점에서 검증 동작 결과 패스로 판단하는 단계를 포함하는 불휘발성 메모리 장치의 소프트 프로그램 방법.
  5. 제4항에 있어서,
    상기 제1 소프트 프로그램 동작을 수행하는 단계는 상기 메인 메모리 셀들의 워드라인에는 소프트 프로그램 전압을 인가하되, 상기 더미 셀들의 소프트 프로그램을 방지하기 위하여 상기 더미 셀들의 워드라인에는 프로그램 금지 전압을 인가하고,
    상기 제2 소프트 프로그램 동작을 수행하는 단계는 상기 더미 셀들의 워드라인에는 상기 소프트 프로그램 전압을 인가하되, 상기 메인 메모리 셀들의 소프트 프로그램을 방지하기 위하여 상기 메인 메모리 셀들의 워드라인에는 상기 프로그램 금지 전압을 인가하는 불휘발성 메모리 장치의 소프트 프로그램 방법.


KR1020120065699A 2012-06-19 2012-06-19 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법 KR101981798B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120065699A KR101981798B1 (ko) 2012-06-19 2012-06-19 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120065699A KR101981798B1 (ko) 2012-06-19 2012-06-19 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20130142461A KR20130142461A (ko) 2013-12-30
KR101981798B1 true KR101981798B1 (ko) 2019-05-23

Family

ID=49986044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120065699A KR101981798B1 (ko) 2012-06-19 2012-06-19 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법

Country Status (1)

Country Link
KR (1) KR101981798B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141278A (zh) * 2019-03-25 2022-03-04 长江存储科技有限责任公司 3d存储器件及其数据操作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080239822A1 (en) 2006-09-28 2008-10-02 Kabushiki Kaisha Toshiba Semiconductor memory device and method for controlling the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896190B1 (ko) * 2007-06-11 2009-05-12 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법
KR20100027784A (ko) * 2008-09-03 2010-03-11 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080239822A1 (en) 2006-09-28 2008-10-02 Kabushiki Kaisha Toshiba Semiconductor memory device and method for controlling the same

Also Published As

Publication number Publication date
KR20130142461A (ko) 2013-12-30

Similar Documents

Publication Publication Date Title
US10043579B2 (en) Nonvolatile semiconductor memory device
KR100996040B1 (ko) 불휘발성 메모리 장치의 동작 방법
TWI567744B (zh) 半導體裝置的操作方法
US7944756B2 (en) Non-volatile semiconductor memory device
US8717821B2 (en) Nonvolatile memory device and method of programming the same
JP2008084471A (ja) 半導体記憶装置
JP2009301616A (ja) 不揮発性半導体記憶装置
JP2012226806A (ja) 不揮発性半導体記憶装置
KR100891406B1 (ko) 불휘발성 메모리 소자의 소거 방법
KR100888616B1 (ko) 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR100960466B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP2012069201A (ja) 不揮発性半導体記憶装置
KR20120059035A (ko) 반도체 메모리 장치의 프로그램 방법
WO2006059375A1 (ja) 半導体装置および半導体装置の制御方法
KR101981798B1 (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법
KR100967010B1 (ko) 불휘발성 메모리 장치 및 그 프로그램 방법
CN113345503A (zh) 半导体存储装置以及读出方法
JP5081755B2 (ja) 不揮発性半導体記憶装置とその読み出し方法
KR100967009B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20100054468A (ko) 불휘발성 메모리 장치의 소거방법 및 프로그램 방법
KR20100027784A (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법
KR100784864B1 (ko) 소거 동작 후에 포스트 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR20090026510A (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20100074651A (ko) 플래시 메모리 소자의 동작 방법
KR20110001572A (ko) 불휘발성 메모리 장치 및 그것의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right