KR100967009B1 - 불휘발성 메모리 장치의 프로그램 방법 - Google Patents

불휘발성 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR100967009B1
KR100967009B1 KR1020080115017A KR20080115017A KR100967009B1 KR 100967009 B1 KR100967009 B1 KR 100967009B1 KR 1020080115017 A KR1020080115017 A KR 1020080115017A KR 20080115017 A KR20080115017 A KR 20080115017A KR 100967009 B1 KR100967009 B1 KR 100967009B1
Authority
KR
South Korea
Prior art keywords
program
voltage
reference voltage
target cell
cell
Prior art date
Application number
KR1020080115017A
Other languages
English (en)
Other versions
KR20100056048A (ko
Inventor
심근수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080115017A priority Critical patent/KR100967009B1/ko
Priority to US12/621,873 priority patent/US8279675B2/en
Publication of KR20100056048A publication Critical patent/KR20100056048A/ko
Application granted granted Critical
Publication of KR100967009B1 publication Critical patent/KR100967009B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명에서는 각 프로그램 대상 셀들이 각 기준전압이상으로 프로그램되는 시점을 최대한 일치시키기 위하여, 각 프로그램 대상 셀들의 상태에 따라 프로그램 동작시 비트라인에 인가되는 전압을 상이하게 설정하는 불휘발성 메모리 장치의 프로그램 방법을 제공한다.
본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 LSB(Least significant bit) 프로그램 동작이 완료된 불휘발성 메모리 장치가 제공되는 단계와, 선택된 워드라인에는 프로그램 전압, 비선택된 워드라인에는 패스전압, 프로그램 금지셀의 비트라인에는 전원전압, 제1 프로그램 대상 셀의 비트라인에는 제3 기준전압에서 제1 기준전압만큼을 감산시킨 전압(PV3-PV1), 제2 프로그램 대상 셀의 비트라인에는 제3 기준전압에서 제2 기준전압만큼을 감산시킨 전압(PV3-PV2), 제3 프로그램 대상 셀의 비트라인에는 0V의 전압을 인가하여 프로그램 동작을 수행하는 단계를 포함한다.
프로그램, 기준전압, LSB, MSB, 간섭

Description

불휘발성 메모리 장치의 프로그램 방법{Programming method of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨 을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 프로그램 방법에 있어서, 인접한 셀의 문턱전압 변화에 따라 다양한 형태의 간섭현상이 발생하고 있다. 특히 하나의 셀에 2비트이상의 데이터를 저장시킬 수 있는 멀티 레벨 셀 프로그램 방법에서는 각 상태별 문턱전압의 마진이 좁아지므로, 이러한 간섭현상에 의한 오작동 문제가 발생할 수 있다. 따라서 인접셀의 프로그램 동작에 의한 간섭현상을 최소화할 필요가 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 각 프로그램 대상 셀들이 각 기준전압이상으로 프로그램되는 시점을 최대한 일치시키기 위하여, 각 프로그램 대상 셀들의 상태에 따라 프로그램 동작시 비트라인에 인가되는 전압을 상이하게 설정하는 불휘발성 메모리 장치의 프로그램 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 LSB(Least significant bit) 프로그램 동작이 완료된 불휘발성 메모리 장치가 제공되는 단계와, 선택된 워드라인에는 프로그램 전압, 비선택된 워드라인에는 패스전압, 프로그램 금지셀의 비트라인에는 전원전압, 제1 프로그램 대상 셀의 비트라인에는 제3 기준전압에서 제1 기준전압만큼을 감산시킨 전압(PV3-PV1), 제2 프로그램 대상 셀의 비트라인에는 제3 기준전압에서 제2 기준전압만큼을 감산시킨 전압(PV3-PV2), 제3 프로그램 대상 셀의 비트라인에는 0V의 전압을 인가하여 프로그램 동작을 수행하는 단계를 포함한다.
전술한 본원 발명의 과제 해결 수단에 따라 각 프로그램 대상 셀 별로 프로그램 되는 시점, 또는 그 시점에 인가되는 프로그램 전압이 거의 일치되도록 하여, 인접 셀의 문턱전압 변화에 의한 간섭현상을 최소화 할 수 있다. 특히 X 방향의 간섭을 최소화할 수 있다. 한편, 본원 발명에 따르면 프로그램 시작전압을 통상의 방 법에 비하여 더 상승시켜 인가할 수 있다. 즉 비트라인 전압을 인가시킨만큼 프로그램 시작전압을 향상시킬 수 있고, 이러한 경우 ISPP 프로그램 방법에서 프로그램 동작과 검증 동작이 반복되는 횟수를 감소시켜, 프로그램 동작의 처리량(throughput)을 증가시킬 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a는 통상적인 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방식을 설명하기 위한 도면이고, 도 1b는 상기 멀티 레벨 셀 프로그램 방식에 있어서 프로그램동작이 진행되는 순서를 도시한 도면이다.
상기 멀티 레벨 셀 프로그램방법은 하나의 셀에 2비트 이상의 정보를 저장시키기 위한 프로그램 방법이다. 싱글 레벨 셀 프로그램 방법에서는 프로그램 동작에 의하여 문턱전압이 구별되는 서로 다른 두 개의 상태를 만든다. 그러나 멀티 레벨 셀 프로그램 방법에서는 이와 같은 프로그램 동작을 반복 수행하여 2 비트 이상의 정보를 저장시키게 된다.
도시된 바와 같이 LSB(Least significant bit) 프로그램 동작에 의하여 서로 다른 두 개의 상태, 즉 제1 상태 및 제2 상태가 형성된다. 이는 싱글 레벨 셀 프로그램 동작과 동일하게 수행된다. 다음으로 MSB(Most significant bit) 프로그램 동작에 의해서 제1 상태에 있는 셀들중 일부가 제4 상태로 프로그램되고, 제2 상태에 있는 셀들 중 일부가 제3 상태로 프로그램된다. 이와 같이 LSB 프로그램과 MSB 프로그램 동작을 수행하여 서로 다른 네 개의 상태를 만들 수 있으며, 그에 따라 하나의 셀에 2비트의 데이터를 저장할 수 있게 된다. 이때 제1 상태에 있는 셀들 또는 제2 상태에 있는 셀들 중 MSB 프로그램 대상이 되지 않는 셀들은 LSB 프로그램시의 문턱전압을 유지하게 된다.
이와 같은 멀티 레벨 셀 프로그램 방법을 실제 수행할 경우 그 프로그램이 진행되는 순서도는 도 1b에 도시된바와 같다. 각 직육면체에 표시된 숫자는 프로그램 순서를 의미한다. 먼저 오드비트라인(BLo)과 접속된 셀들에 대하여 프로그램이 진행된 후 이븐비트라인(BLe)과 접속된 셀들에 대해서 프로그램이 진행된다. 다만 이는 실시자의 선택에 변경가능한 순서이다. 그리고 제1 워드라인(WL0)부터 순차적으로 프로그램이 진행된다.
즉, 제1 워드라인과 접속된 셀들 중 오드비트라인(BLo)과 접속된 셀들에 대하여 먼저 LSB 프로그램이 진행되고, 이어서 해당 셀들에 대하여 MSB 프로그램이 진행된다. 이후 제1 워드라인과 접속된 셀들 중 이븐비트라인(BLe)과 접속된 셀들에 대하여 먼저 LSB 프로그램이 진행되고, 이어서 해당 셀들에 대하여 MSB 프로그램이 진행된다. 이와 같은 순서에 따라 프로그램 동작이 진행된다.
이때, ‘4, 5’로 표시된 셀들의 경우 나중에 프로그램 동작이 수행되는 셀들에 의하여 간섭(interference)현상을 받게 된다. 즉 A는 Y방향의 인접셀(8,9)의 프로그램 동작에 의한 커플링 비를 나타내고, B는 X 방향의 인접셀(6,7)의 프로그램 동작에 의한 커플링 비를 나타내며, C는 대각방향의 인접셀(10, 11)의 프로그램 동작에 의한 커플링 비를 나타낸다. 이러한 간섭현상은 상기 셀들(4, 5)에 대한 프로그램 동작이 완료된 뒤 주변 셀들에 대한 프로그램 동작이 진행됨에 따라 발생하게 된다.
이러한 간섭현상, 특히 X 방향의 간섭현상을 방지하기 위하여 또 다른 프로그램 방법이 제안되었다.
도 2a는 통상적인 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방식을 설명하기 위한 도면이고, 도 2b는 상기 멀티 레벨 셀 프로그램 방식에 있어서 프로그램동작이 진행되는 순서를 도시한 도면이다.
도시된 바와 같이 LSB 프로그램 동작에 의하여 서로 다른 두 개의 상태, 즉 제1 상태 및 제3 상태가 형성된다. 다음으로 MSB 프로그램 동작에 의해서 제1 상태에 있는 셀들 중 일부가 제2 상태로 프로그램되고, 제3 상태에 있는 셀들 중 일부가 제4 상태로 프로그램된다. 이때 도 1a의 경우와 달리 제4 상태의 셀들은 제3 상태의 셀들로부터 형성되므로, 문턱전압의 변화량이 상대적으로 작아 간섭현상을 감소시킬 수 있다. 한편, 도 1a의 경우와 달리 제3 상태에 있는 셀들 중 제3 상태를 유지시키고자 하는 경우에도 문턱전압이 다소 상승되는 것을 볼수 있다.
이와 같은 멀티 레벨 셀 프로그램 방법은 도 2b에 도시된바와 같이 수행될 수 있다. 이때 그 수행순서는 실시자의 선택에 따라 변경가능하다.
도 2b에 따르면 비트라인별로 별도의 순서를 부여하지 않고 동일하게 프로그램을 진행한다. 즉, 제1 워드라인과 접속된 셀들 전체에 대해서 LSB 프로그램 동작을 수행한다. 다음으로, 제2 워드라인과 접속된 셀들 전체에 대해서 LSB 프로그램 동작을 수행하고, 다시 제1 워드라인과 접속된 셀들 전체에 대해서 MSB 프로그램 동작을 수행한다. 이러한 프로그램 방법을 ABL(All bit-line) 프로그램 방법이라 하기도 한다.
다만, 이러한 방법에 의하더라도 Y 방향, 대각 방향의 간섭은 여전히 발생하게 되고, 인접셀과 목적하는 상태가 다른 경우에는 X 방향의 간섭 또한 발생하게 된다.
도 1a의 경우, 인접셀에 가장 큰 간섭을 발생시키는 경우는 제1 상태에서 제4 상태로 프로그램되는 경우이다. 도 2a의 경우, 인접셀에 가장 큰 간섭을 발생시키는 경우는 제3 상태에서 제4 상태로 프로그램되는 경우이다. 문턱전압의 변화량이 감소되어 X 방향의 간섭을 다소 감소시킬 수 있기는 하나 충분한 양은 아니다. 이에 본원 발명에서는 간섭 현상을 최소화시킬 수 있는 방법을 제시하고자 한다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법의 개념을 설명하기 위한 도면이고, 도 4는 본원 발명의 일 실시예에 따른 불휘 발성 메모리 장치의 프로그램 방법에서 각 셀의 워드라인과 비트라인에 인가되는 전압을 표시한 표이다.
상기 불휘발성 메모리 장치는 다수의 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메모리 셀과 접속되어 특정 데이터를 프로그램하거나 상기 메모리 셀에 저장된 데이터를 독출하는 페이지 버퍼를 포함한다. 도면에서는 메모리 셀 어레이(300)의 일부를 도시하고 있다.
상기 메모리 셀 어레이(300)는 데이타를 저장하는 메모리 셀들(MC0~MCn)과, 상기 메모리 셀들을 선택하여 활성화하는 워드 라인들(WL<0:n>)과, 상기 메모리 셀의 데이타를 입출력할 수 있는 비트 라인들(BL0, BL1, BL2)을 포함하며, 상기 복수개의 워드 라인들 및 복수개의 비트 라인들이 메트릭스 형태로 배열된 구조이다.
상기 메모리 셀 어레이(300)는 비트라인과 메모리 셀 사이에 접속되는 드레인 선택 트랜지스터(DST)와, 공통 소스 라인(CSL)과 메모리 셀 사이에 접속되는 소스 선택 트랜지스터(SST)를 포함한다. 또한, 상기 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 직렬 접속된 복수의 메모리 셀들을 포함하는데 이를 셀 스트링이라 한다. 상기 메모리 셀들의 게이트는 워드 라인들에 연결되며, 동일한 워드 라인에 공통으로 연결된 메모리 셀들의 집합을 페이지라 한다. 각각의 비트 라인에 연결된 복수개의 스트링들이 공통 소스 라인에 병렬로 연결되어 메모리 셀 블록을 구성한다.
통상적인 불휘발성 메모리 장치의 프로그램 동작에서는 워드라인에 인가되는 전압과 비트라인에 인가되는 전압에 따라 해당 셀의 프로그램 동작 수행여부가 결 정된다. 기준전압이상으로 프로그램하고자 하는 셀의 워드라인에는 프로그램 전압(Vpgm)을 인가하고, 그 밖의 워드라인에는 상기 프로그램 전압 보다 낮은 패스 전압(Vpass)을 인가시킨다. 상기 패스 전압은 FN 터널링에 의한 프로그램 동작은 수행되지 않도록 하면서, 메모리 셀의 상태와 무관하게 각 메모리 셀이 턴온될 수 있도록하는 전압범위를 갖는다.
상기 프로그램 전압(Vpgm)이 인가되는 워드라인에 포함된 셀, 즉 동일 페이지 내의 셀들은 비트라인에 인가되는 전압에 따라 프로그램 여부가 결정된다. 통상적으로는 프로그램 대상 셀의 비트라인은 0V로 유지시키고, 프로그램 금지 셀(혹은 소거 대상 셀)의 비트라인은 전원전압(Vcc)이 인가되도록 한다. 따라서 프로그램 대상 셀의 게이트에는 프로그램 전압(Vpgm), 셀의 채널에는 0V가 인가되어 FN 터널링에 의한 프로그램이 이루어진다. 그러나 상기 프로그램 전압(Vpgm)이 인가되는 워드라인의 프로그램 금지 셀의 게이트에는 프로그램 전압(Vpgm), 셀의 채널에는 전원전압(Vcc)이 인가되어 FN 터널링에 의한 프로그램이 이루어지지 않는다.
본원 발명에서는 멀티 레벨 셀 프로그램 방법에 있어서, 프로그램 시키고자 하는 각 상태에 따라 비트라인 별로 인가되는 전압을 다르게 하고자 한다. 본 방법에서는 제3 기준전압(PV3)이상으로 프로그램 시키고자 하는 셀, 즉 제3 프로그램 대상 셀들과, 제2 기준전압(PV2)이상으로 프로그램 시키되 상기 제3 기준전압(PV3)보다 낮게 프로그램 시키고자 하는 셀, 즉 제2 프로그램 대상 셀들과, 제1 기준전압(PV1)이상으로 프로그램 시키되 상기 제2 기준전압(PV2)보다 낮게 프로그램 시키 고자 하는 셀, 즉 제1 프로그램 대상 셀들, 프로그램 금지 셀로 각 셀들을 구분한다.
도 4를 참조하면, 비선택된 워드라인에는 패스전압(Vpass)이 인가된다. 또한 프로그램 금지 셀의 비트라인에는 전원전압(Vcc)이 인가된다.
제3 프로그램 대상 셀의 비트라인에는 0V의 전압이 인가된다.
제2 프로그램 대상 셀의 비트라인에는 제3 기준전압에서 제2 기준전압만큼을 감산시킨 전압(PV3-PV2)이 인가된다. 제1 프로그램 대상 셀의 비트라인에는 제3 기준전압에서 제1 기준전압만큼을 감산시킨 전압(PV3-PV1)이 인가된다. 즉 제일 큰 기준전압(PV3)에서 각 상태별 기준전압을 감산시킨 전압을 비트라인에 인가시키는 것이다. 이때 제1 기준전압은 대략 0.3~0.8V, 제2 기준전압은 대략 2.0~2.5V, 제3 기준전압은 3.5~4.0V로 설정한다. 그에 따라 상기 제3 기준전압에서 제2 기준전압만큼을 감산시킨 전압(PV3-PV2)은 2.0~1.0V가 되고, 상기 제3 기준전압에서 제1 기준전압만큼을 감산시킨 전압(PV3-PV1)은 3.7~2.7V이다.
이와 같은 설정에 의해 각 셀에 대한 프로그램 동작이 동시에 일어나도록 한다. 이와 같은 프로그램 방법의 효과를 살펴보기로 한다.
예를 들어 제1 프로그램 대상 셀의 좌우측 방향, 즉 X 방향으로 제3 프로그램 대상 셀이 인접한 것으로 가정한다. 프로그램 전압이 ISPP(Incremental step pulse program) 프로그램 방법에 의하여 진행된다고 가정한다. 즉 프로그램 동작과 검증동작을 반복하여 실시하되, 프로그램 전압을 스텝전압 만큼씩 반복하여 증가시킨다.
통상의 경우 제1 내지 제3 프로그램 대상 셀 모두 비트라인에 0V의 전압을 인가하게 된다. 검증 동작시 기준전압은 제1 프로그램 대상 셀이 제일 작으므로(PV1), 제1 프로그램 대상 셀에 대해서 먼저 프로그램이 완료된다. 이후 프로그램 전압이 점차 증가하여 제2 프로그램 대상 셀, 제3 프로그램 대상 셀에 대한 프로그램이 완료된다. 이때, 앞서 언급한 가정에서 제1 프로그램 대상 셀의 프로그램이 완료된 뒤, 인접한 제3 프로그램 대상 셀의 프로그램 완료에 의하여 간섭현상이 발생하게 된다.
그러나 본원 발명에서는 제1 및 제2 프로그램 대상 셀의 비트라인 전압을 각각 일정량씩 상승시켜, 프로그램 동작이 제3 프로그램 대상 셀과 거의 동일한 시점에 발생하도록 한다. 거의 동일한 시점에 각 셀들의 프로그램이 완료되므로, 프로그램 완료 시점의 프로그램 전압도 거의 동일하다. 그에 따라 X 방향 간섭도 최소화될 수 있다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
먼저 LSB 프로그램 동작을 수행하여 완료시킨다(단계 510).
즉 도 2a에 도시된 바와 같이 LSB 프로그램 동작을 수행하여 제1 상태와 제3 상태를 형성시킨다.
다음으로, MSB 프로그램 동작을 수행하되, 선택된 워드라인에는 프로그램 전 압(Vpgm), 비선택된 워드라인에는 패스전압(Vpass), 프로그램 금지셀의 비트라인에는 전원전압(Vcc), 제1 프로그램 대상 셀의 비트라인에는 제3 기준전압에서 제1 기준전압만큼을 감산시킨 전압(PV3-PV1), 제2 프로그램 대상 셀의 비트라인에는 제3 기준전압에서 제2 기준전압만큼을 감산시킨 전압(PV3-PV2), 제3 프로그램 대상 셀의 비트라인에는 0V의 전압을 인가하여 프로그램 동작을 수행한다(단계 520).
이와 같은 구성에 따라 실제 제1 프로그램 대상 셀에 인가되는 알짜 프로그램 전압, 즉 셀의 게이트와 채널사이에 인가되는 전압은 Vpgm-(PV3-PV1)이 되고, 제2 프로그램 대상 셀에 인가되는 알짜 프로그램 전압은 Vpgm-(PV3-PV2)이 된다. 그 결과 각 프로그램 대상 셀이 각 기준전압이상으로 프로그램 되는 시점은 제3 프로그램 대상 셀이 제3 기준전압이상으로 프로그램 되는 시점에 근접하게 된다.
다음으로, 상기 프로그램 동작에 대하여 검증동작을 수행한다(단계 530). 즉, 제1 프로그램 대상 셀의 경우 제1 기준전압(PV1)이상으로 프로그램이 완료되었는지, 제2 프로그램 대상 셀의 경우 제2 기준전압(PV2)이상으로 프로그램이 완료되었는지, 제3 프로그램 대상 셀의 경우 제3 기준전압(PV3)이상으로 프로그램이 완료되었는지를 확인한다.
다음으로, 상기 검증결과 각 프로그램 대상 셀이 각 기준전압이상으로 프로그램이 완료된 경우에는 프로그램 동작을 종료하고(단계 540), 그렇지 못한 경우에는 프로그램 전압을 스텝전압만큼 증가시켜 상기 프로그램 동작을 반복수행한다(단 계 540, 550, 520)
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 동작 수행시의 효과를 도시한 그래프이다.
X 축은 각 셀의 게이트에 인가되는 프로그램 전압을 나타내며, Y 축은 각 셀의 문턱전압의 크기를 나타낸다. 점선 그래프는 통상의 프로그램 방법에 따른 문턱전압 변화를 나타낸 것이고, 실선 그래프는 본원 발명의 프로그램 방법에 따른 문턱전압 변화를 나타낸 것이다.
통상의 프로그램 방법에서는 18.9V 의 프로그램 전압에서 최초로 제1 프로그램 대상 셀이 제1 기준전압 이상으로 프로그램되고, 이후 제3 프로그램 대상 셀이 제3 기준전압 이상으로 프로그램 될 때 까지 대략 2V 가량의 문턱전압 변화가 발생한다. 이러한 문턱전압 변화는 인접 셀에 간섭 현상을 발생시킨다.
그러나 본원 발명에서와 같이 제1 프로그램 대상 셀의 비트라인에 1.5V의 전압을 인가시키면 20.4V의 프로그램 전압에서 최초로 제1 프로그램 대상 셀이 제1 기준전압 이상으로 프로그램 된다. 즉 비트라인에 인가되는 전압의 차이만큼 프로그램이 완료되는 시점이 늦춰진다. 이후 제3 프로그램 대상 셀이 제3 기준전압 이상으로 프로그램 될 때 까지 대략 1V 가량의 문턱전압 변화가 발생한다. 인접한 셀의 문턱전압 변화가 감소되므로 X 방향의 간섭이 최소화될 수 있다.
정리하면, 각 프로그램 대상 셀이 각 기준전압 이상으로 프로그램되는 시점이 거의 일치되거나, 또는 그 시점에 인가되는 프로그램 전압이 거의 일치되도록 한다. 이를 위해 제3 프로그램 대상 셀의 비트라인에는 0V의 전압을 인가시키고, 제2 프로그램 대상 셀의 비트라인에는 제3 기준전압에서 제2 기준전압만큼을 감산시킨 전압(PV3-PV2)을 인가시키고, 제1 프로그램 대상 셀의 비트라인에는 제3 기준전압에서 제1 기준전압만큼을 감산시킨 전압(PV3-PV1)을 인가시킨다.
한편, 본원 발명에 따르면 프로그램 시작전압을 통상의 방법에 비하여 더 상승시켜 인가할 수 있다. 즉 비트라인 전압을 인가시킨만큼 프로그램 시작전압을 향상시킬 수 있고, 이러한 경우 ISPP 프로그램 방법에서 프로그램 동작과 검증 동작이 반복되는 횟수를 감소시켜, 프로그램 동작의 처리량(throughput)을 증가시킬 수 있다.
도 1a는 통상적인 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방식을 설명하기 위한 도면이고, 도 1b는 상기 멀티 레벨 셀 프로그램 방식에 있어서 프로그램동작이 진행되는 순서를 도시한 도면이다.
도 2a는 통상적인 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방식을 설명하기 위한 도면이고, 도 2b는 상기 멀티 레벨 셀 프로그램 방식에 있어서 프로그램동작이 진행되는 순서를 도시한 도면이다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법의 개념을 설명하기 위한 도면이다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법에서 각 셀의 워드라인과 비트라인에 인가되는 전압을 표시한 표이다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 동작 수행시의 효과를 도시한 그래프이다.

Claims (4)

  1. LSB(Least significant bit) 프로그램 동작이 완료된 불휘발성 메모리 장치가 제공되는 단계와,
    선택된 워드라인에는 프로그램 전압, 비선택된 워드라인에는 패스전압, 프로그램 금지셀의 비트라인에는 전원전압, 제1 프로그램 대상 셀의 비트라인에는 제3 기준전압에서 제1 기준전압만큼을 감산시킨 전압(PV3-PV1), 제2 프로그램 대상 셀의 비트라인에는 제3 기준전압에서 제2 기준전압만큼을 감산시킨 전압(PV3-PV2), 제3 프로그램 대상 셀의 비트라인에는 0V의 전압을 인가하여 프로그램 동작을 수행하는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 방법.
  2. 제1항에 있어서, 상기 제1 프로그램 대상 셀의 경우 제1 기준전압이상으로 프로그램이 완료되었는지, 상기 제2 프로그램 대상 셀의 경우 제2 기준전압이상으로 프로그램이 완료되었는지, 상기 제3 프로그램 대상 셀의 경우 제3 기준전압이상으로 프로그램이 완료되었는지를 확인하는 검증 동작을 수행하는 단계를 더 포함하는 불휘발성 메모리 장치의 프로그램 방법.
  3. 제2항에 있어서, 상기 검증결과 상기 제1 프로그램 대상 셀이 상기 제1 기준전압이상으로 프로그램되고, 상기 제2 프로그램 대상 셀이 상기 제2 기준전압이상으로 프로그램되며, 상기 제3 프로그램 대상 셀이 상기 제3 기준전압이상으로 프로그램된 경우에는 프로그램 동작을 종료하는 단계와,
    상기 검증결과 상기 제1 프로그램 대상 셀이 상기 제1 기준전압이상으로 프로그램되지 못하거나, 상기 제2 프로그램 대상 셀이 상기 제2 기준전압이상으로 프로그램되지 못하거나, 상기 제3 프로그램 대상 셀이 상기 제3 기준전압이상으로 프로그램되지 못한 경우에는 프로그램 전압을 스텝전압만큼 증가시켜 프로그램 동작을 반복수행하는 단계를 더 포함하는 불휘발성 메모리 장치의 프로그램 방법.
  4. 제1항에 있어서, 상기 제3 기준전압에서 제1 기준전압만큼을 감산시킨 전압(PV3-PV1)은 상기 전원 전압 보다는 작고 상기 제3 기준전압에서 제2 기준전압만큼을 감산시킨 전압(PV3-PV2) 보다는 크게 설정되고,
    상기 제3 기준전압에서 제2 기준전압만큼을 감산시킨 전압(PV3-PV2)은 0V의 전압보다는 크게 설정되는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
KR1020080115017A 2008-11-19 2008-11-19 불휘발성 메모리 장치의 프로그램 방법 KR100967009B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080115017A KR100967009B1 (ko) 2008-11-19 2008-11-19 불휘발성 메모리 장치의 프로그램 방법
US12/621,873 US8279675B2 (en) 2008-11-19 2009-11-19 Nonvolatile memory device and method of programming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080115017A KR100967009B1 (ko) 2008-11-19 2008-11-19 불휘발성 메모리 장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20100056048A KR20100056048A (ko) 2010-05-27
KR100967009B1 true KR100967009B1 (ko) 2010-06-30

Family

ID=42280276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115017A KR100967009B1 (ko) 2008-11-19 2008-11-19 불휘발성 메모리 장치의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR100967009B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210033713A (ko) 2019-09-19 2021-03-29 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060107689A (ko) * 2005-04-11 2006-10-16 주식회사 하이닉스반도체 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060107689A (ko) * 2005-04-11 2006-10-16 주식회사 하이닉스반도체 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법

Also Published As

Publication number Publication date
KR20100056048A (ko) 2010-05-27

Similar Documents

Publication Publication Date Title
KR100771882B1 (ko) 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
KR101211840B1 (ko) 반도체 메모리 장치의 프로그램 방법
KR100996040B1 (ko) 불휘발성 메모리 장치의 동작 방법
US8279675B2 (en) Nonvolatile memory device and method of programming the same
US8520435B2 (en) Nonvolatile memory device and method of operating the same
JP2012014816A (ja) 不揮発性半導体記憶装置
US20090238007A1 (en) Method of supplying an operating voltage of a flash memory device
KR20090015278A (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법
US8553465B2 (en) Semiconductor memory device and method of programming the same
US7724576B2 (en) Soft programming method of non-volatile memory device
KR20130071686A (ko) 반도체 메모리 장치 및 이의 동작 방법
US8351270B2 (en) Nonvolatile memory device and method of programming the device
KR100933860B1 (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
KR102211220B1 (ko) 반도체 장치 및 이의 동작 방법
CN106710617B (zh) 非易失性存储器件
CN113345503B (zh) 半导体存储装置以及读出方法
KR101068496B1 (ko) 불휘발성 메모리 장치의 소거방법 및 프로그램 방법
KR20120005831A (ko) 메모리 장치 및 이의 동작 방법
KR100967009B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20100006666A (ko) 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법
US8203877B2 (en) Non-volatile semiconductor memory device capable of preventing over-programming
KR20100016759A (ko) 플래시 메모리 장치의 동작 방법
KR101981798B1 (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법
KR101017782B1 (ko) 불휘발성 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee