DE102005049845A1 - Verfahren zum Testen einer Speicheranordnung, Speicheranordnung und Testeinheit zum Testen einer solchen - Google Patents

Verfahren zum Testen einer Speicheranordnung, Speicheranordnung und Testeinheit zum Testen einer solchen Download PDF

Info

Publication number
DE102005049845A1
DE102005049845A1 DE102005049845A DE102005049845A DE102005049845A1 DE 102005049845 A1 DE102005049845 A1 DE 102005049845A1 DE 102005049845 A DE102005049845 A DE 102005049845A DE 102005049845 A DE102005049845 A DE 102005049845A DE 102005049845 A1 DE102005049845 A1 DE 102005049845A1
Authority
DE
Germany
Prior art keywords
memory
memory cells
memory cell
cells
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005049845A
Other languages
English (en)
Inventor
Mirko Reissmann
Detlev Richter
Marco Ziegelmayer
Andreas Dr. Kux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda Flash GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda Flash GmbH filed Critical Qimonda Flash GmbH
Publication of DE102005049845A1 publication Critical patent/DE102005049845A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Abstract

Verfahren zum Testen einer Vielzahl von Speicherzellen (100, 101) mit jeweils einer veränderbaren Kenngröße (Vt), wobei jede Speicherzelle (100, 101) ausgebildet ist, Information auf der Kenngröße (Vt) basierend zu speichern, mit den Schritten: DOLLAR A - Identifizieren der Kenngröße (Vt) jeder Speicherzelle (100, 101), DOLLAR A - Zuordnen jeder Speicherzelle (100, 101) in Abhängigkeit der identifizierten Kenngröße zu einer schwachen Gruppe (200, 500) oder zu einer fehlerfreien Gruppe und DOLLAR A - Rückspeichern der gespeicherten Informationen der Speicherzellen, die der schwachen Gruppe (200, 500) zugeordnet sind, um die Kenngrößen (Vt) dieser Speicherzellen zu verändern.

Description

  • Verfahren zum Testen einer Speicheranordnung, Speicheranordnung und Testeinheit zum Testen einer solchen Die Erfindung betrifft ein Verfahren zum Testen einer Speicheranordnung mit einer Vielzahl von Speicherzellen sowie eine Speicheranordnung. Ferner betrifft die Erfindung eine Testanordnung zum Testen solch einer Speicheranordnung.
  • Ein EEPROM, kurz für „electrically erasable programmable read only memory" oder elektrisch löschbarer und programmierbarer Festwertspeicher, ist ein nichtflüchtiger Speicher der beispielsweise in Computern oder anderen elektronischen Geräten verwendet wird. Ein EEPROM kann eine Vielzahl von Malen elektrisch programmiert und gelöscht werden. Jedes Bit kann programmiert werden, indem ein Quantum von Elektronen durch eine dünne dielektrische Grenzschicht tunnelt. Allerdings können die Speicherzellen solch eines EEPROM nur eine bestimmte Anzahl von Malen gelöscht und wieder programmiert werden.
  • Die Speicherzellen eines EEPROM können verschiedener Art sein, beispielsweise können so genannte Floating-Gate-Speicherzellen oder so genannte NROM-Speicherzellen (kurz für „nitride programmable read only memory") verwendet werden. Die NROM-Speicherzelle wird beispielsweise im Dokument US 6,011,725 beschrieben. Abhängig von der Art der Speicherzelle können ein oder mehrere Bit in der Speicherzelle gespeichert werden.
  • Eine NROM-Speicherzelle umfasst zwei dotierte Gebiete und ein Kanalgebiet, das zwischen den dotierten Gebieten angeordnet ist. Eine Gate-Elektrode oberhalb des Kanalgebiets ist durch eine dielektrische Schicht isoliert, die zwischen dem Kanalgebiet und der Gate-Elektrode angeordnet ist. Die dielektrische Schicht umfasst eine Oxid-Nitrid-Oxid-Schicht, wobei die Nitrid-Schicht als Ladungsfängerschicht dient, die zwischen die isolierenden Oxid-Schichten angeordnet ist. Die isolierenden Oxid-Schichten verhindern die Diffusion der Ladungsträger in vertikaler Richtung. Ladungen werden in verschiedenen Bereichen der Nitrid-Schicht gespeichert. Eine erste Bitregion zum Speichern von Ladungen ist benachbart zum ersten dotierten Gebiet angeordnet, und eine zweite Bitregion zum Speichern von Ladungen ist benachbart zum zweiten dotierten Gebiet angeordnet. Sowohl in der ersten als auch der zweiten Bitregion ist jeweils ein Bit speicherbar.
  • Die Bits sind beispielsweise mittels so genannter „heißer Elektronen" programmierbar. Die Elektronen können aus dem Kanalgebiet in die erste oder zweite Bitregion des Ladungsfängerbereichs in Abhängigkeit von angelegten Programmierspannungen injiziert werden.
  • Zum Programmieren eines ersten Bits, sodass das erste Bit einen ersten binären Wert repräsentiert, werden erste Programmierspannungen an die Speicherzelle angelegt. Dazu werden Potenziale an die dotieren Gebiete und die Gate-Elektrode derart angelegt, dass auf Grund des resultierende Feldes die Elektronen aus dem Kanalgebiet in die erste Bitregion injiziert werden. Ähnlich kann ein zweites Bit derart programmiert werden, dass dieses den ersten binären Wert repräsentiert, indem zweite Programmierspannungen an die Speicherzelle angelegt werden. Dazu werden Potenziale an die dotieren Gebiete und die Gate-Elektrode derart angelegt, dass auf Grund des resultierende Feldes die Elektronen aus dem Kanalgebiet in die zweite Bitregion injiziert werden.
  • Das Programmieren wird durchgeführt, indem mehrere Pulse der Programmierspannungen angelegt werden. Mit jedem Programmierpuls wird ein Quantum an Elektronen in die entsprechende Bitregion injiziert.
  • Zum Löschen eines Bits, sodass das Bit einen zweiten binären Wert repräsentiert, können so genannte „heiße Löcher" injiziert werden oder ein Fowler-Nordheim-Tunneln zum Injizieren von Löchern in die Bitregionen verwendet werden.
  • Das Löschen des ersten oder zweiten Bits kann durchgeführt werden, indem erste beziehungsweise zweite Löschspannungen derart an die Speicherzelle angelegt werden, dass auf Grund des resultierenden Feldes die Löcher in die erste beziehungsweise zweite Bitregion tunneln. Das Durchführen des Löschens umfasst üblicherweise das Anlegen mehrerer Pulse dieser Löschspannungen. Mit jedem Löschpuls wird ein Quantum an Löchern in die entsprechende Bitregion injiziert.
  • Eine Bitinformation, die in der NROM-Zelle gespeichert ist, wird gelesen, indem Lesespannungen an diese Speicherzelle angelegt werden. Erste Lesespannungen werden an die Speicherzelle angelegt, um das erste Bit zu lesen. Zweite Lesespannungen werden an die Speicherzelle angelegt, um das zweite Bit zu lesen. In Abhängig davon, ob und wie viele Ladungsträger in der zu lesenden Bitregion gefangen sind, fließt gegebenenfalls ein Strom. Anhand des Stromflusses wird die in der entsprechenden Bitregion gespeicherte Information angezeigt. Ein deutlich reduzierter oder kein Strom fließt, wenn die Ladungsmenge in der zu lesenden Bitregion oberhalb eines gege benen Wertes ist und damit den ersten binären Wert repräsentiert. Ein im Vergleich dazu schwellwertartig angestiegener, auch als normal zu bezeichnender, Stromfluss repräsentiert den zweiten binären Wert, wenn keine oder nahezu keine Elektronen in der entsprechenden Bitregion gefangen sind.
  • Beim Anlegen der Lesespannung an die Speicherzelle hängt der resultierende Stromfluss von einer Schwellspannung dieser Speicherzelle ab. Der Wert der Schwellspannung hängt davon ab, ob der erste oder der zweite binäre Wert gespeichert ist, denn die Schwellspannung hängt von der Ladungsmenge ab, die in der entsprechenden Bitregion gefangen ist. Dabei wird das gespeichert Bit jeder Bitregion durch eine Schwellspannung repräsentiert.
  • Wenn die an die dotierten Gebiete angelegte Lesespannung größer ist als die Schwellspannung, fließt der normale Strom. Wenn die angelegte Lesespannung geringer als die Schwellspannung ist, fließt kein oder nahezu kein Strom.
  • Eine Veränderung des gespeicherten Bits wird durch eine Veränderung der Schwellspannung repräsentiert und gespeichert. Die gespeicherte Bitinformation wird anhand des Stromflusses angezeigt, wenn eine vorgegebene Lesespannung angelegt wird. Ein Bereich oberhalb der Lesespannung wird als „programmierter Bereich" bezeichnet, und ein Bereich unterhalb der Lesespannung wird als „gelöschter Bereich" bezeichnet. Ist die Schwellwertspannung größer als die vorgegebene Lesespannung, wird der erste binäre Wert repräsentiert, was mit keinem oder reduziertem Stromfluss bei Anlegen der Lesespannung einhergeht. Ist der Schwellwert geringer als die vorgegebene Lesespannung, wird der zweite binäre Wert repräsentiert, was mit normalem Stromfluss bei Anlegen der Lesespannung einhergeht.
  • Innerhalb des Bereichs unterhalb der vorgegebenen Lesespannung oder des Bereichs oberhalb der vorgegebenen Lesespannung kann die Schwellspannung variieren, ohne dass das gespeicherte Bit verändert wird.
  • Das oben beschriebene Konzept zum Programmieren und Löschen einer Speicherzelle durch Variation ihrer Schwellspannung ist nicht auf NROM-Speicherzellen beschränkt, sondern für einen weiten Bereich von transistorbasierten Speicherzellen anwendbar.
  • Eine Speicheranordnung mit einer Vielzahl von Speicherzellen wird üblicherweise vor ihrer Auslieferung durch den Hersteller hinsichtlich ihrer Funktionalität getestet. Defekte Speicherzellen, die nicht programmiert werden können, können durch redundante Speicherzellen ersetzt werden. Alternativ können defekte Speicherzellenblöcke, die eine oder mehrere defekte Speicherzellen umfassen, durch redundante Blöcke ersetzt werden.
  • Die Lebensdauer der Speicherzellen, die von einem Speicherzellenfeld umfasst werden, hängt von der Anzahl der Programmier- und Löschzyklen ab, die bereits durchgeführt worden sind. Alle fehlerfreien Speicherzellen des Speicherzellenfeldes können ungefähr die gleiche Anzahl von Malen programmiert und gelöscht werden, bevor sie ausfallen. Nichtsdestotrotz kann das Speicherzellenfeld neben den fehlerfreien Speicherzellen auch Speicherzellen umfassen, die nicht defekt aber schwach sind. Das bedeutet, dass diese schwachen Speicherzellen wesentlich früher ausfallen können als fehlerfreie Speicherzellen. Ihre Lebensdauer ist im Vergleich zu fehlerfreien Speicherzellen deutlich reduziert. Die schwachen Speicherzellen sind während der Testphase, um defekte Speicherzellen zu finden, nicht detektierbar, da die schwachen Speicherzellen während dieser Testphase, ebenso wie fehlerfrei Speicherzellen, programmiert und gelöscht werden können.
  • Die schwachen Speicherzellen können detektiert werden, indem ein so genanntes „Precycling" durchgeführt wird. Precycling umfasst das Durchführen vieler Programmier- und Löschzyklen vor dem eigentlichen Betrieb, sodass die schwachen Speicherzellen ausfallen, sobald die beschränkte Anzahl von Programmier- und Löschzyklen, die ihre geringe Lebensdauer umfasst, durchgeführt worden ist.
  • Nach ihrem Ausfall können die vormals schwachen Speicherzellen im Rahmen einer konventionellen Testroutine zum Detektieren defekter Speicherzellen erkannt werden. Die detektierten, defekten Speicherzellen können repariert werden, indem die defekten Speicherzellen durch redundante Speicherzellen ersetzt werden.
  • Wenn die schwachen Speicherzellen ausfallen, erreicht ihre Schwellspannung beim Durchführen des Programmierens nicht mehr den Programmierbereich oder die Schwellspannung erreicht nicht mehr den Löschbereich, wenn das Löschen durchgeführt wird. Somit kann das gespeicherte Bit durch ein Programmieren beziehungsweise Löschen nicht mehr geändert werden.
  • Das Precycling erfordert zusätzliche Testzeit. Darüber hinaus leidet die Güte aller Speicherzellen der Speicheranordnung, da jeder Programmier- und Löschzyklus im Rahmen des Precyclings die verbleibende Lebensdauer der fehlerfreien Speicherzellen reduziert.
  • Es stellt sich daher die Aufgabe, die schwachen Speicherzellen zu detektieren, ohne die Güte der fehlerfreien Speicherzellen zu beeinträchtigen. Außerdem ist eine entsprechende Speicheranordnung und eine Testeinheit vorzusehen.
  • Die Aufgabe wird durch ein Verfahren, eine Speicheranordnung und eine Testeinheit mit den Merkmalen der nebengeordneten Patentansprüche gelöst.
  • Das Verfahren zum Testen einer Vielzahl von Speicherzellen mit jeweils einer veränderbaren Kenngröße, wobei jede Speicherzelle ausgebildet ist, Information auf der Kenngröße basierend zu speichern umfasst die Schritte: Identifizieren der Kenngröße jeder Speicherzelle, Zuordnen jeder Speicherzelle in Abhängigkeit der identifizierten Kenngröße zu einer schwachen Gruppe oder zu einer fehlerfreien Gruppe, und Rückspeichern der gespeicherten Informationen der Speicherzellen, die der schwachen Gruppe zugeordnet sind, um die Kenngrößen dieser Speicherzellen zu verändern.
  • Der Vorteil dieses Verfahrens ist, dass die schwachen Speicherzellen durch einen einzigen Rückspeicherschritt derart künstlich gealtert werden, dass sie defekt werden und als solche detektiert werden können.
  • Anhand der Kenngröße, die vorteilhafterweise eine Schwellspannung ist, werden möglicherweise schwache Speicherzellen identifiziert und der schwachen Gruppe zugeordnet. Allerdings kann die schwache Gruppe auch fehlerfreie Speicherzellen umfassen, deren Kenngröße ähnlich der Kenngröße der Kenngröße einer tatsächlich schwachen Speicherzelle ist. Eindeutig als fehlerfrei zu klassifizierende Speicherzellen werden nicht der schwachen Gruppe zugeordnet.
  • Vorteilhafterweise erfolgt die Zuordnung der Speicherzellen zur schwachen Gruppe, wenn deren Kenngröße in einem Randbereich einer Verteilung der Vielzahl der Kenngrößen ist. Die Kenngrößen im Randbereich der Verteilung sind zur Änderung der gespeicherten Information um einen größeren Wert zu verändern ist, als dies im Mittel des Fall.
  • Die Speicherzellen, die der schwachen Gruppe zugeordnet werden, umfassen die schwachen Speicherzellen und fehlerfreie Speicherzellen deren Kenngröße ähnlich der Kenngröße der schwachen Speicherzellen ist. In beiden Fällen ist die Kenngröße im Randbereich der Verteilung.
  • Durch das Rückspeichern wird die gespeicherte Information nicht verändert, jedoch die Kenngröße innerhalb des Programmier- oder Löschbereichs verändert. Der Abstand der Kenngröße einer gelöschten Speicherzelle zum Programmierbereich beziehungsweise der Abstand der Kenngröße einer programmierten Speicherzelle zum Löschbereich wird jedoch vergrößert. Somit wird der Randbereich der Verteilung mit den Speicherzellen der schwachen Gruppe durch das Rückspeichern verbreitert.
  • Vorteilhafterweise werden die tatsächlich schwachen Speicherzellen durch das Rückspeichern derart künstlich gealtert, dass sie nicht mehr programmiert oder gelöscht werden können, um die gespeicherte Information zu verändern. Das bedeutet, sie fallen im auf das Rückspeichern folgenden Programmier- oder Löschschritt aus. Im Gegensatz dazu kann die rückgespeicherte Information fehlerfreier Speicherzellen durch einen darauf folgenden Programmier- beziehungsweise Löschschrift geändert werden. Somit können die vormals schwachen, nunmehr defekten Speicherzellen durch Mittel und Methoden zum Detek tieren defekter Speicherzellen von den fehlerfreien Speicherzellen unterschieden und gegebenenfalls repariert werden.
  • Vorteilhafterweise verbessert das Rückspeichern die Güte der fehlerfreien Speicherzellen und altert nur die schwachen Speicherzellen. Somit werden unnötige Programmier- und Löschzyklen im Rahmen des Precyclings vermieden, und die damit einhergehende Alterung der fehlerfreien Speicherzellen. Insbesondere die Speicherzellen, die nicht der schwachen Gruppe zugeordnet sind, werden durch das Testverfahren in keiner weise beeinträchtigt.
  • Vorteilhafterweise wird das Verfahren durchgeführt, wenn in allen Speicherzellen die gleiche Information gespeichert ist, um alle Speicherzellen des Speicherzellenfeldes im selben Testdurchlauf zu prüfen.
  • Die integrierte Speicheranordnung zur Durchführung des Verfahrens umfasst ein Speicherzellenfeld mit einer Vielzahl von Speicherzellen mit jeweils einer veränderbaren Kenngröße, wobei jede Speicherzelle ausgebildet ist, Information auf der Kenngröße basierend zu speichern, und wobei jede Speicherzelle einer fehlerfreien Gruppe oder einer schwachen Gruppe zuordenbar ist, und eine Zugriffseinheit, die an das Speicherzellenfeld gekoppelt ist, und die ausgebildet ist, die Information in jede der Speicherzellen zu speichern und die gespeicherte Information jeder Speicherzelle zu verändern sowie ausgebildet ist, dass die gespeicherte Information der Speicherzellen, die der schwachen Gruppe zugeordnet sind, rückgespeichert wird, indem deren Kenngröße verändert wird.
  • Vorteil dieser Anordnung ist, dass das Rückspeichern mit wenig Zusatzaufwand von der Zugriffseinheit durchgeführt wird.
  • Ein Speichersignal, das zum Programmieren oder Löschen an die Speicherzellen gekoppelt wird, umfasst eine Abfolge von Pulsen. Durch jeden Puls wird die Kenngröße schrittweise vom Programmier- in den Löschbereich, oder umgekehrt, verschoben, um das gespeicherte Bit zu verändern. Vorteilhafterweise umfasst das Rückspeichersignal zumindest einen weiteren Puls, der Art, die geeignet gewesen ist, um die Information zu speichern. Gelöschte Speicherzellen werden durch einen weiteren Löschpuls rückgespeichert, und programmierte Speicherzellen werden durch einen weiteren Programmierpuls rückgespeichert. Damit ist das Rückspeichern auf einfache Weise zu realisieren, indem die Mittel zum Generieren des Speichersignals, also den Programmier- oder Löschpulsen, modifiziert werden.
  • Vorteilhafterweise umfasst die Speicheranordnung auch eine Identifizierungseinheit, um die Kenngröße jeder Speicherzelle zu identifizieren, und eine Zuordnungseinheit, die ausgebildet ist, jede Speicherzelle der schwachen Gruppe oder der fehlerfreien Gruppe zuzuordnen. Somit kann der Testverfahren durch die Speicheranordnung jederzeit selbstständig durchgeführt werden.
  • In einer alternativen Anordnung umfasst eine von der Speicheranordnung separate Testeinheit die Identifizierungseinheit und die Zuordnungseinheit. Vorteil solch einer Testeinheit ist, dass lediglich eine Testeinheit zum Testen einer Vielzahl von Speicheranordnungen benötigt wird, sodass sich der Schaltungsaufwand und der damit einhergehende Kostenaufwand in jeder Schaltungsanordnung reduziert.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den untergeordneten Patentansprüchen angegeben.
  • Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen erklärt.
  • Es zeigen:
  • 1 ein Speicherzellenfeld mit einer Vielzahl von Speicherzellen;
  • 2 ein Histogramm der Schwellspannungen der Speicherzellen des Speicherzellenfeldes;
  • 3 ein modifiziertes Histogramm der Schwellspannungen des Speicherzellenfeldes nach einem Rückspeichern der übergelöschten Speicherzellen;
  • 4 das modifizierte Histogramm der Schwellspannungen der Speicherzellen des Speicherzellenfeldes nach dem Rückspeichern der überprogrammierten Speicherzellen;
  • 5 ein Blockdiagramm eines Ausführungsbeispiels der Speicheranordnung; und
  • 6 ein Blockdiagramm eines weiteren Ausführungsbeispieles der Speicheranordnung, die an eine Testanordnung gekoppelt ist.
  • 1 zeigt ein Speicherzellenfeld 1 mit einer Vielzahl von Speicherzellen 100, 101. Jede Speicherzelle 100, 101 ist ausgebildet, Information zu speichern. Im Fall einer NROM-Speicherzelle werden zwei Bits gespeichert. Weitere Ausfüh rungsbeispiele von Speicherzellen können ausgebildet sein, ein Bit oder mehr als zwei Bits zu speichern.
  • Jede Speicherzelle 100, 101 hat eine veränderbare Kenngröße, die die gespeicherte Information anzeigt. Diese Kenngröße umfasst eine Schwellspannung, die anzeigt, ob ein gespeichertes Bit einen ersten binären Wert oder einen zweiten binären Wert repräsentiert. Das gespeicherte Bit wird in Erwiderung auf ein Anlegen einer Lesespannung an die Speicherzelle angezeigt. Das bedeutet, dass in Abhängigkeit von der Schwellspannung ein Strom fließt oder bis zu einer gegebenen Größe fließt, beziehungsweise nicht fließt, wenn die Lesespannung angelegt wird.
  • Im Folgenden betrifft die Beschreibung des Verfahrens die Schwellwertspannung, die sich auf ein gespeichertes Bit bezieht, welches einen ersten oder zweiten binären Wert repräsentiert. Wenn die Speicherzelle zwei oder mehr Schwellspannung umfasst, die sich auf zwei beziehungsweise mehr Bits beziehen, kann das Verfahren durchgeführt werden, um die Speicherzelle hinsichtlich jeder dieser Schwellspannungen zu testen.
  • In 1 sind die Speicherzellen 101, die den ersten binären Wert speichern, durch eine dicke Umrandungslinie angedeutet. Diese Speicherzellen 101 werden als „programmiert" bezeichnet. Eine dünne Umrandungslinie kennzeichnet die Speicherzellen 100, die den zweiten binären Wert speichern. Diese Speicherzellen werden auch als „gelöscht" bezeichnet.
  • 2 zeigt ein typisches Histogramm der Schwellspannungen Vt der Speicherzellen 100, 101, die vom Speicherzellenfeld 1 umfasst werden. Ungefähr die Hälfte der Speicherzellen 100, 101 sind gelöscht, und die andere Hälfte sind programmiert. Das Histogramm zeigt die Anzahl der Speicherzellen 100, 101, die eine bestimmte Schwellspannung Vt haben, über der entsprechenden Schwellspannung Vt. In Abhängigkeit davon ob die Speicherzellen 100, 101 gelöscht oder programmiert sind, ist ihre Schwellspannung Vt innerhalb eines Löschbereichs 30 unterhalb einer Lesespannung VR oder innerhalb eines Programmierbereichs 31 oberhalb der Lesespannung VR. Das Histogramm umfasst zwei glockenförmige Verteilungskurven 50, 51, von denen jeweils eine innerhalb des Programmierbereichs 30 und eine innerhalb des Löschbereichs 31 positioniert ist. Das Maximum der Kurve 50 der gelöschten Speicherzellen 100 liegt über einer mittleren Löschspannung V0. Das Maximum der Kurve 51 der programmierten Speicherzellen 101 liegt über einer mittleren Programmierspannung V1.
  • Die Verteilungskurve 50 der gelöschten Speicherzellen 100 hat einen linken Randbereich 200 und einen rechten Randbereich 300. Die Speicherzellen innerhalb des linken Randbereichs 200 werden als „übergelöscht" und die Speicherzellen innerhalb des rechten Randbereichs 300 als „untergelöscht" bezeichnet.
  • Die übergelöschten Speicherzellen haben Schwellspannungen Vt, deren Abstand von der Lesespannung VR größer ist als der Abstand der Schwellspannungen Vt der untergelöschten Speicherzellen von der Lesespannung VR.
  • Die Verteilungskurve 51 der programmierten Speicherzellen 101 hat ebenfalls einen linken Randbereich 400 und einen rechten Randbereich 500. Die Speicherzellen innerhalb des linken Randbereichs 400 werden als „unterprogrammiert" und die Speicherzellen innerhalb des rechten Randbereichs 500 als „überprogrammiert" bezeichnet. Die unterprogrammierten Speicher zellen 400 haben Schwellspannungen Vt, deren Abstand von der Lesespannung VR geringer ist als der Abstand zwischen den Schwellspannungen Vt der überprogrammierten Speicherzellen 500 und der Lesespannung VR.
  • Übergelöschte, untergelöschte, unterprogrammierte und überprogrammierte Speicherzellen 200, 300, 400, 500 sind in den 1 bis 4 durch Schraffur verdeutlicht.
  • Die gespeicherte Information der gelöschten Speicherzellen 100 wird durch Programmieren verändert. Das Programmieren umfasst das Anlegen eines Programmiersignals an die Speicherzellen 100, die zu programmieren sind. Das Programmiersignal umfasst eine gegebene Anzahl von Programmierpulsen. Durch die Programmierpulse wird die Schwellspannung Vt der zu programmierenden Speicherzelle aus dem Löschbereich 30 in den Programmierbereich 31 verschoben. Der Wert des Schwellspannungsanstiegs in Erwiderung auf das Programmiersignal kann von Speicherzelle 100 zu Speicherzelle 100 um die Differenz zwischen der mittleren Programmierspannung V1 und der mittleren Löschspannung V0 schwanken. Typischerweise sind übergelöschte Speicherzellen 200 nach dem Programmieren unterprogrammiert. Ähnlich sind untergelöschte Speicherzellen 300 nach dem Programmieren in vielen Fällen überprogrammiert.
  • Das Löschen umfasst das Anlegen eines Löschsignals an die Speicherzellen 101, die zu löschen sind. Dieses Löschsignal umfasst eine gegebene Anzahl von Löschpulsen. Die Schwellspannung Vt der Speicherzellen 101 verringert sich durch die Löschpulse. Der Wert der Schwellspannungsverringerung kann von Speicherzelle 101 zu Speicherzelle 101 um die Differenz zwischen der mittleren Programmierspannung V1 und der mittleren Löschspannung V0 schwanken. Üblicherweise sind überpro grammierte und unterprogrammierte Speicherzellen 500, 400 nach dem Löschen untergelöscht beziehungsweise übergelöscht.
  • Das Speicherzellenfeld 1 kann fehlerfreie Speicherzellen, defekte Speicherzellen und schwache Speicherzellen umfassen. Die letztgenannten haben eine reduzierte Lebensdauer im Vergleich zu fehlerfreien Speicherzellen.
  • Defekte Speicherzellen können keine Information speichern oder erlauben nicht, die gespeicherte Information zu verändern. Zum Detektieren defekter Speicherzellen werden Testroutinen durchgeführt, die beispielsweise umfassen, eine Information in jede Speicherzelle zu speichern, und dann zu versuchen, die gespeicherte Information zu verändern. Speicherzellen, die, im Anschluss an die Testroutine, nicht die veränderte Information speichern, sind defekt. Sie können repariert werden, indem die defekten Speicherzellen durch redundante, fehlerfreie Speicherzellen ersetzt werden.
  • Während der Lebensdauer der Speicherzelle vermindert sich ihr Schwellspannungsunterschied. Unter Schwellspannungsunterschied ist der Unterschied zwischen der Schwellspannung der Speicherzelle im programmierten und derselben Speicherzelle im gelöschten Zustand zu verstehen.
  • Die schwachen Speicherzellen sind übergelöscht oder überprogrammiert. Darüber hinaus vermindert sich ihr Schwellspannungsunterschied nach dem Durchführen mehrerer Programmier- und Löschzyklen wesentlich stärker als der Schwellspannungsunterschied der fehlerfreien Speicherzellen. Die übergelöschten schwachen Speicherzellen können mehrere Male programmiert und gelöscht werden, bis ihre Schwellspannung Vt nicht mehr die Lesespannung VR überschreiten kann. Schwache überprogram mierte Speicherzellen können mehrere Male gelöscht werden und programmiert werden bis ihre Schwellspannung nicht mehr den Löschbereich 30 erreichen kann. Die gespeicherte Information kann nicht mehr verändert werden. Somit können diese Speicherzellen nicht mehr programmiert oder gelöscht werden. Sie sind defekt geworden.
  • Nichtsdestotrotz sind nicht alle übergelöschten oder überprogrammierten Speicherzellen 200, 500 tatsächlich schwache Speicherzellen. Einige von den übergelöschten oder überprogrammierten Speicherzellen 200, 500 können genauso häufig wie normale, fehlerfreie Speicherzellen gelöscht beziehungsweise programmiert werden. Diese Speicherzellen können als fehlerfrei angesehen werden.
  • Die Einordnung einer Speicherzellen als übergelöschte oder überprogrammierte Speicherzelle basiert auf der Verteilung der Schwellspannungen Vt der Speicherzellen 100, 101. Die übergelöschten Speicherzellen 200 haben Schwellspannungen Vt, die geringer sind als ein Schwellwert TH1. Der Schwellwert TH1 kann ein vorgegebener Wert sein oder kann als verhältnismäßige Abweichungen von der mittleren Löschspannung V0 definiert sein. Alternativ kann der Schwellwert TH1 den Randbereich als einen Anteil des Bereichs unter der Kurve 50 begrenzen, beispielsweise 10 % der Fläche unter der Kurve 50. Die Zuordnung der Speicherzellen zu den überprogrammierten Speicherzellen kann auf ähnlichen Kriterien basieren. In ähnlicher Weise kann ein Schwellwerts TH2 zur Begrenzung des Randbereichs 500 mit den überprogrammierten Speicherzellen definiert werden.
  • Um zwischen den tatsächlich schwachen Speicherzellen und den übergelöschten, fehlerfreien Speicherzellen zu unterscheiden, werden die Schwellspannungen Vt der übergelöschten Speicherzellen 200 durch Rückspeicherung verändert. Die Rückspeicherung umfasst das Anlegen von zumindest einem weiteren Löschpuls. Auf Grund dessen werden die Schwellspannungen Vt der übergelöschten Speicherzellen 200 verringert. Die Verteilungskurve 50, insbesondere der linke Randbereich 200 der Verteilungskurve 50, wird verbreitert.
  • 3 zeigt die Verteilungskurven 50, 51 gemäß 2 nachdem die übergelöschten Speicherzellen 200 rückgespeichert wurden, was zu einem verbreiterten linken Randbereich 220 der Verteilungskurve 50 führt.
  • Auf Grund der künstlichen Verbreiterung der Verteilungskurve 50 werden die Schwellspannungen Vt der übergelöschten Speicherzellen 200 derart verändert, dass sich ihr Abstand von der Lesespannung VR vergrößert. Der Grad der Abstandsvergrößerung variiert von Speicherzelle 100 zu Speicherzelle 100.
  • Während des darauf folgenden Schritts werden die rückgespeicherten, übergelöschten Speicherzellen 220 programmiert, indem das Programmiersignal an diese Speicherzellen angelegt wird. Die Schwellspannung Vt der schwachen Speicherzellen ist soweit von der Lesespannung VR weg verschoben worden, dass sie während des Programmierschrittes nicht mehr die Lesespannung VR überschreiben können. Diese schwachen Speicherzellen sind durch den Rückspeicherschritt künstlich gealtert worden. Die fehlerfreien, übergelöschten Speicherzellen können programmiert werden, obwohl auch ihre Schwellspannung Vt während des Rückspeicherns verändert worden ist. Der Rückspeicherschritt verbessert die Leistungsfähigkeit dieser Speicherzellen. Ihre Schwellspannungen als programmierte Speicherzellen können nunmehr der durchschnittlichen Programmierspannung V1 näher als zuvor sein. Nachdem Durchführen zumindest eines Programmier- und Löschschrittes kann auch ihre Schwellspannung Vt als gelöschte Speicherzelle der durchschnittlichen Löschspannung V0 näher sein. Daher kann das Rückspeichern mit einem Tuningeffekt für übergelöschte oder überprogrammierte fehlerfreie Speicherzellen einhergehen.
  • Fehlerfreie übergelöschte und schwache übergelöschte Speicherzellen können nachdem dem Rückspeichern unterschieden werden, indem bestimmt wird, ob diese Speicherzellen programmiert werden können oder nicht. Die Speicherzellen, deren gespeicherte Information sich nicht verändert hat, werden einer Gruppe defekter Speicherzellen zugeordnet. Die defekten Speicherzellen können durch redundante Speicherzellen ersetzt werden.
  • Ähnlich dem Detektieren schwacher übergelöschter Speicherzellen können schwache überprogrammierte Speicherzellen detektiert werden.
  • Die übergelöschte Speicherzellen 500 umfassen fehlerfreie und schwache Speicherzellen. Die Schwellspannungen Vt der überprogrammierten Speicherzellen 500 werden durch das Anlegen zumindest eines weiteren Programmierpulses modifiziert, der eine Vergrößerung der Schwellspannung Vt zur Folge hat. Dadurch wird der rechte Randbereich 500 der Verteilungskurve 51 der programmierten Speicherzellen 101 verbreitert.
  • 4 zeigt die Verteilungskurven 50, 51 gemäß 2 nach dem Durchführen des Rückspeicherns der überprogrammierten Speicherzellen 500. Auf Grund dessen ist der rechte Randbereich 550 der Verteilungskurve 51 der programmierten Speicherzellen 101 verbreitert.
  • Während des darauf folgenden Schrittes werden die rückgespeicherten, überprogrammierten Speicherzellen 550 gelöscht, indem das Löschsignal angelegt wird. Die Schwellspannungen Vt der schwachen Speicherzellen sind durch das Rückspeichern derart vergrößert worden, dass sie während des Löschschrittes nicht mehr den Löschbereich 30 erreichen können. Die fehlerfreien überprogrammierten Speicherzellen können gelöscht werden, obwohl auch ihre Schwellspannung durch das Rückspeichern verändert worden ist. In diesem Fall führt das Rückspeichern auch zu einer verbesserten Leistungsfähigkeit der fehlerfreien Speicherzellen. Die Schwellspannungen Vt der gelöschten Speicherzellen können näher an der durchschnittlichen Löschspannung V0 liegen. Nach dem Durchführen von zumindest einem Lösch- und Programmierschritt können die Schwellspannungen Vt dieser Speicherzellen näher der durchschnittlichen Programmierspannung V1 sein.
  • Das Verfahren wird insbesondere durchgeführt, nachdem die gleiche Information in jeder Speicherzelle des Speicherzellenfeldes gespeichert worden ist. Dies bedeutet, dass entweder alle Speicherzellen programmiert oder gelöscht worden sind, bevor das Zuordnen der möglicherweise schwachen Speicherzellen durchgeführt wird.
  • 5 zeigt ein Ausführungsbeispiel einer Speicheranordnung 17, die ausgebildet ist, die zuvor beschriebenen Testverfahren durchzuführen.
  • Die Speicheranordnung 17 kann auf einem einzelnen Halbleitersubstrat ausgestaltet sein und ein Speicherzellenfeld 1 mit einer Vielzahl von Speicherzellen 100, wie oben beschrieben, umfassen. Die Speicheranordnung 17 umfasst des Weiteren eine Identifizierungseinheit 13, die an das Speicherzellenfeld 1 gekoppelt ist. die Identifizierungseinheit 13 ist ausgebildet, die Schwellspannung Vt jeder Speicherzelle 100 zu identifizieren. Die Schwellspannung Vt jeder Speicherzelle 100 kann bestimmt werden, indem eine ansteigende Lesespannung an die Speicherzelle 100 angelegt wird und dabei der Stromfluss überwacht wird. Wenn ein Schwellwert ähnlicher Anstieg des Stromflusses detektiert wird, ist die gegenwärtig angelegte Lesespannung gleich der Schwellspannung der Speicherzelle.
  • Die Speicheranordnung 17 umfasst ferner eine Zuordnungseinheit 14 und eine Zugriffseinheit 15. Die Zuordnungseinheit 14 ist an die Identifiziereinheit 13 gekoppelt und ist ausgebildet, Speicherzellen 100 zur schwachen Gruppe, die übergelöschte oder überprogrammierte Speicherzellen umfasst, zuzuordnen. Diese Zuordnung der Speicherzellen basiert auf den identifizierten Schwellspannungen Vt der Speicherzellen 100. Die Zuordnungseinheit 14 verwendet die bereits zuvor beschriebenen Entscheidungskriterien für die Zuordnung.
  • Die Zugriffseinheit 15 ist an das Speicherzellenfeld 1 gekoppelt und ist ausgebildet, Information in jede Speicherzelle 100 zu speichern. Die Zugriffseinheit 15 ist des Weiteren ausgebildet, die gespeicherte Information zu verändern, was umfasst, die entsprechende Speicherzelle 100 durch Anlegen des Programmier- oder Löschsignals zu programmieren beziehungsweise zu löschen. Das Programmier- oder Löschsignal wird von der Zugriffseinheit 15 bereitgestellt. Das Programmiersignal umfasst eine gegebene Anzahl von Programmierpulsen. Ähnlich umfasst das Löschsignal eine gegeben Anzahl von Löschpulsen.
  • Darüber hinaus ist die Zugriffseinheit 15 ausgebildet, die gespeicherte Information der Speicherzellen, die der schwachen Gruppe zugeordnet sind, rückzuspeichern, indem die Kenngröße verändert wird, ohne die gespeicherte Information zu verändern. Die Zugriffseinheit 15 ist an die Zuordnungseinheit 14 derart gekoppelt, dass Informationen zur Identifizierung der Speicherzellen, die der schwachen Gruppe zugeordnet sind, von der Zuordnungseinheit 14 zu der Zugriffseinheit 15 übertragen werden. Das Rückspeichern wird durchgeführt, indem ein Rückspeichersignal an die entsprechenden Speicherzellen angelegt wird. Im Falle von übergelöschten Speicherzellen umfasst das Rückspeichersignal zumindest einen Löschpuls, im Falle von überprogrammierten Speicherzellen umfasst das Rückspeichersignal zumindest einen Programmierpuls. Auf Grund dessen wird der Abstand der Schwellspannungen Vt der Speicherzellen von der Lesespannung VR vergrößert.
  • 6 zeigt ein weiteres Ausführungsbeispiel der Speicheranordnung 17, die an eine Testeinheit 2, welche das oben beschriebene Testverfahren durchführt, gekoppelt ist.
  • Die Speicheranordnung 17 umfasst das Speicherzellenfeld 1, welches eine Vielzahl von Speicherzellen 100 umfasst. Die Speicheranordnung 17 umfasst des Weiteren eine Zugriffseinheit 15, die an das Speicherzellenfeld 1 gekoppelt ist, und ausgebildet ist, Informationen in jede Speicherzelle 100 zu speichern und die gespeicherte Information zu verändern. Das Speichern umfasst Programmieren oder Löschen durch Anlegen eines Programmier- beziehungsweise Löschsignals an die Speicherzelle 100. Das Programmier- oder Löschsignal wird von der Zugriffseinheit 15 bereitgestellt. Das Programmiersignal umfasst eine gegebene Anzahl von Programmierpulsen. Ähnlich umfasst das Löschsignal eine gegebene Anzahl von Löschpulsen.
  • Die Zugriffseinheit 15 ist auch ausgebildet, die gespeicherte Information durch einer Veränderung der Kenngröße der Speicherzelle rückzuspeichern. Das Rückspeichern wird durchgeführt durch Mittel, die ausgebildet sind, ein Rückspeichersignal an die entsprechende Speicherzelle zu koppeln. Im Falle von übergelöschten Speicherzellen umfasst das Rückspeichersignal zumindest einen Löschpuls. Im Falle von überprogrammierten Speicherzellen umfasst das Rückspeichersignal zumindest einen Programmierpuls. Es ist auch denkbar, dass die Spannungsstärke des angelegten Rückspeicherpulses sich von der Löschspannungsstärke oder Programmierspannungsstärke unterscheidet. Solche Rückspeicherpulse sind auch geeignet, die Schwellspannung in die gewünschten Richtung zu verändern.
  • Die Identifizierung der Kenngröße jeder Speicherzelle 100 und die Zuordnung der Speicherzellen 100 zur schwachen Gruppe werden durch die externe Testeinheit 2 durchgeführt.
  • Die Speicheranordnung 17 umfasst eine Schnittstelle 11, die an eine Schnittstelle 22 der Testeinheit 2 gekoppelt ist. Informationen, um die Speicherzellen der schwachen Gruppe zu identifizieren, wird von der Testeinheit 2 zur Speicheranordnung 17 übertragen. Die Speicheranordnung 17 identifiziert die Speicherzellen der schwachen Gruppe und führt die folgenden Schritte des Testverfahrens einschließlich Rückspeichern und Programmieren oder Rückspeichern und Löschen der Speicherzellen der schwachen Gruppe durch.
  • Die Testeinheit 2 umfasst eine Identifiziereinheit 23 und eine Zuordnungseinheit 24. Die Identifiziereinheit ist ausgebildet, die Schwellspannung jeder Speicherzelle 100 zu identifizieren. Das Identifizieren dieser Kenngröße kann durchge führt werden, indem der Stromfluss beim Erhöhen der Lesespannung, die an die entsprechende Speicherzelle 100 angelegt ist, beobachtet wird.
  • Die Zuordnungseinheit 24 ordnet Speicherzellen 100 der schwachen Gruppe zu. Das Zuordnen wird in der gleichen Weise wie oben beschrieben durchgeführt. Des Weiteren umfasst die Testeinheit oder die Zuordnungseinheit 24 Mittel zum Generieren von Informationen, um die Speicherzellen der schwachen Gruppe zu identifizieren. Diese Information wird zur Speicheranordnung 17 über die aneinander gekoppelten Schnittstellen 11, 22 übertragen.
  • Die Testroutine, um das Testverfahren durchzuführen, kann ein funktionaler Modus sein, der für den Hersteller verfügbar ist und durch eine geheime Adresskombination aktivierbar ist. In Erwiderung der geheimen Adresskombination kann die Speicheranordnung das Testverfahren durchführen, gegebenenfalls in Interaktion mit der Testeinheit 2.
  • Normalerweise wird diese Testroutine vom Hersteller durchgeführt bevor die Speicheranordnung ausgeliefert wird, um defekte und schwache Speicherzellen im Rahmen der Reparatur zu ersetzen.
  • Das Durchführen der Testroutine während des normalen Lebenszyklus der Speicheranordnung ist ebenso denkbar.
  • 1
    Speicherzellenfeld
    2
    Testeinheit
    11
    Speicherschnittstelle
    13, 23
    Identifizierungseinheit
    14, 24
    Zuordnungseinheit
    15
    Zugriffseinheit
    17
    Speicheranordnung
    22
    Testeinheitsschnittstelle
    30
    Löschbereich
    31
    Programmierbereich
    50, 51
    Verteilungskurven
    100, 101
    Speicherzellen
    200
    übergespeicherte Speicherzellen
    220
    veränderte übergespeicherte Speicherzellen
    300
    untergelöschte Speicherzellen
    400
    unterprogrammierte Speicherzellen
    500
    überprogrammierte Speicherzellen
    550
    veränderte überprogrammierte Speicherzellen
    V0
    mittlere Löschspannung
    V1
    mittlere Programmierspannung
    TH1, TH2
    Grenzwert
    VR
    Lesespannung

Claims (23)

  1. Verfahren zum Testen einer Vielzahl von Speicherzellen (100, 101) mit jeweils einer veränderbaren Kenngröße (Vt), wobei jede Speicherzelle (100, 101) ausgebildet ist, Information auf der Kenngröße (Vt) basierend zu speichern, mit den Schritten: – Identifizieren der Kenngröße (Vt) jeder Speicherzelle (100, 101), – Zuordnen jeder Speicherzelle (100, 101) in Abhängigkeit der identifizierten Kenngröße zu einer schwachen Gruppe (200, 500) oder zu einer fehlerfreien Gruppe, und – Rückspeichern der gespeicherten Informationen der Speicherzellen, die der schwachen Gruppe (200, 500) zugeordnet sind, um die Kenngrößen (Vt) dieser Speicherzellen zu verändern.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nach dem Rückspeichern die Speicherzellen der schwachen Gruppe (200, 500) gelöscht oder programmiert werden, um die gespeicherte Information dieser Speicherzellen zu verändern.
  3. Verfahren nach Anspruch 2 dadurch gekennzeichnet, dass jede Speicherzelle der schwachen Gruppe (200, 500) einer defekten Gruppe zugeordnet wird, wenn die gespeicherte Information nicht verändert worden ist, oder der fehlerfreien Gruppe zugeordnet wird, wenn die gespeicherte Information verändert worden ist.
  4. Verfahren nach Anspruch 1 dadurch gekennzeichnet, dass die Kenngröße eine Schwellspannung (Vt) umfasst.
  5. Verfahren nach Anspruch 1 dadurch gekennzeichnet, dass das Zuordnen auf einer Verteilungskurve (50, 51) der Kenngrößen (Vt) der Speicherzellen (100, 101) basiert, wobei die Kenngrößen (Vt) der Speicherzellen, die der schwachen Gruppe (200, 500) zugeordnet werden, in einem Randbereichs (200, 500) der Verteilungskurve (50, 51) sind.
  6. Verfahren nach Anspruch 5 dadurch gekennzeichnet, dass die Verteilungskurve (50, 51) ein Maximum hat, und dass das Rückspeichern der Kenngröße (Vt) durchgeführt wird, um den Abstand zwischen der Kenngröße (Vt) und dem Ort des Maximums (V0, V1) zu vergrößern.
  7. Verfahren nach Anspruch 1 dadurch gekennzeichnet, dass die Information gespeichert wird, indem ein Speichersignal mit einer Abfolge von Speicherpulsen an die Speicherzelle (100, 101) angelegt wird.
  8. Verfahren nach Anspruch 7 dadurch gekennzeichnet, dass das Rückspeichern umfasst, ein Rückspeichersignal an die Speicherzellen der schwachen Gruppen (200, 500) anzulegen, wobei das Rückspeichersignal zumindest einen Speicherpuls umfasst.
  9. Integrierte Speicheranordnung mit – einem Speicherzellenfeld (1) mit einer Vielzahl von Speicherzellen (100, 101) mit jeweils einer veränderbaren Kenngröße (Vt), wobei jede Speicherzelle (100, 101) ausgebildet ist, Information auf der Kenngröße (Vt) basierend zu speichern, und wobei jede Speicherzelle (100, 101) einer fehlerfreien Gruppe oder einer schwachen Gruppe (200, 500) zuordenbar ist, und – einer Zugriffseinheit (15), die an das Speicherzellenfeld (1) gekoppelt ist, und die ausgebildet ist, die Information in jede der Speicherzellen (100, 101) zu speichern und die gespeicherte Information jeder Speicherzelle (100, 101) zu verändern, sowie ausgebildet ist, dass die gespeicherte Information der Speicherzellen, die der schwachen Gruppe (200, 500) zugeordnet sind, rückgespeichert wird, indem deren Kenngrößen (Vt) verändert werden.
  10. Integrierte Speicheranordnung nach Anspruch 9, gekennzeichnet durch – eine Identifizierungseinheit (13), die an das Speicherzellenfeld (1) gekoppelt ist und die ausgebildet ist, die Kenngröße (Vt) jeder Speicherzelle (100, 101) zu identifizieren, und – eine Zuordnungseinheit (14), die an die Identifizierungseinheit (13) und das Speicherzellenfeld (1) gekoppelt ist und die ausgebildet ist, jede Speicherzelle (100, 101) der schwachen Gruppe (200, 500) oder der fehlerfreien Gruppe zuzuordnen.
  11. Integrierte Speicheranordnung nach Anspruch 9, gekennzeichnet durch eine Speicherschnittstelle (11) zum Anlegen von Identifizierungsdaten, anhand derer Speicherzellen, die der schwachen Gruppe (200, 500) zugeordnet sind, zu identifizieren sind.
  12. Integrierte Speicheranordnung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Zugriffseinheit (15) ausgebildet ist, die gespeicherte Informationen der Speicher zellen, die der schwachen Gruppe (200, 500) zugeordnet sind, zu verändern.
  13. Integrierte Speicheranordnung nach Anspruch 12, gekennzeichnet durch – ein Mittel zum Detektieren, ob die gespeicherten Informationen der Speicherzellen, die der schwachen Gruppe (200, 500) zugeordnet sind, verändert worden ist, und – ein Mittel, um jede Speicherzelle, die der schwachen Gruppe (200, 500) zugeordnet ist, einer defekten Gruppe zuzuordnen, wenn die gespeicherte Information nicht verändert worden ist, oder der fehlerfreien Gruppe zuzuordnen, wenn die gespeicherte Information verändert worden ist.
  14. Integrierte Speicheranordnung nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass die Kenngröße (Vt) der Speicherzelle (100, 101) eine Schwellspannung (Vt) umfasst.
  15. Integrierte Speicheranordnung nach Anspruch 10, dadurch gekennzeichnet, dass die Zuordnungseinheit (14) ausgebildet ist, eine Verteilung (50, 51) der Kenngrößen (Vt) der Speicherzellen (100, 101) zu bestimmen und jede Speicherzelle (100, 101) dahingehend zu prüfen, ob ihre Kenngröße (Vt) in einem Randbereich (200, 500) der Verteilung (50, 51) ist.
  16. Integrierte Speicheranordnung nach Anspruch 10 oder 15, dadurch gekennzeichnet, dass die Zuordnungseinheit (14) ausgebildet ist, zu überprüfen, ob die Kenngröße (Vt) jeder Speicherzelle (100, 101) in einem Bereich ist, der durch einen Grenzwert (TH1) begrenzt ist.
  17. Integrierte Speicheranordnung nach Anspruch 16, dadurch gekennzeichnet, dass die Zugriffseinheit (15) ausgebildet ist, durch das Rückspeichern den Abstand zwischen der Kenngröße (Vt) und dem Grenzwert (TH1) zu vergrößern.
  18. Integrierte Speicheranordnung nach Anspruch 9, dadurch gekennzeichnet, dass die Zugriffseinheit (15) ausgebildet ist, ein Speichersignal bereit zu stellen und an die Speicherzellen (100, 101) zu koppeln, um die Information zu speichern, wobei das Speichersignal eine Abfolge von Speicherpulsen umfasst.
  19. Integrierte Speicheranordnung nach Anspruch 18, dadurch gekennzeichnet, dass die Zugriffseinheit (15) ausgebildet ist, ein Rückspeichersignal bereit zu stellen und dieses an die Speicherzellen, die der schwachen Gruppe (200, 500) zugeordnet sind, zu koppeln, um die gespeicherte Information rückzuspeichern, wobei das Rückspeichersignal zumindest einen Speicherpuls umfasst.
  20. Testeinheit, die an eine Speicheranordnung nach Anspruch 11 koppelbar ist und die umfasst: – eine Identifizierungseinheit (23), die ausgebildet ist, die Kenngröße (Vt) jeder Speicherzelle (100, 101) zu identifizieren, und – eine Zuordnungseinheit (24), die an die Identifiziereinheit (23) gekoppelt ist, und ausgebildet ist, zumindest jede Speicherzelle mit identifizierter Kenngröße (100, 101) entweder der schwachen Gruppe (200, 500) oder der fehlerfreien Gruppe zuzuordnen, und – eine Testeinheitsschnittstelle (22), die ausgebildet ist, Identifizierungsdaten bereitzustellen, um die Speicherzellen der schwachen Gruppe (200, 500) zu identifizieren.
  21. Testeinheit nach Anspruch 20, dadurch gekennzeichnet, dass die Zuordnungseinheit (24) ausgebildet ist, eine Verteilung (50, 51) der Kenngrößen (Vt) der Speicherzellen (100, 101) zu bestimmen und für jede Speicherzelle zu prüfen, ob deren Kenngröße (Vt) in einem Randbereich (200, 500) der Verteilung (50, 51) ist.
  22. Testeinheit gemäß Anspruch 20, dadurch gekennzeichnet, dass die Zuordnungseinheit (24) ausgebildet ist, zu überprüfen, ob die Kenngröße (Vt) oberhalb eines Grenzwertes (TH2) ist, oder, ob die Kenngröße unterhalb eines Grenzwertes (TH1) ist.
  23. Testeinheit gemäß Anspruch 20, dadurch gekennzeichnet, dass die Zuordnungseinheit (14) ausgebildet ist, zu überprüfen, ob die Kenngröße (Vt) jeder Speicherzelle (100, 101) in einem Bereich ist, der durch einen Grenzwert (TH1) begrenzt ist.
DE102005049845A 2005-07-27 2005-10-18 Verfahren zum Testen einer Speicheranordnung, Speicheranordnung und Testeinheit zum Testen einer solchen Withdrawn DE102005049845A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/191,146 2005-07-27
US11/191,146 US20070025167A1 (en) 2005-07-27 2005-07-27 Method for testing a memory device, test unit for testing a memory device and memory device

Publications (1)

Publication Number Publication Date
DE102005049845A1 true DE102005049845A1 (de) 2007-02-01

Family

ID=37650436

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005049845A Withdrawn DE102005049845A1 (de) 2005-07-27 2005-10-18 Verfahren zum Testen einer Speicheranordnung, Speicheranordnung und Testeinheit zum Testen einer solchen

Country Status (2)

Country Link
US (1) US20070025167A1 (de)
DE (1) DE102005049845A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301818B2 (en) * 2005-09-12 2007-11-27 Macronix International Co., Ltd. Hole annealing methods of non-volatile memory cells
US20070103980A1 (en) * 2005-11-10 2007-05-10 Gert Koebernick Method for operating a semiconductor memory device and semiconductor memory device
US7599236B2 (en) * 2006-06-07 2009-10-06 Freescale Semiconductor, Inc. In-circuit Vt distribution bit counter for non-volatile memory devices
KR101422704B1 (ko) * 2008-01-21 2014-07-25 삼성전자주식회사 소거 스트레스를 줄일 수 있는 전하 트랩형 플래시 메모리장치 그리고 그것의 프로그램 및 소거 방법
US8379466B2 (en) 2009-03-31 2013-02-19 Freescale Semiconductor, Inc. Integrated circuit having an embedded memory and method for testing the memory
US8315117B2 (en) * 2009-03-31 2012-11-20 Freescale Semiconductor, Inc. Integrated circuit memory having assisted access and method therefor
US8634263B2 (en) * 2009-04-30 2014-01-21 Freescale Semiconductor, Inc. Integrated circuit having memory repair information storage and method therefor
KR20140043560A (ko) * 2012-09-24 2014-04-10 삼성전자주식회사 메모리 특성 정보를 저장하는 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 반도체 메모리 장치의 동작방법
CN104103318B (zh) * 2013-04-12 2019-11-05 三星电子株式会社 操作存储控制器的方法和包括存储控制器的数据存储设备
US10140040B1 (en) 2017-05-25 2018-11-27 Micron Technology, Inc. Memory device with dynamic program-verify voltage calibration
US10664194B2 (en) 2018-05-16 2020-05-26 Micron Technology, Inc. Memory system with dynamic calibration using a variable adjustment mechanism
US10990466B2 (en) 2018-06-20 2021-04-27 Micron Technology, Inc. Memory sub-system with dynamic calibration using component-based function(s)
US11188416B2 (en) 2018-07-12 2021-11-30 Micron Technology, Inc. Enhanced block management for a memory sub-system
US11113129B2 (en) * 2018-07-13 2021-09-07 Micron Technology, Inc. Real time block failure analysis for a memory sub-system
US10936246B2 (en) 2018-10-10 2021-03-02 Micron Technology, Inc. Dynamic background scan optimization in a memory sub-system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011725A (en) * 1997-08-01 2000-01-04 Saifun Semiconductors, Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6490195B2 (en) * 1998-06-02 2002-12-03 Hitachi, Ltd. Semiconductor device, data processing system and a method for changing threshold of a non-volatile memory cell
EP0830684B1 (de) * 1995-06-07 2004-08-25 Macronix International Co., Ltd. Automatischer progammier-algorithmus für flash-speicher im seitenmodus mit variabler programmierimpulshöhe und -breite
DE69731255T2 (de) * 1996-06-12 2005-03-24 Texas Instruments Inc., Dallas Verfahren zum Löschen eines nichtflüchtigen Speichers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5822258A (en) * 1997-05-05 1998-10-13 Micron Technology, Inc. Circuit and method for testing a memory device with a cell plate generator having a variable current
CN100437834C (zh) * 2003-03-12 2008-11-26 Nxp股份有限公司 用于弱sram单元的检测装置和方法
US7020026B2 (en) * 2004-05-05 2006-03-28 Sandisk Corporation Bitline governed approach for program control of non-volatile memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0830684B1 (de) * 1995-06-07 2004-08-25 Macronix International Co., Ltd. Automatischer progammier-algorithmus für flash-speicher im seitenmodus mit variabler programmierimpulshöhe und -breite
DE69731255T2 (de) * 1996-06-12 2005-03-24 Texas Instruments Inc., Dallas Verfahren zum Löschen eines nichtflüchtigen Speichers
US6011725A (en) * 1997-08-01 2000-01-04 Saifun Semiconductors, Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6490195B2 (en) * 1998-06-02 2002-12-03 Hitachi, Ltd. Semiconductor device, data processing system and a method for changing threshold of a non-volatile memory cell

Also Published As

Publication number Publication date
US20070025167A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
DE102005049845A1 (de) Verfahren zum Testen einer Speicheranordnung, Speicheranordnung und Testeinheit zum Testen einer solchen
DE102005037037B4 (de) Speicheranordnung und Verfahren zum Betreiben der Speicheranordnung
DE102005045031B4 (de) Programmierverfahren und Programmierwiederaufnahmeverfahren für ein nichtflüchtiges Speicherbauelement
DE102006028209B4 (de) Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung und Halbleiterspeichereinrichtung
DE60319437T2 (de) Nichtflüchtiger halbleiterspeicher mit zykluszählwerte speichernden grossen löschblöcken
DE4207934C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und Programmierverfahren für eine nichtflüchtige Halbleiterspeichervorrichtung
DE60213620T2 (de) Nichtflüchtiger speicher mit blocklöschung
DE602004005211T2 (de) Detektieren von überprogrammierter speicherzellen nach einer programmierung benachbarter speicherzellen
DE60220590T2 (de) Verfahren zur Reduzierung von Kopplungseffekten zwischen multi-level Speicherelementen eines nicht flüchtigen Speichers
DE69636063T2 (de) Verfahren zum Programmieren eines nichtflüchtigen Speichers
DE3637682C2 (de)
DE602004013347T2 (de) Verfahren zum identifizieren nichtflüchtiger speicherelmente mit schlechter subschwellensteigung oder schwacher transkonduktanz
DE4035660C2 (de) Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen
DE19851813A1 (de) System und Verfahren zum Bewerten der Abnutzung eines Flash-Speichers
DE102006020180B3 (de) Verfahren zum Programmieren eines Blocks von Speicherzellen, nicht-flüchtiger Speicher und Speicherkarte
DE60318714T2 (de) System und verfahren zur steuerung einer löschspannung während des löschens mehrerer sektoren eines flash-speichers
DE10002266A1 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Programmierverfahren hierfür
DE102006058380A1 (de) Flash-Speicherbauelement und Verfahren zur Steuerung einer Löschoperation desselben
DE102005035077A1 (de) Löschverfahren für ein Flashspeicherbauelement
DE60015770T2 (de) Flashspeicheranordnung mit extern ausgelöster erfassung und heilung von fehlerhaften zellen
DE102010037978A1 (de) Nichtflüchtiger Speicher mit prädiktiver Programmierung
DE102008007685B4 (de) Integrierte Schaltung und Verfahren zum Betreiben einer integrierten Schaltung
DE69731255T2 (de) Verfahren zum Löschen eines nichtflüchtigen Speichers
EP1571674B1 (de) Verfahren zum Betreiben einer elektrischen beschreib- und löschbaren Speicherzelle und eine Speichereinrichtung zum elektrischen Speichern
DE19615660A1 (de) Schaltung zur Aufbringung einer Belastungsspannung in eine Blockeinheit für die Verwendung in einer Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA FLASH GMBH, 01099 DRESDEN, DE

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee