DE19615660A1 - Schaltung zur Aufbringung einer Belastungsspannung in eine Blockeinheit für die Verwendung in einer Halbleiterspeichervorrichtung - Google Patents

Description

HINTERGRUND DER ERFINDUNG GEBIET DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf Halbleiter­ speichervorrichtungen und insbesondere auf Schaltungen, die eine Belastungsspannung in eine Blockeinheit aufbringen kön­ nen.

Die vorliegende Erfindung für eine Schaltung, die eine Belastungsspannung in eine Blockeinheit aufbringen kann, ba­ siert auf der koreanischen Patentanmeldung Nr. 10167/1995, die hiermit durch Bezugnahme für alle Zwecke eingeschlossen wird.

BESCHREIBUNG DES STANDES DER TECHNIK

In letzter Zeit wurden Halbleiterspeichervorrichtungen immer stärker integriert, was zu einer Erhöhung der Wahr­ scheinlichkeit für das Auftreten eines Defektes innerhalb der Halbleiterspeichervorrichtungen führte. Während es schwierig ist, Defekte, die in peripheren Schaltungen auftreten, zu re­ parieren, ist es möglich, Defekte innerhalb einer Speicher­ zellenanordnung zu reparieren, indem die defekte Speicher­ zelle durch eine redundante Speicherzelle ersetzt wird. Es ist somit wichtig, die defekte Zelle in einem frühen Testzu­ stand zu erkennen, und daher wurde eine solche Technik stark gefordert. Die Sortiertechniken für defekten Zellen, die bis­ her entwickelt wurden, können jedoch nicht alle defekten Zel­ len reparieren. Im allgemeinen können die Fehler in einer de­ fekten Speicherzellenanordnung aufgeteilt werden in eine harte defekte Zelle, die in einem Sortiertest detektiert wer­ den kann und eine weiche defekte Zelle, die nicht in einem frühen Testzustand detektiert werden kann, und die allmählich durch ein elektrisches Feld oder eine Temperaturbelastung verschlechtert wird. Die ideale Sortiertechnik sollte sowohl harte als auch weiche defekte Zellen detektieren.

Bei einer konventionellen Technik werden in einem Test­ modus alle Felder gleichzeitig ausgewählt und es wird dann eine Belastungsspannung, die das 1,4- bis 2fache einer Spei­ cherbetriebsspannung Vcc beträgt, an die Felder angelegt. Da­ nach wird die defekte Zelle detektiert, indem geprüft wird, ob die Zelle einen Funktionsausfall bewirkt oder nicht. Das bedeutet, daß im Falle von Speichern mit wahlfreiem Zugriff und maskierten Nur-Lese-Speichern eine fehlerhafte oder funk­ tionierende Zelle bestimmt wird, indem geprüft wird, ob die Zellen in einer Auffrischoperation oder wenn sie mit einer niedrigen Vcc oder einer hohen Vcc betrieben werden, normal arbeiten. Das beste Beispiel dafür ist der Durchbruch eines Gateoxyds oder eine Verbindungsunterbrechung. Im Falle eines EEPROM jedoch, das Daten gemäß der Ladung die an das schwe­ benden Gate angelegt wird bestimmt, indem der Hot-Carrier oder das Fowler-Nordheim-Tunneln verwendet wird, wenn Daten programmiert oder gelöscht werden, kann, da die Daten der Zelle leicht durch die Ladung beeinflußt werden, sogar wenn das Gateoxyd oder der Verbindungsverlust schwach ist, die defekte Zelle leichter ausfallen. Das heißt, sogar ein leich­ ter Ladungsverlust in einem Glühtest, einem Einbrenntest oder einem Zerstörungstest kann leicht die Daten verändern. Im Falle der gleichzeitigen Auswahl aller Felder jedoch und bei dem Anlegen der Belastungsspannung an sie wird, wenn eine Vielzahl von weichen defekten Zellen und harten defekten Zel­ len vorhanden ist, die einen Belastungsspannungsabfall im Feld bewirken können, die Belastungsspannung schwer durch die harte defekte Zelle vermindert und kann so nicht mehr genü­ gend gut an die weiche defekte Zelle angelegt werden. Das macht es unmöglich, die weiche defekte Zelle auszusortieren. Wenn somit weiche defekte Zellen nicht in einem frühen Zu­ stand des Tests ausfallen sondern allmählich durch die elek­ trische Belastung oder während des Glühtest, des Einbrenn­ tests oder des Zuverlässigkeitstest ausfallen, kann das zu einer Verminderung der Ausbeute führen. Weiterhin ist, um die weichen defekten Zellen zu reparieren ein zusätzlicher Sor­ tiermodus erforderlich, was zu einer Erhöhung der Testzeit und einer Störung der Betriebseffizienz führt. Insbesondere im Falle eines EPROM und eines EEPROM besteht das Problem ei­ ner erhöhten Wahrscheinlichkeit der Erzeugung einer weichen defekten Zelle und einer harten defekten Zelle in einem zy­ klischen Test des Löschens und Programmierens.

ZUSAMMENFASSUNG DER ERFINDUNG

Eine Aufgabe der vorliegenden Erfindung besteht daher darin, eine Schaltung zu schaffen, die sowohl harte und wei­ che defekte Zellen in einem frühen Zustand eines Tests detek­ tieren kann, sogar wenn harte und weiche defekte Zellen zur gleichen Zeit auftreten.

Eine andere Aufgabe der vorliegenden Erfindung besteht darin, eine Schaltung zu schaffen, die eine defekte Zelle in einem frühen Zustand eines Test erkennen kann, indem eine Be­ lastungsspannung nur an einen durch eine externe Adresse aus­ gewählten Block gelegt wird.

Um die obigen Aufgaben der vorliegenden Erfindung zu lö­ sen, ist eine Belastungsspannungsaufbringschaltung für die Verwendung in einer Halbleiterspeichervorrichtung angegeben, die eine erste Steuerschaltung zur Auswahl eines ersten Blocks enthält, an den eine Testspannung gelegt werden soll, wobei die Testspannung dann erst an die folgenden Blöcke ge­ legt wird; und eine zweite Steuerschaltung zur Auswahl einer Wortleitung, an die eine Belastungsspannung gelegt werden soll, wobei in einem Belastungsmodus zur Detektion einer de­ fekten Zelle die Belastungsspannung an eine Wortleitung ange­ legt wird, die mit einem Speichertransistor in einem ersten ausgewählten Speicherblock verbunden ist, während eine Erd­ spannung an eine Wortleitung in nicht ausgewählten Speicher­ blöcken angelegt wird, und die ausgewählte Versorgungsopera­ tion wiederholt für jeden der Speicherblöcke durchgeführt wird.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Diese und viele andere Merkmale und Vorteile der vorlie­ genden Erfindung werden leicht verständlich unter Bezugnahme auf die folgende detaillierte Beschreibung in Verbindung mit den begleitenden Zeichnungen, in denen

Fig. 1 ein schematisches Blockdiagramm ist, das eine nichtflüchtige Halbleiterspeichervorrichtung gemäß der vor­ liegenden Erfindung zeigt;

Fig. 2 ein Diagramm ist, daß die Konstruktion eines Fel­ des gemäß der vorliegenden Erfindung zeigt;

Fig. 3 ein Schaltungsdiagramm ist, das eine Blockaus­ wahlsteuerschaltung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 4 ein Schaltungsdiagramm ist, das eine Wortlei­ tungsauswahlsteuerschaltung gemäß einer bevorzugten Ausfüh­ rungsform der vorliegenden Erfindung zeigt;

Fig. 5 ein Flußdiagramm ist, das den Betrieb der vorlie­ genden Erfindung zeigt; und

Fig. 6 ein Zeitdiagramm verschiedener Signale ist, die in einem Belastungsmodus gemäß der vorliegenden Erfindung verwendet werden.

GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

In der folgenden Beschreibung sind viele spezifische De­ tails, wie Speicherzellen, die Anzahl der Bitleitungen, der Wert der Spannungen, Schaltungselemente und Teile und der­ gleichen angegeben, um ein tiefes Verständnis der vorliegen­ den Erfindung zu gewährleisten. Fachleute werden erkennen, daß andere Ausführungsformen der vorliegenden Erfindung ohne diese spezifischen Details oder mit anderen spezifischen De­ tails praktiziert werden können. Es sei angemerkt, daß die gleichen Teile oder Elemente der Zeichnungen die gleiche Zahl oder das gleiche Symbol tragen, wo immer dies möglich ist. Die Bezeichnung "Speicherzelle", wie sie hierin verwendet wird, bezieht sich auf einen MOS Transistor mit schwebendem Gate, der eine Source, ein schwebendes Drain-Gate und ein Steuergate aufweist.

Fig. 1 ist ein schematisches Blockdiagramm eines EEPROM gemäß der vorliegenden Erfindung. Die in Fig. 1 gezeigte Speichervorrichtung ist ein elektrisch löschbare, program­ mierbare, nichtflüchtige Halbleiterspeichervorrichtung, und die Konstruktion und die Lese-/Schreiboperation des NAND Flash-Speicherzellenfeldes sind im US-Patent Nr. 5,473,563 mit dem Titel "Nonvolatile Semiconductor Memory", eingereicht am 22. Dezember 1993 beschrieben. In Fig. 1 ist ein Hauptzel­ lenfeld 10 aus einer Vielzahl von Reihenblöcken B1 bis B512 zusammengesetzt und dessen Ansteuerung wird durch eine Block­ auswahlsteuerschaltung 20 und eine Wortleitungsauswahlsteuer­ schaltung 30 gesteuert. Die Blockauswahlsteuerschaltung 20 wählt und aktiviert einen Block der 512 Blöcke in Erwiderung auf ein Blockauswahlsignal, das von einem Adreßpuf­ fer & Vordekodierer 50 eingegeben wird. Die Wortleitungsaus­ wahlsteuerschaltung 30 wählt und aktiviert eine Wortleitung der Wortleitungen in dem ausgewählten Block in Erwiderung auf ein Wortleitungsauswahlsignal. Ein externes Adreßsignal 1A wird dem Adreßpuffer & Vordekodierer 50 zugeführt und dann an die Blockauswahlsteuerschaltung 20 und die Wortleitungsaus­ wahltsteuerschaltung 30 gelegt. Ein Spannungsgenerator 40 er­ zeugt eine Lesespannung, eine Programmierspannung und eine Löschspannung, die bei einer Lese/Schreiboperation benötigt werden und eine Belastungsspannung Vstr, die höher als die Lesespannung aber niedriger als die Programmierspannung Vm1 ist. Diese Spannungen werden in Erwiderung auf ein Spannungs­ erzeugungssteuersignal 1B ausgewählt. Der Adreßpuf­ fer & Vordekodierer 50 wird vielfach in Halbleiterspeichern verwendet, weswegen hier keine detaillierte Beschreibung er­ folgt.

Fig. 2 ist ein Diagramm, das die Konstruktion des Haupt­ zellenfeldes 10, das aus 512 Blöcken zusammengesetzt ist und seiner peripheren Schaltungen zeigt. In jedem Block sind Speicherzellentransistoren T6 bis T7, die Daten speichern können, seriell miteinander verbunden, Transistoren T5, T9, . . . Tm (nachfolgend als 2A Transistoren bezeichnet) sind zwischen den Speicherzellentransistoren T6, T10, . . . Tm und den Bitleitungen B/L1 . . . B/Ln geschaltet und Transistoren T8, T12, . . . Tm (nachfolgend als 2D Transistoren bezeichnet) sind zwischen die Speicherzellentransitoren (T7, T11, . . . TM) und CSL 60 geschaltet. Jeder Block hat so viele Stränge, wie es Bitleitungen gibt. Wortleitungsdurchgangstransistoren T2 und T3 sind zwischen die Gates der Speicherzellentransistoren T6 und T7 und die Wortleitungsauswahlsteuerschaltung 30 geschal­ tet für das Anlegen der Lesespannung, der Programmierspan­ nung, der Löschspannung und der Belastungsspannung an die Ga­ tes der Speicherzellentransistoren. Die Steuergates 70i (i=1 . . . 512) der Wortleitungsdurchgangstransistoren T2 und T3 sind mit einer ersten Blockauswahlsteuerschaltung 20A verbun­ den. Auch die Durchgangstransistoren T1 und T4 sind mit der ersten Auswahlsteuerschaltung 20A verbunden. Das CSL 60 ist im allgemeinen mit allen Blöcken verbunden und dient dazu, die Speicherzellentransistoren auf Erdpotential zu halten.

Fig. 3 ist ein Diagramm, das die Blockauswahlsteuer­ schaltung 20 gemäß einer bevorzugten Ausführungsform der vor­ liegenden Erfindung zeigt. Die Blockauswahlsteuerschaltung 20 hat einen Blockvordekodierer 100, eine erste Schaltpumpschal­ tung 200, eine zweite Schaltpumpschaltung 300 und einen Tran­ sistor E3. Der Blockvordekodierer 100 empfängt Adreßsignale 3A, 3B und 3C, die am Adreßpuffer & Vordekodierer 50 dekodiert wurden. Die erste Schaltpumpschaltung 200 wird durch den Aus­ gang eines Invertes L1 angesteuert, der das Ausgangssignal des Blockvordekodierers 100, ein externes Signal 110 und eine Programmierspannung Vm1, die um mehr als 1 V größer ist als die Belastungsspannung Vstr, eingibt. Die zweite Schaltpump­ schaltung 300 wird durch die Ausgänge der Inverter L1 und L3, das externe Signal 110 und die Belastungsspannung Vstr ange­ steuert. Der Transistor E3 gibt die Belastungsspannung Vstr in Erwiderung auf das Ausgangssignal der zweiten Schaltpump­ schaltung 300 weiter. Die Ausgänge des Transistors E3 sind mit den Steuergates 70i (i=1 . . . 512) der Wortleitungsdurch­ gangstransistoren T2 und T3 und der Durchgangstransistoren T1 und T4 und den 2A und 2D Transistoren in Fig. 2 verbunden.

Fig. 4 ist ein Diagramm, das eine bevorzugte Ausfüh­ rungsform der Wortleitungsauswahlsteuerschaltung 30 zeigt, die eine dritte Schaltpumpschaltung 400 und einen Transistor E6 aufweist. Die dritte Schaltpumpschaltung 400 wird durch das externe Signal, ein Adreßsignal 160, das an den Adreßpuf­ fer & Vordekodierer 50 gelegt ist, ein Verstärkungssignal 170, das im Belastungsmodus aktiviert wird und durch die Bela­ stungsspannung Vstr angesteuert. Der Transistor E6 gibt die Belastungsspannung Vstr in Erwiderung auf das Ausgangssignal der dritten Schaltpumpschaltung 400 weiter. Die Ausgänge S1 und S2 des Transistors E6 sind jeweils an die Wortlei­ tungstransistoren T2 beziehungsweise T3 in Fig. 2 gelegt.

Es wird nun der Belastungsmodusbetrieb der vorliegenden Erfindung im Detail beschrieben. Die Beschreibung erfolgt für den Fall, daß alle Zellen vor dem Anlegen der Belastungsspan­ nung an die Zellen in einem elektrisch löschbaren, nicht­ flüchtigen Halbleiterspeicher gelöscht sind. Der Löschbetrieb ist detailliert im US-Patent Nr. 5,473,563 beschrieben und wird hier nicht beschrieben. Wie man am besten aus Fig. 1 sieht, dekodiert im Belastungsmodus, wenn eine erste Block­ adresse in Erwiderung auf das Adreßsignal 1A geladen wird, der Adreßpuffer & Vordekodierer 50 die Blockadresse und hält diese fest und gibt dann das Blockadreßauswahlsignal 1C an die Blockauswahlsteuerschaltung 20 und das Wortleitungsaus­ wahlsignal 1D an die Wortleitungsauswahlsteuerschaltung 30. Wie man am besten in Fig. 3 sieht, geht, wenn das erste Blockadreßsignal durch die Adreßsignale 3A, 3B und 3C erzeugt wurde, der Ausgang des Invertes L1 auf einen logisch "hohen" Pegel. Und im Belastungsmodus erzeugt der Spannungsgenerator 40 die Belastungsspannung Vstr, die größer ist als die Lese­ spannung aber kleiner als die Programmierspannung Vm1 in Er­ widerung auf das Spannungserzeugungssteuersignal 1B, das Le­ sefreigabesignal 120 geht auf einen logisch "niederen" Pegel, die Programmierspannung nimmt den Wert 18V an und das externe Signal 110 schwingt von hoch nach niedrig. Wenn der Ausgang des Inverters L1 auf einen logisch "hohen" Pegel geht, so wird eine Spannung, die so hoch ist wie die Abschaltspannung (beispielsweise 2V) eines Sperrschichttransistors D1, an die Steuergates 70i (i=1 . . . 512) angelegt. Wenn eine Gatespannung eines Anreicherungstransistors E2 über 2V liegt, wird die Programmierspannung Vm1 durch die Schwellwertspannung Vt (beispielsweise IV) des Anreichungstransistors E2 vermindert und somit wird die Programmierspannung Vm1-Vt an den Konden­ sator C1 angelegt. In diesem Fall gibt das NAND Gatter L2 den Ausgang des logisch "hohen" Pegels vom Inverter L1 und das externe Signal 110, das von hoch nach niedrig schwingt, ein und somit schwingt dessen Ausgangssignal von niedrig nach hoch. Wenn der Ausgang des NAND Gatter L2 sich auf einem lo­ gisch "hohen" Pegel (beispielsweise 5V) befindet, wird die Spannung am Kondensator C1 um ΔV (ungefähr 5V) erhöht, so daß sie 1V + ΔV beträgt. Die erhöhte Spannung 1V + ΔV wird an einen Anreicherungstransistor El gelegt und wird dann um die Schwellwertspannung Vt des Anreicherungstransistors E1 ver­ mindert. Somit werden SV (ΔV) an das Gate des Anreicherungs­ transistors E2 gelegt. Beim Verstärkungsbetrieb der oben be­ schriebenen Schaltpumpschaltung wird der Ausgang der ersten Schaltpumpschaltung 200 auf die maximale Programmspannung Vm1 + ΔV - 2 Vt erhöht, um somit den ersten Block B1 zu aktivie­ ren. In den übrigen 511 Blöcken mit Ausnahme des ersten Bloc­ kes B1 geht, da die übrigen Blockadreßsignale durch 3A, 3B und 3C nicht erzeugt werden, der Ausgang des Inverters in je­ dem Block auf einen logisch "niedrigen" Pegel und somit wird die Initialisierungspannung, die für die Verstärkungsopera­ tion benötigt wird, nicht erzeugt, was zu einer Inaktivierung der übrigen 511 Blöcke führt. In ähnlicher Weise wird der Ausgang der zweiten Schaltpumpschaltung 300, der durch den Ausgang des Inverters L3 angesteuert wird, der das Ausgangs­ signal des Blockvordekodierers 100 eingibt, auf die Belas­ tungsspannung Vstr + ΔV - 2Vt erhöht und der Anreicherungs­ transistor E3 wird somit angeschaltet und gibt die Belas­ tungsspannung Vstr an die 2A und 2D Transistoren im ausgewähl­ ten ersten Block B1. Die Wortleitungsauswahlsteuerschaltung 30 in Fig. 4 arbeitet ähnlich wie die Blockauswahlsteuer­ schaltung 20 in Fig. 3. Das heißt im Belastungsmodus geht das Verstärkungssignal 170 auf den logisch "hohen" Pegel und das Adreßsignal 160, das im Adreßpuffer & Vordekodierer 50 festge­ halten wurde, geht auf den logisch "hohen" Pegel durch Deko­ dierung der externen Adresse. Der Ausgang der dritten Schalt­ pumpschaltung 400 wird auf die maximale Belastungsspannung Vstr + ΔV - 2Vt erhöht und die Belastungsspannung Vstr wird an die Drainanschlüsse der Wortleitungsdurchgangstransistoren T2 und T3 in Fig. 2 durch den Anreichungstransistor E6 wei­ tergegeben. Es gibt genau so viele Ausgänge der Wortleitungs­ auswahlsteuerschaltung wie die Anzahl der Wortleitungen im ersten Block B1 beträgt und S1 und S2 sind gemeinsam mit al­ len Blöcken verbunden. Die Steuergatespannung des ausgewähl­ ten Blocks hat den Betrag der Programmierspannung + ΔV - 2Vt und die Steuergatespannungen der nicht ausgewählten Blöcke beträgt 0 V. Somit wird der Ausgang der Wortleitungsauswahl­ steuerschaltung 30, das heißt die Belastungsspannung Vstr nur an die Wortleitung des ausgewählten Blocks angelegt. Das heißt, der erste Block B1 wird durch Dekodierung der externen Adresse ausgewählt und die Belastungsspannung wird für eine vorbestimmte Zeit nur an den ausgewählten Block B1 angelegt. Nach dem Anlegen der Belastungsspannung an den ersten Block B1 wird die Adresse des folgenden Blocks dekodiert und die übrigen 511 Blöcke werden inaktiviert. Das Anlegen der Bela­ stungsspannung an die folgenden Blöcke funktioniert wie beim ersten Block B1. Wenn die Belastungsspannung an einen Block angelegt wird, der eine defekte Zelle aufweist, die irgend einen Verlust bewirken kann, so kann die Belastungsspannung durch die defekte Zelle abfallen. Somit kann im Falle des An­ legens der Belastungsspannung in Blockeinheiten, der durch die Defekte verursachte Fehler durch den Block detektiert werden. Somit ist es möglich die Vorrichtung zu reparieren, indem man nur die Zelle innerhalb des fehlerhaften Blockes durch eine redundante Zelle ersetzt. Die Spannungsbeziehung der wichtigen Teile der ausgewählten und nicht ausgewählten Speicherblöcke während des Belastungsmoduses kann in der fol­ genden Tabelle 1 zusammengefaßt werden.

TABELLE 1

Fig. 5 ist ein Flußdiagramm, das den Betrieb gemäß der vorliegenden Erfindung zeigt. Nachdem alle Felder gelöscht wurden, wird der Belastungsmodus errichtet. Der erste Block wird durch eine externe Adresse ausgewählt und dann wird die Belastungsspannung an alle Zellen innerhalb des ausgewählten ersten Blocks gelegt. Nach Ablauf einer vorbestimmten Zeit Tstr, das heißt nach dem Beenden des Anlegens der Belastungs­ spannung an den ersten Block, vergleicht ein externer Ver­ gleicher die folgende Blockadresse mit der letzten Block­ adresse. Wenn die folgende Blockadresse nicht identisch mit der letzten Blockadresse ist, wird die Blockadresse um eins erhöht und dann wird die Belastungsspannung angelegt. Wenn die folgende Blockadresse identisch ist mit der letzten Blockadresse, wird die Belastungsspannung nicht mehr angelegt und alle Blöcke sind verifiziert, womit der Belastungsspan­ nungsanlegebetrieb endet.

Fig. 6 ist ein Zeitdiagramm der verschiedenen Signale, die im Belastungsmodus der vorliegenden Erfindung benutzt werden. X1 ist ein Belastungsspannungssignal, X2 ist ein Pro­ grammierspannungssignal, X3 ist ein Steuergatesignal des aus­ gewählten Blocks, X4 ist ein Steuergatesignal der übrigen nicht ausgewählten Blöcke, X5 ist ein Wortleitungssignal des ausgewählten Blocks, X6 ist ein Wortleitungssignal der nicht ausgewählten Blöcke, X7 ist ein 2A Transistorsignal des aus­ gewählten Blocks, X8 ist ein 2A Transistorsignal der nicht ausgewählten Blöcke, X9 ist ein 2D Transistorsignal des aus­ gewählten Blocks, X10 ist ein 2D Transistorsignal der nicht ausgewählten Blöcke, X11 ist ein CSL Signal des ausgewählten und der nicht ausgewählten Blöcke, X12 ist ein B/L Signal der ausgewählten und der nicht ausgewählten Blöcke, X13 ist ein externes Signal 110, X14 ist ein Schreibfreigabesignal 120 und X15 ist ein Verstärkungssignal 170.

Wie oben beschrieben wurde, kann die vorliegende Erfin­ dung einen weichen Defekt innerhalb eines ausgewählten Blocks in einer frühen Phase des Test detektieren, indem die Belas­ tungsspannung nur an den ausgewählten Block gelegt wird, wo­ mit die Testzeit vermindert und die Effizienz des Betriebs erhöht wird.

Das was gezeigt und beschrieben wurde, wird als die be­ vorzugte Ausführungsform der vorliegenden Erfindung angese­ hen, aber es ist Fachleuten verständlich, daß verschiedene Änderungen und Modifikationen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Somit ist es beabsichtigt, die Erfindung nicht auf die spezielle Aus­ führungsform, die als beste Ausführungsform für das Ausführen der vorliegenden Erfindung beschrieben wurde, zu beschränken, sondern daß die Erfindung alle Ausführungsformen umfassen soll, die innerhalb des Umfangs der angefügten Ansprüche lie­ gen.

Claims (5)

1. Belastungsspannungsaufbringschaltung für die Verwendung in einer nichtflüchtigen Halbleiterspeichervorrichtung, die eine Vielzahl von Speicherblöcken aufweist, von denen jeder eine Vielzahl von Zelleinheiten aufweist, die in einer Matrixform in Reihen und Spalten angeordnet sind, wobei jede Zelleinheit eine vorbestimmte Anzahl seriell verbundener Speichertransi­ storen einschließt, wobei jeder Speichertransistor ein schwe­ bendes Gate, ein Steuergate, eine Source und eine Drain um­ faßt; einen Spannungsgenerator zur Erzeugung einer Belas­ tungsspannung, einer Lesespannung, einer Löschspannung und einer Programmierspannung zur Detektion eines Defekts inner­ halb der Speicherblöcke; und einen Adreßpuffer und Vordeko­ dierer zur Erzeugung eines Blockauswahlsignals und eines Wortleitungsauswahlsignals, wobei die Schaltung folgendes um­ faßt:
eine erste Steuereinheit für das Auswählen eines ersten Speicherblocks, an den die Programmierspannung angelegt wer­ den soll, und dann für das sequentielle Auswählen der folgen­ den Speicherblöcke; und
eine zweite Steuereinheit zur Auswahl einer Wortleitung, an welche die Belastungsspannung angelegt werden soll;
wobei in einem Belastungsmodus für die Detektion einer defekten Zelle die Belastungsspannung an eine Wortleitung an­ gelegt wird, die mit einem Speichertransistor innerhalb eines ersten ausgewählten Speicherblocks verbunden ist, während ei­ ne Erdspannung an eine Wortleitung innerhalb der nicht ausge­ wählten Speicherblöcke angelegt wird, und die ausgewählte Versorgungsoperation wiederholt für jeden der Speicherblöcke durchgeführt wird.

2. Schaltung nach Anspruch 1, wobei die erste Steuereinheit folgendes umfaßt:
einen Blockvordekodierer zum Empfang eines Ausgangssig­ nals des Adreßpuffers und Vordekodierers;
ein logisches Gatter zur Invertierung eines Ausgangs­ signals des Blockvordekodierers;
eine erste Schaltpumpschaltung, die durch das Ausgangs­ signal des logischen Gatters betrieben wird, wobei die Pro­ grammierspannung und ein externes Signal im Belastungsmodus so aktiviert wird, daß eine verstärkte Spannung erzeugt wird;
und
einen MOS Transistor, der einen Drainanschluß aufweist, der mit dem Belastungsspannungseingangsanschluß der zweiten Schaltpumpschaltung verbunden ist und ein Gate, das mit dem Ausgangsanschluß der zweiten Schaltpumpschaltung verbunden ist.

3. Schaltung nach Anspruch 1, wobei die zweite Steuereinheit folgendes umfaßt:
eine dritte Schaltpumpschaltung, die durch ein Adreß­ signal, das durch den Adreßpuffer und Vordekodierer gespei­ chert wurde, das externe Signal, ein Verstärkungssignal und die Belastungsspannung betrieben wird; und
einen MOS Transistor, der einen Drainanschluß aufweist, der mit dem Belastungsspannungseingangsanschluß der dritten Schaltpumpschaltung verbunden ist und ein Gate, das mit dem Ausgangsanschluß der dritten Schaltpumpschaltung verbunden ist.

4. Schaltung nach Anspruch 1, wobei die Belastungsspannung das 1,4 bis 2fache einer Energieversorgungsspannung beträgt.

5. Schaltung nach Anspruch 1, wobei die Programmierspannung höher oder gleich ist der Belastungsspannung plus der Schwellwertspannung.