KR101193059B1 - 비휘발성 메모리 장치 및 그 동작 방법 - Google Patents

비휘발성 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR101193059B1
KR101193059B1 KR1020110037361A KR20110037361A KR101193059B1 KR 101193059 B1 KR101193059 B1 KR 101193059B1 KR 1020110037361 A KR1020110037361 A KR 1020110037361A KR 20110037361 A KR20110037361 A KR 20110037361A KR 101193059 B1 KR101193059 B1 KR 101193059B1
Authority
KR
South Korea
Prior art keywords
word line
memory device
group
nonvolatile memory
specific
Prior art date
Application number
KR1020110037361A
Other languages
English (en)
Inventor
박성제
이정환
김지환
조명
하범석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110037361A priority Critical patent/KR101193059B1/ko
Priority to US13/232,304 priority patent/US8451665B2/en
Application granted granted Critical
Publication of KR101193059B1 publication Critical patent/KR101193059B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 장치 및 그 동작 방법이 개시된다. 비휘발성 메모리 장치의 동작 방법은, 프로그램 명령을 인가받는 단계, 상기 프로그램 명령에 대응하는 어드레스를 인가받는 단계, 상기 어드레스에 의해 워드라인이 선택되는 단계, 상기 선택된 워드라인이 특정 워드라인이면, 상기 특정 워드라인의 상위 워드라인 그룹을 소거하는 단계 및 상기 선택된 워드라인에 데이터를 프로그램하는 단계를 포함한다.

Description

비휘발성 메모리 장치 및 그 동작 방법{NONVOLATILE MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 비휘발성 메모리 장치와, 비휘발성 메모리 장치의 프로그램(Program) 및 소거(Erase) 동작 방법에 관한 것이다.
반도체 메모리 장치는 전원 공급의 중단시에 데이터가 보존되는지 여부에 따라 휘발성 메모리(Volatile memory)와 비휘발성 메모리(Nonvolatile memory)로 구분된다. 플래시 메모리(Flash memory)와 같은 비휘발성 메모리 장치는 데이터의 기록 및 삭제가 자유로운 램(RAM)의 장점과 전원의 공급 없이도 저장된 데이터를 보존할 수 있는 롬(ROM)의 장점을 동시에 지니고 있으며, 특히 낸드(NAND) 플래시 메모리는 집적도를 높이기가 용이하기 때문에 고용량의 데이터 저장을 필요로 하는 각종 응용 분야에 널리 이용되고 있다.
도 1은 낸드 플래시 메모리 장치의 메모리 셀 어레이(cell array)를 도시한 도면이다.
도 1에 도시된 바와 같이, 낸드 플래시 메모리의 셀 어레이는 다수의 셀 스트링(String)(100, 110, …)을 포함하여 구성된다.
각각의 셀 스트링(100, 110)은 드레인 선택 트랜지스터(101, 111)와 소스 선택 트랜지스터(103, 113) 사이에 직렬로 연결된 다수의 메모리 셀을 포함한다. 드레인 선택 트랜지스터(101, 111)와 소스 선택 트랜지스터(103, 113)는 각각 드레인 선택 라인(DSL)과 소스 선택 라인(SSL)에 연결되고, 그 사이의 메모리 셀들은 다수의 워드라인(WL0 ~ WLn)을 통해 연결된다. 각각의 셀 스트링(100, 110)은 드레인 선택 트랜지스터(101, 111)를 통해 비트라인(BL)에 선택적으로 접속되고, 소스 선택 트랜지스터(103, 113)를 통해 접지전압단에 연결된 공통 소스 라인(CSL)에 선택적으로 접속된다. 각 비트라인(BL)에 연결된 다수의 셀 스트링(100, 110, …)은 공통 소스 라인(CSL)에 병렬로 연결되어 하나의 메모리 셀 블록(Block)을 구성한다.
이러한 비휘발성 메모리의 메모리 셀에 데이터를 기록, 즉, 프로그램(Program)하기 위해서는 프로그램 동작 이전에 해당 블록의 모든 메모리 셀의 데이터가 소거(Erase)된 상태여야 한다. 종래의 블록 단위의 소거 동작은, 드레인 선택 라인(DSL)과 소스 선택 라인(SSL)을 플로팅(Floating)시키고, 모든 워드라인에 소거 전압(예를 들어, 0V)을 인가한 후, 반도체 기판에 고전압(예를 들어, 20V)을 인가함으로써 수행될 수 있다. 이를 통해 해당 블록의 모든 메모리 셀의 문턱전압을 0V 이하로 떨어뜨려 소거 상태로 만들 수 있게 된다.
한편, 최근에는 비휘발성 메모리 장치의 크기를 줄이고 집적도를 더욱 향상시키는 방향으로 기술이 발전하고 있으며, 이에 따라 하나의 블록 내에 구현되는 워드라인의 수가 32개에서 64개로 증가하는 등 메모리 셀 어레이의 셀 스트링 크기도 계속 증가하는 추세에 있다. 이로 인해 프로그램 디스터브(Program Disturbance)와 같은 비휘발성 메모리 장치의 성능 저하 문제 또한 더욱 심해지고 있다.
도 2a 및 도 2b는 비휘발성 메모리 장치에서 프로그램 디스터브에 의한 메모리 셀의 문턱전압 분포 변화를 나타낸 도면이다. 메모리 셀은 2비트를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell, MLC)인 것으로 가정한다.
하나의 메모리 셀(MLC)은 4개의 데이터 저장 상태를 가질 수 있고, 이상적인 경우에는 도 2a와 같이 모든 상태에서 균등한 문턱전압 분포를 가진다. 이 경우 소거(Erase) 상태에 있는 메모리 셀의 문턱전압은 0V 이하이고, 첫 번째 리드 전압(VR1)은 0V가 된다.
그러나, 실제 메모리 셀에서는 프로그램 디스터브 등으로 인해 문턱전압 분포가 도 2b와 같이 전체적으로 상승하여 그래프의 오른쪽으로 이동하게 되며, 특히 소거 상태의 메모리 셀에서 이러한 현상이 심하게 발생한다. 종래에는 리드 전압(VR1)을 0V보다 높이는 방법으로 이에 대처해 왔으나, 이는 메모리 셀의 전체적인 문턱전압 분포 마진(margin)을 줄이는 문제점을 야기한다.
또한, 메모리 셀 어레이의 스트링 크기가 증가하여 한 블록 내의 워드라인의 수가 증가할수록 상위 워드라인들의 프로그램 디스터브 문제는 더욱 심해지게 된다. 도 3은 이를 나타내기 위해 하나의 블록 내에서 프로그램 동작이 반복적으로 수행되는 경우 소거 상태에 있는 메모리 셀의 문턱전압 분포 변화를 도시한 도면이다.
도 3에 도시된 바와 같이, 하나의 블록 내에 64개의 워드라인(WL0 ~ WL63)이 형성되어 있다고 하면, 일반적으로 프로그램 동작은 하위 워드라인(예를 들어, WL0)부터 상위 워드라인(예를 들어, WL63)으로 순차적으로 진행되므로, 블록에 대한 프로그램 동작이 진행될수록 상위 워드라인에 연결된 메모리 셀들의 문턱전압 분포는 계속 오른쪽으로 치우치게 된다.
이렇게 상위 워드라인으로 갈수록 프로그램 디스터브가 심해지는 이유는, 첫째로, 하위 워드라인에 대한 프로그램 동작 수행시 상위 워드라인에 패스전압이 인가되는 것이 반복되고, 둘째로, 하위 워드라인에 연결된 메모리 셀들이 프로그램되면서 그 트랜지스터들에 흐르는 전류가 줄어들고, 이로 인해 상위 워드라인에 연결된 메모리 셀들의 턴온(turn on) 저항이 커져 문턱전압이 계속 높아지게 되기 때문이다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 메모리 셀 어레이의 셀 스트링 크기 증가에 따른 프로그램 디스터브 등의 메모리 셀 특성 저하를 개선할 수 있는 비휘발성 메모리 장치 및 그 동작 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명에 의한 비휘발성 메모리 장치의 동작 방법은, 프로그램 명령을 인가받는 단계, 상기 프로그램 명령에 대응하는 어드레스를 인가받는 단계, 상기 어드레스에 의해 워드라인이 선택되는 단계, 상기 선택된 워드라인이 특정 워드라인이면, 상기 특정 워드라인의 상위 워드라인 그룹을 소거하는 단계 및 상기 선택된 워드라인에 데이터를 프로그램하는 단계를 포함한다.
또한, 본 발명에 의한 비휘발성 메모리 장치의 동작 방법은, 블록에 대한 소거 명령을 인가받는 단계, 상기 블록 내의 특정 워드라인의 상위 워드라인 그룹을 플로팅시키는 단계 및 상기 특정 워드라인의 하위 워드라인 그룹에 소거 전압을 인가하여 소거 동작을 수행하는 단계를 포함한다.
또한, 본 발명에 의한 비휘발성 메모리 장치의 동작 방법은, 블록에 대한 소거 명령을 인가받는 단계, 상기 소거 명령에 응답하여 상기 블록 내의 특정 워드라인의 하위 워드라인 그룹만을 소거하는 단계, 프로그램 명령을 인가받는 단계, 상기 프로그램 명령에 대응하는 어드레스를 인가받는 단계, 상기 어드레스에 의해 상기 블록 내의 워드라인이 선택되는 단계, 상기 선택된 워드라인이 상기 특정 워드라인이면, 상기 특정 워드라인의 상위 워드라인 그룹을 소거하는 단계 및 상기 선택된 워드라인에 데이터를 프로그램하는 단계를 포함한다.
상기 하위 워드라인 그룹은 상기 특정 워드라인보다 소스 선택 라인(SSL)에 더 가깝게 위치한 워드라인들을 포함할 수 있다.
상기 상위 워드라인 그룹은 상기 특정 워드라인보다 드레인 선택 라인(DSL)에 더 가깝게 위치한 워드라인들을 포함할 수 있다.
상기 하위 워드라인 그룹의 소거 단계는, 상기 상위 워드라인 그룹을 플로팅시키는 단계 및 상기 하위 워드라인 그룹에 소거 전압을 인가하여 소거 동작을 수행하는 단계를 포함할 수 있다.
상기 상위 워드라인 그룹의 소거 단계는, 상기 하위 워드라인 그룹을 플로팅시키는 단계 및 상기 상위 워드라인 그룹에 소거 전압을 인가하여 소거 동작을 수행하는 단계를 포함할 수 있다.
본 발명에 의한 비휘발성 메모리 장치는, 데이터가 저장되는 메모리 셀 어레이 및 상기 메모리 셀 어레이에 데이터를 저장하기 위한 프로그램 동작시, 선택된 워드라인이 특정 워드라인이면 상기 특정 워드라인의 상위 워드라인 그룹을 소거하는 제어부를 포함한다.
상기 제어부는, 상기 선택된 워드라인이 상기 특정 워드라인이면, 상기 상위 워드라인 그룹의 소거 이후 또는 이전에 상기 선택된 워드라인에 데이터를 프로그램할 수 있다.
본 발명에 의하면, 프로그램 동작의 진행 과정에서 부분 소거 알고리즘(Partial Erase Algorithm)을 사용하여, 셀 스트링의 크기가 증가할수록 프로그램 디스터브 등의 메모리 셀 특성 저하 현상이 더욱 심해지는 문제를 개선할 수 있다.
또한, 블록 소거 동작시에도 부분 소거 방식을 적용하여 일부 워드라인 그룹에 대한 불필요한 소거 동작이 반복되지 않도록 함으로써, 비휘발성 메모리 장치의 수명 단축을 방지하는 효과가 있다.
도 1은 낸드 플래시 메모리 장치의 메모리 셀 어레이(cell array)를 도시한 도면.
도 2a 및 도 2b는 비휘발성 메모리 장치에서 프로그램 디스터브에 의한 메모리 셀의 문턱전압 분포 변화를 나타낸 도면.
도 3은 하나의 블록 내에서 프로그램 동작이 반복적으로 수행되는 경우 소거 상태에 있는 메모리 셀의 문턱전압 분포 변화를 도시한 도면.
도 4는 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 동작 방법 순서도.
도 5a는 하위 워드라인 그룹에 대한 소거 단계(S403)의 상세한 순서도.
도 5b는 하위 워드라인 그룹의 소거 동작을 설명하기 위해 셀 스트링을 도시한 도면.
도 6a는 상위 워드라인 그룹에 대한 소거 단계(S409)의 상세한 순서도.
도 6b는 상위 워드라인 그룹의 소거 동작을 설명하기 위해 셀 스트링을 도시한 도면.
도 7은 본 발명을 통해 상위 워드라인 그룹의 프로그램 디스터브 문제가 개선된 것을 나타낸 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 동작 방법 순서도이다.
도 4를 참조하면, 비휘발성 메모리 장치의 동작 방법은, 블록에 대한 소거 명령을 인가받는 단계(S401), 소거 명령에 응답하여 블록 내의 특정 워드라인의 하위 워드라인 그룹만을 소거하는 단계(S403), 프로그램 명령 및 그에 대응하는 어드레스를 인가받는 단계(S405), 인가받은 어드레스에 의해 선택된 워드라인이 특정 워드라인인지 확인하는 단계(S407), 선택된 워드라인이 특정 워드라인이면 특정 워드라인의 상위 워드라인 그룹을 소거하는 단계(S409) 및 선택된 워드라인에 데이터를 프로그램하는 단계(S411)를 포함한다.
본 발명에서는 블록 내의 워드라인들을 기설정된 특정 워드라인을 기준으로 드레인 선택 라인(DSL)에 더 가깝게 위치한 "상위 워드라인" 그룹과, 소스 선택 라인에 더 가깝게 위치한 "하위 워드라인" 그룹으로 구분한다. 여기에서 특정 워드라인은 상황에 따라 임의로 설정될 수 있으며, 상위 워드라인 그룹과 하위 워드라인 그룹 중 하나에 포함될 수 있다.
또한, 특정 워드라인의 어드레스는 메모리 장치 또는 메모리 컨트롤러(Controller) 내에 미리 설정된 값으로 저장되어 있을 수도 있고, 소거 또는 프로그램 명령과 함께 인가될 수도 있다. 예를 들어, 블록 소거 동작시에 소거 명령 인가 단계(S401)와 하위 워드라인 그룹 소거 단계(S403) 사이에서 소거 명령에 대응하여 특정 워드라인의 어드레스가 직접 인가되도록 구현될 수도 있다.
이를 바탕으로, 본 발명에서는 각 워드라인 그룹에 대한 부분 소거 알고리즘(Partial Erase Algorithm)을 도입하여, 프로그램 동작시 프로그램 명령에 대응하여 인가된 어드레스에 의해 선택된 워드라인이 특정 워드라인인 경우 그 상위 워드라인 그룹에 대한 부분 소거 동작을 수행하고(S409), 이후 선택된 워드라인에 대한 프로그램 동작을 수행한다(S411). (또는, 선택된 워드라인에 대한 프로그램 동작을 먼저 수행한 후 상위 워드라인 그룹에 대한 부분 소거 동작을 수행할 수도 있다.) 이를 통해 하위 워드라인들을 프로그램하는 과정에서 프로그램 디스터브 등에 의해 상위 워드라인의 셀 전압 분포가 오른쪽으로 치우쳤던 문제(도 3 참조)를 개선하여, 상위 워드라인의 메모리 셀 전압 분포를 초기 소거 상태로 돌려놓을 수가 있다.
또한, 프로그램 동작 이전(또는 이후)에 해당 블록에 대한 소거 동작을 수행하는 경우에는, 인가된 소거 명령에 응답하여(S401) 특정 워드라인의 하위 워드라인 그룹에 대해서만 부분 소거 동작을 수행한다(S403). 다만, 이러한 경우에는 소거 동작 이후 해당 블록에 다시 데이터를 프로그램할 때 먼저 하위 워드라인부터 프로그램 동작이 수행되도록 하고, 이어서 특정 워드라인에 대한 프로그램 동작을 거치면서 상위 워드라인 그룹이 소거된 후에 상위 워드라인 그룹에 대한 프로그램이 순차적으로 이루어지도록 해야 한다. 이는 메모리 컨트롤러를 통해 제어될 수 있다.
이를 통해, 상위 워드라인 그룹이 프로그램될 때 하위 워드라인 그룹의 셀 전압 분포가 오른쪽으로 치우치는 문제(Back Pattern Dependancy)를 상당 부분 개선할 수 있다. 더불어, 상위 워드라인 그룹에 대한 불필요한 소거 동작이 반복되는 것을 방지함으로써 메모리의 수명 단축을 막는 효과도 얻을 수 있다.
도 5a는 하위 워드라인 그룹에 대한 소거 단계(S403)의 상세한 순서도이고, 도 5b는 하위 워드라인 그룹의 소거 동작을 설명하기 위해 셀 스트링을 도시한 도면이다. 셀 스트링에는 64개의 워드라인(WL0 ~ WL63)이 형성되어 있는 것으로 가정한다.
하위 워드라인 그룹에 대한 소거 단계(S403)는, 상위 워드라인 그룹을 플로팅(Floating)시키는 단계(S501), 하위 워드라인 그룹에 소거 전압을 인가하는 단계(S503) 및 기판에 고전압을 인가하여 소거 동작을 수행하는 단계(S505)를 포함한다.
구체적으로, 하위 워드라인 그룹의 부분 소거 동작은, 도 5b에 도시된 바와 같이, 드레인 선택 라인(DSL), 소스 선택 라인(SSL) 및 특정 워드라인(WLA)의 상위 워드라인 그룹(WLA+1 ~ WL63)을 플로팅시키고, 특정 워드라인(WLA)을 포함한 하위 워드라인 그룹(WL0 ~ WLA)에 소거 전압(예를 들어, 0V)을 인가한 상태에서, 반도체 기판(웰 영역)에 고전압(예를 들어, 20V)을 인가하는 방법으로 수행될 수 있다. 이를 통해, 하나의 블록 내에서도 상위 워드라인 그룹(WLA+1 ~ WL63)에 연결된 메모리 셀들은 데이터를 그대로 유지하고, 특정 워드라인(WLA)을 포함한 하위 워드라인 그룹(WL0 ~ WLA)에 연결된 메모리 셀들만을 소거 상태로 만들 수가 있다.
도 6a는 상위 워드라인 그룹에 대한 소거 단계(S409)의 상세한 순서도이고, 도 6b는 상위 워드라인 그룹의 소거 동작을 설명하기 위해 셀 스트링을 도시한 도면이다. 셀 스트링에는 64개의 워드라인(WL0 ~ WL63)이 형성되어 있는 것으로 가정한다.
상위 워드라인 그룹에 대한 소거 단계(S409)는, 하위 워드라인 그룹을 플로팅시키는 단계(S601), 상위 워드라인 그룹에 소거 전압을 인가하는 단계(S603) 및 기판에 고전압을 인가하여 소거 동작을 수행하는 단계(S605)를 포함한다.
구체적으로, 상위 워드라인 그룹의 부분 소거 동작은, 도 6b에 도시된 바와 같이, 드레인 선택 라인(DSL), 소스 선택 라인(SSL) 및 특정 워드라인(WLA)을 포함한 하위 워드라인 그룹(WL0 ~ WLA)을 플로팅시키고, 상위 워드라인 그룹(WLA+1 ~ WL63)에 소거 전압(예를 들어, 0V)을 인가한 상태에서, 반도체 기판(웰 영역)에 고전압(예를 들어, 20V)을 인가하는 방법으로 수행될 수 있다. 이를 통해, 하나의 블록 내에서도 특정 워드라인(WLA)을 포함한 하위 워드라인 그룹(WL0 ~ WLA)에 연결된 메모리 셀들은 데이터를 그대로 유지하고, 상위 워드라인 그룹(WLA+1 ~ WL63)에 연결된 메모리 셀들만을 소거 상태로 만들 수가 있다.
도 7은 본 발명을 통해 상위 워드라인 그룹의 프로그램 디스터브 문제가 개선된 것을 나타낸 도면이다.
도 7에 도시된 바와 같이, 특정 워드라인(WLA)의 프로그램 동작시에 상위 워드라인 그룹(WLA+1 ~ WL63)에 대해서는 소거 동작이 이루어지므로 상위 워드라인 그룹(WLA+1 ~ WL63)에 연결된 메모리 셀들의 문턱전압이 초기 소거 상태(0V 이하)로 회복되는 것을 볼 수 있다. 이를 도 3과 비교해 보면, 본 발명을 통해 상위 워드라인 그룹의 프로그램 디스터브 문제가 상당 부분 해소되는 효과를 확인할 수 있다.
즉, 하위 워드라인 그룹에 대한 프로그램 동작이 진행되면서 프로그램 디스터브가 일부 발생하여 하위 워드라인들에 연결된 메모리 셀의 문턱전압 분포는 다소 상승하게 되더라도, 이것이 상위 워드라인 그룹에까지 지속적으로 영향을 주는 것을 중간에 차단함으로써 상위 워드라인으로 갈수록 프로그램 디스터브가 계속 심해지는 문제를 해결할 수가 있다.
한편, 전술한 실시예에서는 특정 워드라인이 블록 내에 하나만 설정되어 있는 것으로 가정하여 본 발명을 설명하였으나, 2 이상의 워드라인을 특정 워드라인 그룹으로 설정하는 것도 가능하다. 예를 들어, 셀 스트링 내의 64개 워드라인(WL0 ~ WL63) 중 두 개의 워드라인(WL21, WL42)을 특정 워드라인 그룹으로 설정할 경우, 하위 워드라인부터 순차적으로 프로그램 동작을 수행하면서 선택된 워드라인이 첫 번째 특정 워드라인(WL21)이면 WL22 ~ WL42 부분만을 소거한 후 다시 프로그램을 진행하고, 이후에 선택된 워드라인이 두 번째 특정 워드라인(WL42)이면 WL43 ~ WL63 부분만을 소거한 후 다시 프로그램을 진행하는 등의 다양한 방법으로 본 발명을 응용할 수 있을 것이다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (17)

  1. 프로그램 명령을 인가받는 단계;
    상기 프로그램 명령에 대응하는 어드레스를 인가받는 단계;
    상기 어드레스에 의해 워드라인이 선택되는 단계;
    상기 선택된 워드라인이 특정 워드라인이면, 상기 특정 워드라인의 상위 워드라인 그룹을 소거하는 단계; 및
    상기 선택된 워드라인에 데이터를 프로그램하는 단계
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  2. 제 1항에 있어서,
    상기 상위 워드라인 그룹은
    상기 특정 워드라인보다 드레인 선택 라인(DSL)에 더 가깝게 위치한 워드라인들을 포함하는
    비휘발성 메모리 장치의 동작 방법.
  3. 제 1항에 있어서,
    상기 상위 워드라인 그룹의 소거 단계는
    상기 특정 워드라인의 하위 워드라인 그룹을 플로팅(floating)시키는 단계; 및
    상기 상위 워드라인 그룹에 소거 전압을 인가하여 소거 동작을 수행하는 단계를 포함하는
    비휘발성 메모리 장치의 동작 방법.
  4. 제 3항에 있어서,
    상기 하위 워드라인 그룹은
    상기 특정 워드라인보다 소스 선택 라인(SSL)에 더 가깝게 위치한 워드라인들을 포함하는
    비휘발성 메모리 장치의 동작 방법.
  5. 블록에 대한 소거 명령을 인가받는 단계;
    상기 블록 내의 특정 워드라인의 상위 워드라인 그룹을 플로팅시키는 단계; 및
    상기 특정 워드라인의 하위 워드라인 그룹에 소거 전압을 인가하여 소거 동작을 수행하는 단계
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  6. 제 5항에 있어서,
    상기 소거 명령에 대응하여 상기 특정 워드라인의 어드레스를 인가받는 단계
    를 더 포함하는 비휘발성 메모리 장치의 동작 방법.
  7. 제 5항에 있어서,
    상기 상위 워드라인 그룹은
    상기 특정 워드라인보다 드레인 선택 라인(DSL)에 더 가깝게 위치한 워드라인들을 포함하는
    비휘발성 메모리 장치의 동작 방법.
  8. 제 5항에 있어서,
    상기 하위 워드라인 그룹은
    상기 특정 워드라인보다 소스 선택 라인(SSL)에 더 가깝게 위치한 워드라인들을 포함하는
    비휘발성 메모리 장치의 동작 방법.
  9. 블록에 대한 소거 명령을 인가받는 단계;
    상기 소거 명령에 응답하여 상기 블록 내의 특정 워드라인의 하위 워드라인 그룹만을 소거하는 단계;
    프로그램 명령을 인가받는 단계;
    상기 프로그램 명령에 대응하는 어드레스를 인가받는 단계;
    상기 어드레스에 의해 상기 블록 내의 워드라인이 선택되는 단계;
    상기 선택된 워드라인이 상기 특정 워드라인이면, 상기 특정 워드라인의 상위 워드라인 그룹을 소거하는 단계; 및
    상기 선택된 워드라인에 데이터를 프로그램하는 단계
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  10. 제 9항에 있어서,
    상기 소거 명령에 대응하여 상기 특정 워드라인의 어드레스를 인가받는 단계
    를 더 포함하는 비휘발성 메모리 장치의 동작 방법.
  11. 제 9항에 있어서,
    상기 하위 워드라인 그룹은
    상기 특정 워드라인보다 소스 선택 라인(SSL)에 더 가깝게 위치한 워드라인들을 포함하는
    비휘발성 메모리 장치의 동작 방법.
  12. 제 9항에 있어서,
    상기 상위 워드라인 그룹은
    상기 특정 워드라인보다 드레인 선택 라인(DSL)에 더 가깝게 위치한 워드라인들을 포함하는
    비휘발성 메모리 장치의 동작 방법.
  13. 제 10항에 있어서,
    상기 하위 워드라인 그룹의 소거 단계는
    상기 상위 워드라인 그룹을 플로팅시키는 단계; 및
    상기 하위 워드라인 그룹에 소거 전압을 인가하여 소거 동작을 수행하는 단계를 포함하는
    비휘발성 메모리 장치의 동작 방법.
  14. 제 10항에 있어서,
    상기 상위 워드라인 그룹의 소거 단계는
    상기 하위 워드라인 그룹을 플로팅시키는 단계; 및
    상기 상위 워드라인 그룹에 소거 전압을 인가하여 소거 동작을 수행하는 단계를 포함하는
    비휘발성 메모리 장치의 동작 방법.
  15. 데이터가 저장되는 메모리 셀 어레이; 및
    상기 메모리 셀 어레이에 데이터를 저장하기 위한 프로그램 동작시, 선택된 워드라인이 특정 워드라인이면 상기 특정 워드라인의 상위 워드라인 그룹을 소거하는 제어부
    를 포함하는 비휘발성 메모리 장치.
  16. 제 15항에 있어서,
    상기 상위 워드라인 그룹은
    상기 특정 워드라인보다 드레인 선택 라인(DSL)에 더 가깝게 위치한 워드라인들을 포함하는
    비휘발성 메모리 장치.
  17. 제 15항에 있어서,
    상기 제어부는
    상기 선택된 워드라인이 상기 특정 워드라인이면, 상기 상위 워드라인 그룹의 소거 이후 또는 이전에 상기 선택된 워드라인에 데이터를 프로그램하는
    비휘발성 메모리 장치.
KR1020110037361A 2011-04-21 2011-04-21 비휘발성 메모리 장치 및 그 동작 방법 KR101193059B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110037361A KR101193059B1 (ko) 2011-04-21 2011-04-21 비휘발성 메모리 장치 및 그 동작 방법
US13/232,304 US8451665B2 (en) 2011-04-21 2011-09-14 Non-volatile memory device and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110037361A KR101193059B1 (ko) 2011-04-21 2011-04-21 비휘발성 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR101193059B1 true KR101193059B1 (ko) 2012-10-22

Family

ID=47021265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110037361A KR101193059B1 (ko) 2011-04-21 2011-04-21 비휘발성 메모리 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US8451665B2 (ko)
KR (1) KR101193059B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101753767B1 (ko) 2011-07-12 2017-07-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20180019345A (ko) * 2016-08-16 2018-02-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20190087120A (ko) * 2018-01-16 2019-07-24 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 소거 방법
KR20190107313A (ko) * 2018-03-12 2019-09-20 삼성전자주식회사 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101703106B1 (ko) * 2011-01-04 2017-02-06 삼성전자주식회사 부분-이레이즈 동작을 수행할 수 있는 비휘발성 메모리 장치와 상기 비휘발성 메모리 장치를 포함하는 장치들
US9543023B2 (en) 2015-01-23 2017-01-10 Sandisk Technologies Llc Partial block erase for block programming in non-volatile memory
US10074440B2 (en) 2016-10-28 2018-09-11 Sandisk Technologies Llc Erase for partially programmed blocks in non-volatile memory
KR102567373B1 (ko) * 2018-03-16 2023-08-17 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010092536A1 (en) 2009-02-12 2010-08-19 Ramot At Tel Aviv University Ltd. Apparatus and method for enhancing flash endurance by encoding data

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391654B2 (en) * 2005-05-11 2008-06-24 Micron Technology, Inc. Memory block erasing in a flash memory device
KR100749736B1 (ko) * 2005-06-13 2007-08-16 삼성전자주식회사 플래시 메모리 장치 및 그것의 소거 방법
KR101178122B1 (ko) * 2006-02-22 2012-08-29 삼성전자주식회사 플래시 메모리 장치, 플래시 메모리 장치를 소거하는 방법,그리고 그 장치를 포함한 메모리 시스템
EP1870905B1 (en) * 2006-06-21 2009-12-30 STMicroelectronics S.r.l. Method and circuit for electrically programming semiconductor memory cells
US7773429B2 (en) * 2007-02-22 2010-08-10 Hynix Semiconductor Inc. Non-volatile memory device and driving method thereof
US7804718B2 (en) * 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
KR101330710B1 (ko) * 2007-11-01 2013-11-19 삼성전자주식회사 플래시 메모리 장치
US7852683B2 (en) * 2008-07-02 2010-12-14 Sandisk Corporation Correcting for over programming non-volatile storage
US8144511B2 (en) * 2009-08-19 2012-03-27 Sandisk Technologies Inc. Selective memory cell program and erase
KR101703106B1 (ko) * 2011-01-04 2017-02-06 삼성전자주식회사 부분-이레이즈 동작을 수행할 수 있는 비휘발성 메모리 장치와 상기 비휘발성 메모리 장치를 포함하는 장치들

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010092536A1 (en) 2009-02-12 2010-08-19 Ramot At Tel Aviv University Ltd. Apparatus and method for enhancing flash endurance by encoding data

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101753767B1 (ko) 2011-07-12 2017-07-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20180019345A (ko) * 2016-08-16 2018-02-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102461738B1 (ko) 2016-08-16 2022-11-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20190087120A (ko) * 2018-01-16 2019-07-24 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 소거 방법
KR102374103B1 (ko) 2018-01-16 2022-03-14 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 소거 방법
KR20190107313A (ko) * 2018-03-12 2019-09-20 삼성전자주식회사 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치
KR102388068B1 (ko) 2018-03-12 2022-04-19 삼성전자주식회사 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치

Also Published As

Publication number Publication date
US20120269020A1 (en) 2012-10-25
US8451665B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
KR101193059B1 (ko) 비휘발성 메모리 장치 및 그 동작 방법
US10043579B2 (en) Nonvolatile semiconductor memory device
JP5090712B2 (ja) フラッシュメモリ素子のプログラム方法
US10720218B2 (en) Nonvolatile memory device and an erase method thereof
JP4886434B2 (ja) 不揮発性半導体記憶装置
KR102606826B1 (ko) 비휘발성 메모리 장치 및 그 소거 방법
KR101308014B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 리커버리 방법
KR20100025304A (ko) 불휘발성 메모리 장치의 프로그램 방법
US10748632B2 (en) Nonvolatile memory device and method of programming with bit line programming forcing voltage and programming inhibition voltage
JP2008117471A (ja) 不揮発性半導体記憶装置及び不揮発性メモリシステム
US10553283B2 (en) Semiconductor storage device
KR100888616B1 (ko) 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
US20200273522A1 (en) Vertical memory device and an operating method thereof
KR20090072164A (ko) 불휘발성 메모리 소자 및 그 동작 방법
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
US10141063B2 (en) Memory controller, memory device and method of operating
KR20130072083A (ko) 비휘발성 메모리 장치의 프로그램 방법
CN110689913A (zh) 非易失性存储器装置
KR20090068620A (ko) 불휘발성 메모리 소자의 동작 방법
KR20210111679A (ko) 반도체 메모리 장치 및 판독 방법
KR100905868B1 (ko) 플래시 메모리 소자의 동작 방법
KR20100121128A (ko) 불휘발성 메모리 소자의 동작 방법
KR20110001570A (ko) 플래시 메모리 소자의 프로그램 방법
KR100784864B1 (ko) 소거 동작 후에 포스트 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
JP2011065704A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 7