KR100780773B1 - 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법 - Google Patents

플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법 Download PDF

Info

Publication number
KR100780773B1
KR100780773B1 KR1020060108441A KR20060108441A KR100780773B1 KR 100780773 B1 KR100780773 B1 KR 100780773B1 KR 1020060108441 A KR1020060108441 A KR 1020060108441A KR 20060108441 A KR20060108441 A KR 20060108441A KR 100780773 B1 KR100780773 B1 KR 100780773B1
Authority
KR
South Korea
Prior art keywords
threshold voltage
program
bias
maximum threshold
voltage value
Prior art date
Application number
KR1020060108441A
Other languages
English (en)
Inventor
김숙경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060108441A priority Critical patent/KR100780773B1/ko
Priority to US11/771,465 priority patent/US7548464B2/en
Priority to DE102007034184A priority patent/DE102007034184B4/de
Priority to TW096126762A priority patent/TWI344647B/zh
Priority to JP2007200427A priority patent/JP5175068B2/ja
Priority to CN2007101848395A priority patent/CN101174471B/zh
Application granted granted Critical
Publication of KR100780773B1 publication Critical patent/KR100780773B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

본 발명의 플래시 메모리소자의 프로그램 시작 바이어스 설정방법은, 증감 스텝 펄스 프로그램 방식으로 프로그램 동작을 수행하는 플래시 메모리소자의 프로그램 시작 바이어스 설정방법에 관한 것으로서, 먼저 제1 프로그램 전압을 이용하여 선택된 트랜지스터의 문턱전압 분포를 변화시키는 예비 프로그램을 수행하고, 변화된 문턱전압 분포의 최대 문턱전압값을 검출하고, 검출된 최대 문턱전압값과 타겟 최대 문턱전압값 사이의 차를 계산하며, 그리고 계산결과를 제1 프로그램 전압에 더한 전압을 시작 바이어스로 설정한다.
플래시 메모리소자, 낸드형, ISPP, 시작 바이어스, 프로그램

Description

플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및 이를 이용한 프로그램 방법{Method of setting the program starting bias in flash memory device and method of programming the flash memory device using the same}
도 1은 일반적인 증분 스텝 펄스 프로그램(ISPP) 방식을 설명하기 위하여 나타내 보인 파형도이다.
도 2는 기생효과에 의한 셀 문턱전압 분포의 폭 확대를 설명하기 위해 나타내 보인 그래프이다.
도 3은 본 발명에 따른 플래시 메모리소자의 프로그램 시작 바이어스 설정방법을 설명하기 위하여 나타내 보인 플로챠트이다.
도 4는 본 발명에 따른 프로그램 방법에서 사용하는 증분 스텝 펄스 프로그램 방식의 펄스 파형을 나타내 보인 도면이다.
도 5 및 도 6은 본 발명에 따른 프로그램 시작 바이어스 설명방법을 설명하기 위하여 나타내 보인 문턱전압 분포도이다.
본 발명은 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및 이를 이용한 프로그램 방법에 관한 것으로서, 특히 증분 스텝 펄스 프로그램(Incremental Step Pulse Program) 방식을 채용한 낸드(NAND)형 플래시 메모리소자의 프로그램 시작 바이어스(starting bias) 설정방법 및 이를 이용한 프로그램 방법에 관한 것이다.
일반적으로 낸드(NAND)형 플래시 메모리소자는, 셀들이 직렬로 연결되어 이루어지는 스트링(string)을 포함한다. 상기 스트링은 하나 이상의 스트링 선택 트랜지스터를 포함할 수 있다. 낸드형 플래시 메모리소자의 프로그램 및/또는 소거 동작은, 예컨대 F-N(Fowler-Nordheim) 터널링과 같은 터널링에 의해 이루어진다. 구체적으로 낸드형 플래시 메모리소자의 프로그램 동작은 게이트와 채널 사이의 커플링(coupling)을 이용한다. 예를 들면, 프로그램될 셀은 게이트와 채널 사이에 상대적으로 큰 전압차를 갖는 반면에, 프로그램되지 않을 셀은 게이트와 채널 사이에 상대적으로 작은 전압차를 갖는다. 이 외에 낸드형 플래시 메모리소자의 프로그램 동작은 문턱전압 분포도 또한 이용한다.
통상적으로 셀 전압 분포는 증분 스텝 펄스 프로그램(Incremental Step Pulse Program; 이하 ISSP)에 의해 조절된다. 통상의 ISSP에 따르면, 도 1에 나타낸 바와 같이, 시작 바이어스(starting bias)로부터 시작하여 △V만큼씩 증가하는 바이어스들이 순차적으로 인가되어 프로그램이 수행된다. 즉 처음에는 시작 바이어스로서 제1 바이어스(VISPP1)로 프로그램되고, 이어서 제1 바이어스(VISPP1)에서 △V만큼 증가된 제2 바이어스(VISPP2)로 프로그램되며, 이와 같은 과정은 최종 바이어 스(VISPPn)로 프로그램될 때까지 순차적으로 수행된다. 각 프로그램 기간 사이에는 상대적으로 작은 확인 바이어스(verify bias; Vverify)로 프로그램 여부를 확인하는 과정이 수행된다. 이와 같은 ISPP 방식의 프로그램을 수행하게 되면, 프로그램되더라도 셀 문턱전압 분포가 읽기전압보다 커서 읽기 동작이 적절하게 수행되지 않는 오버-프로그래밍(over-programming) 현상의 발생이 억제되는 것으로 알려져 있다.
그러나 이와 같은 ISPP 방식을 사용하더라도, 도 2에 나타낸 바와 같이, 여러 가지 원인들에 의해 셀 문턱전압 분포의 폭이 넓어지는 현상은 피할 수 없다. 즉 이상적인 경우의 셀 문턱전압 분포(210)에 비하여, 확인 대 읽기 옵셋(verify vs. read offset), 프로그램 속도 및 백 패턴 의존(back pattern dependency), 플로팅게이트 커플링 등과 같은 기생 효과로 인해 폭이 넓어진 셀 문턱전압 분포들(220, 230, 240)이 나타나게 된다. 또한 프로그램과 소거가 반복적으로 이루어지는 사이클링(cycling)에 의해서 셀 문턱전압 분포가 오른쪽으로 이동될 수 있으며, 이와 같이 폭이 넓어지거나 오른쪽으로의 이동에 인해, 오버-프로그래밍 현상이 발생할 수도 있으며, 이는 소자의 오동작을 유발한다.
본 발명이 이루고자 하는 기술적 과제는, 기생효과 및 사이클링에 의한 셀 문턱전압의 폭 확대 및 오른쪽으로의 이동 현상이 발생하더라도 오버-프로그래밍 현상이 발생되지 않도록 하는 ISPP 방식을 채용한 플래시 메모리소자의 프로그램 시작 바이어스를 설정하는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 프로그램 시작 바이어스 설정 방법을 이용한 플래시 메모리소자의 프로그램 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 플래시 메모리소자의 프로그램 시작 바이어스 설정방법은, 증분 스텝 펄스 프로그램 방식으로 프로그램 동작을 수행하는 플래시 메모리소자의 프로그램 시작 바이어스 설정방법에 있어서, 제1 프로그램 전압을 이용하여 선택된 트랜지스터의 문턱전압 분포를 변화시키는 예비 프로그램을 수행하는 단계; 상기 변화된 문턱전압 분포의 최대 문턱전압값을 검출하는 단계; 상기 검출된 최대 문턱전압값과 타겟 최대 문턱전압값 사이의 차를 계산하는 단계; 및 상기 계산결과를 상기 제1 프로그램 전압에 더한 전압을 시작 바이어스로 설정하는 단계를 포함한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 플래시 메모리소자의 프로그램 방법은, 증분 스텝 펄스 프로그램 방식으로 프로그램 동작을 수행하는 플래시 메모리소자의 프로그램 방법에 있어서, 제1 프로그램 전압을 이용하여 선택된 트랜지스터의 문턱전압 분포를 변화시키는 예비 프로그램을 수행하는 단계; 상기 변화된 문턱전압 분포의 최대 문턱전압값을 검출하는 단계; 상기 검출된 최대 문턱전압값과 타겟 최대 문턱전압값 사이의 차를 계산하는 단계; 상기 계산결과를 상기 제1 프로그램 전압에 더한 전압을 시작 바이어스로 설정하는 단계; 및 상기 시작 바이어스에서부터 시작하여 일정 크기로 증가하는 프로그램 바이어스와 프로그램 여부를 확인하는 확인 바이어스를 번갈아서 상기 선택된 트랜지스터에 인가하여 프로그램을 수행하는 단계를 포함한다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 3은 본 발명에 따른 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및 이를 이용한 프로그램 방법을 설명하기 위하여 나타내 보인 플로챠트이다. 그리고 도 4는 본 발명에 따른 프로그램 방법에서 사용하는 증분 스텝 펄스 프로그램 방식의 펄스 파형을 나타내 보인 도면이다.
도 3 및 도 4를 참조하면, 먼저 제1 바이어스(V1)의 펄스로 예비 프로그램(pre program)을 수행한다(단계 310). 예비 프로그램을 수행하는 제1 바이어스(V1)는 대략 13 내지 22V의 크기를 가지며, 바람직하게는 16V의 크기를 갖는다. 이와 같이 예비 프로그램이 수행되면, 도 5에 나타낸 바와 같이, 선택된 트랜지스터들은 일정한 크기 및 폭을 갖는 셀 문턱전압 분포(510)를 갖게 된다. 상기 셀 문턱전압 분포(510)는 0V에 걸치도록 만들어진다. 예컨대 대략 13 내지 22V, 특히 16V의 제1 바이어스(V1)로 프로그램하는 경우, 도시된 바와 같이 셀 문턱전압 분포(510)의 오른쪽 일부가 0V 넘게 배치된다. 이 외에도 도 5에는 얻고자 하는 셀 문턱전압 분포(520)도 또한 도시되어 있다. 이 얻고자 하는 셀 문턱전압 분포(520) 는 사이클링 후에 오른쪽으로 이동되는 셀 문턱전압 분포(530)를 고려하여 일정 크기, 예컨대 1 내지 3V의 오버-프로그래밍 마진(VM)을 갖도록 기설정된 셀 문턱전압 분포이다. 즉 기설정된 셀 문턱전압(520)의 최대 문턱전압값은 도면에서 점선(540)으로 나타낸 읽기 동작시 워드라인에 인가되는 읽기 전압으로부터 대략 1 내지 3V 더 작은 값이 된다. 경우에 따라서는 프로그램 확인전압을 기준으로 기설정된 셀 문턱전압(520)의 최대 문턱전압값을 설정할 수도 있다. 이 경우 프로그램 확인전압이고, ISPP의 스텝 바이어스(△V)를 더한 전압값이 기설정된 셀 문턱전압(520)의 최대 문턱전압값이 될 수 있다. 예컨대 프로그램 확인전압이 1V이고 ISPP의 스텝 바이어스(△V)가 0.5V인 경우, 기설정된 셀 문턱전압(520)의 최대 문턱전압값은 대략 1.5V가 된다.
예비 프로그램이 수행된 후에는, 얻고자 하는 셀 문턱전압 분포(520)와 예비 프로그램에 의해 형성된 셀 문턱전압 분포(510) 사이의 편차(△)를 구한다(단계 320, 330, 340, 350). 이를 위해 먼저 예비 프로그램에 의해 형성된 셀 문턱전압 분포(510)의 최대 문턱전압값을 ??는 스캐닝 과정을 수행한다. 구체적으로 먼저 도 6에 나타낸 바와 같이, 예비 프로그램이 이루어진 트랜지스터들에 대해 스캔 바이어스(Vs1)의 펄스를 인가한다(단계 320). 예비 프로그램에 의해 형성된 문턱전압 분포(510)가 0V에 걸치도록 하였으므로, 스캐닝은 0V부터 시작하면 되고, 이에 따라 스캔 바이어스(Vs1)는 0V일 수 있다. 스캔 바이어스(Vs1)의 펄스를 인가한 후에는 패스 여부를 판단한다(단계 330). 여기서 패스 여부는, 스캔 바이어스(Vs1)의 펄스를 워드라인에 인가하여 선택된 트랜지스터가 턴 오프된 경우 패스인 것으로 판단하고, 턴 온되는 경우에는 페일(fail)이 난 것으로 판단함으로써 결정된다. 상기 판단 결과 패스된 경우에는 인가된 스캔 바이어스(Vs1)가 최대 문턱전압값인 것으로 판단하여 상기 편차(△)를 계산한다(단계 350). 그러나 페일이 발생한 경우에는 아직 최대 문턱전압값에 도달하지 않은 것으로 판단하여 스캔 바이어스(Vs1)에 증감 스캔 바이어스(△Vscan)를 더한다(단계 340). 그리고 다시 단계 320을 수행한다. 이때 인가되는 펄스의 바이어스는 스캔 바이어스(Vs1)에 증감 스캔 바이어스(△Vscan)이 더해진 바이어스이다. 그리고 다시 패스 여부를 판단하고, 페일이 나는 경우 패스될 때까지 증감 스캔 바이어스(△Vscan)를 더하는 단계 340과 더해진 바이어스의 펄스를 인가하는 단계 320을 계속적으로 수행한다.
예비 프로그램에 의해 형성된 셀 문턱전압 분포(510)의 최대 문턱전압값을 스캐닝한 후에는, 얻고자 하는 셀 문턱전압 분포(520)의 최대 문턱전압값과 스캐닝된 셀 문턱전압 분포(510)의 최대 문턱전압값 사이의 편차(△)를 계산한다(단계 350). 상기 편차(△)는 얻고자 하는 셀 문턱전압 분포(520)의 최대 문턱전압값에서 스캐닝된 최대 문턱전압값을 빼면 구할 수 있다. 이는 통상적으로 셀 문턱전압 분포의 최대 문턱전압값이 시작 바이어스에 의해 결정되기 때문이다. 반면에 최소 문턱전압값은 확인 전압에 의해 결정된다. 이와 같이 편차(△)를 구한 후에는, 도 4에 나타낸 바와 같이, 예비 프로그램에서 사용된 제1 바이어스(V1)에 상기 편차(△) 를 더한 전압값을 시작 바이어스(VISPP1)로 설정한다(단계 360).
단계 360에서 시작 바이어스(VISPP1)를 설정한 후에는, 이 시작 바이어스(VISPP1)의 펄스로 프로그램을 수행한다(단계 370). 그리고 통상의 프로그램 확인(verify)을 수행하는데, 구체적으로 확인 전압을 선택된 트랜지스터의 워드 라인에 인가하여 적절하게 프로그램되었는지의 여부를 판단한다(단계 380). 이 판단에서 적절하게 프로그램되어서 패스된 셀의 경우 프로그램 과정을 종료한다. 그러나 페일된 셀의 경우 시작 바이어스(VISPP1)에 스텝 바이어스(△V)를 더하여 제2 바이어스(VISPP2)를 설정한다(단계 390). 그리고 단계 370으로 다시 돌아와 설정된 제2 바이어스(VISPP2)의 펄스로 프로그램을 다시 수행한다(단계 370). 이와 같은 과정은 모든 셀이 적절하게 프로그램될 때까지 반복적으로 수행된다.
지금까지 설명한 바와 같이, 본 발명에 따른 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및 이를 이용한 프로그램 방법에 따르면, 통상의 ISPP 방식을 사용하는 경우에 비하여, 상대적으로 짧은 스캐닝 시간으로 인해 전체 프로그램 수행 시간을 단축시킬 수 있으며, 사이클링에 의해 셀 문턱전압 분포가 오른쪽으로 이동되더라도 충분한 마진을 갖도록 시작 바이어스가 설정되므로 오버 프로그래밍 현상의 발생을 억제할 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (18)

  1. 증분 스텝 펄스 프로그램 방식으로 프로그램 동작을 수행하는 플래시 메모리소자의 프로그램 시작 바이어스 설정방법에 있어서,
    제1 프로그램 전압을 이용하여 선택된 트랜지스터의 문턱전압 분포를 변화시키는 예비 프로그램을 수행하는 단계;
    상기 변화된 문턱전압 분포의 최대 문턱전압값을 검출하는 단계;
    상기 검출된 최대 문턱전압값과 타겟 최대 문턱전압값 사이의 차를 계산하는 단계; 및
    상기 계산결과를 상기 제1 프로그램 전압에 더한 전압을 시작 바이어스로 설정하는 단계를 포함하는 플래시 메모리소자의 프로그램 시작 바이어스 설정방법.
  2. 제1항에 있어서,
    상기 제1 프로그램 전압은 13 내지 22V 범위 내인 플래시 메모리소자의 프로그램 시작 바이어스 설정방법.
  3. 제1항에 있어서,
    상기 제1 프로그램 전압은 16V인 플래시 메모리소자의 프로그램 시작 바이어스 설정방법.
  4. 제1항에 있어서,
    상기 예비 프로그램은 변화된 문턱전압 분포의 최대 문턱전압값이 0V가 넘도록 수행하는 플래시 메모리소자의 프로그램 시작 바이어스 설정방법.
  5. 제1항에 있어서, 상기 최대 문턱전압값을 검출하는 단계는,
    상기 예비 프로그램이 이루어진 트랜지스터들에 대해 스캔 바이어스의 펄스를 인가하는 제1 단계;
    상기 스캔 바이어스의 펄스가 인가된 트랜지스터의 온/오프 여부를 판단하는 제2 단계; 및
    상기 트랜지스터가 온된 경우 인가된 스캔 바이어스에 증감 스캔 바이어스를 더하는 제3 단계를 포함하고,
    상기 트랜지스터가 오프될 때까지 상기 제1 내지 제3 단계를 반복적으로 수행하며, 상기 트랜지스터가 오프된 경우 인가된 스캔 바이어스 크기를 최대 문턱전압값으로 판별하는 플래시 메모리소자의 프로그램 시작 바이어스 설정방법.
  6. 제5항에 있어서,
    상기 스캔 바이어스의 초기값은 0V인 플래시 메모리소자의 프로그램 시작 바이어스 설정방법.
  7. 제5항에 있어서,
    상기 증감 스캔 바이어스는 0.05 내지 0.8V인 플래시 메모리소자의 프로그램 시작 바이어스 설정방법.
  8. 제1항에 있어서,
    상기 타겟 문턱전압 분포의 최대 문턱전압값은, 사이클링에 의해 증가되는 문턱전압 분포의 최대 문턱전압값이 읽기 동작시에 인가되는 전압을 넘지 않도록 하는 플래시 메모리소자의 프로그램 시작 바이어스 설정방법.
  9. 제1항에 있어서,
    상기 타겟 문턱전압 분포의 최대 문턱전압값은, 읽기 전압값으로부터 1 내지 3V 작은 값인 플래시 메모리소자의 프로그램 시작 바이어스 설정방법.
  10. 증분 스텝 펄스 프로그램 방식으로 프로그램 동작을 수행하는 플래시 메모리소자의 프로그램 방법에 있어서,
    제1 프로그램 전압을 이용하여 선택된 트랜지스터의 문턱전압 분포를 변화시키는 예비 프로그램을 수행하는 단계;
    상기 변화된 문턱전압 분포의 최대 문턱전압값을 검출하는 단계;
    상기 검출된 최대 문턱전압값과 타겟 최대 문턱전압값 사이의 차를 계산하는 단계;
    상기 계산결과를 상기 제1 프로그램 전압에 더한 전압을 시작 바이어스로 설 정하는 단계; 및
    상기 시작 바이어스에서부터 시작하여 일정 크기로 증가하는 프로그램 바이어스와 프로그램 여부를 확인하는 확인 바이어스를 번갈아서 상기 선택된 트랜지스터에 인가하여 프로그램을 수행하는 단계를 포함하는 플래시 메모리소자의 프로그램 방법.
  11. 제10항에 있어서,
    상기 제1 프로그램 전압은 13 내지 22V 범위 내인 플래시 메모리소자의 프로그램 방법.
  12. 제10항에 있어서,
    상기 제1 프로그램 전압은 16V인 플래시 메모리소자의 프로그램 방법.
  13. 제10항에 있어서,
    상기 예비 프로그램은 변화된 문턱전압 분포의 최대 문턱전압값이 0V가 넘도록 수행하는 플래시 메모리소자의 프로그램 방법.
  14. 제10항에 있어서, 상기 최대 문턱전압값을 검출하는 단계는,
    상기 예비 프로그램이 이루어진 트랜지스터들에 대해 스캔 바이어스의 펄스를 인가하는 제1 단계;
    상기 스캔 바이어스의 펄스가 인가된 트랜지스터의 온/오프 여부를 판단하는 제2 단계; 및
    상기 트랜지스터가 온된 경우 인가된 스캔 바이어스에 증감 스캔 바이어스를 더하는 제3 단계를 포함하고,
    상기 트랜지스터가 오프될 때까지 상기 제1 내지 제3 단계를 반복적으로 수행하며, 상기 트랜지스터가 오프된 경우 인가된 스캔 바이어스 크기를 최대 문턱전압값으로 판별하는 플래시 메모리소자의 프로그램 방법.
  15. 제14항에 있어서,
    상기 스캔 바이어스의 초기값은 0V인 플래시 메모리소자의 프로그램 방법.
  16. 제14항에 있어서,
    상기 증감 스캔 바이어스는 0.05 내지 0.8V인 플래시 메모리소자의 프로그램 방법.
  17. 제10항에 있어서,
    상기 타겟 문턱전압 분포의 최대 문턱전압값은, 사이클링에 의해 증가되는 문턱전압 분포의 최대 문턱전압값이 읽기 동작시에 인가되는 전압을 넘지 않도록 하는 플래시 메모리소자의 프로그램 방법.
  18. 제10항에 있어서,
    상기 타겟 문턱전압 분포의 최대 문턱전압값은, 읽기전압값으로부터 1 내지 3V 작은 값인 플래시 메모리소자의 프로그램 방법.
KR1020060108441A 2006-11-03 2006-11-03 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법 KR100780773B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060108441A KR100780773B1 (ko) 2006-11-03 2006-11-03 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법
US11/771,465 US7548464B2 (en) 2006-11-03 2007-06-29 Method for setting programming start bias for flash memory device and programming method using the same
DE102007034184A DE102007034184B4 (de) 2006-11-03 2007-07-23 Verfahren zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung und Programmierverfahren unter Verwendung desselben
TW096126762A TWI344647B (en) 2006-11-03 2007-07-23 Method for setting programming start bias for flash memory device and programming method using the same
JP2007200427A JP5175068B2 (ja) 2006-11-03 2007-08-01 フラッシュメモリ素子のプログラム開始バイアス設定方法及びこれを用いたプログラム方法
CN2007101848395A CN101174471B (zh) 2006-11-03 2007-10-30 为闪存装置设定编程起始偏压的方法和使用它的编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108441A KR100780773B1 (ko) 2006-11-03 2006-11-03 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법

Publications (1)

Publication Number Publication Date
KR100780773B1 true KR100780773B1 (ko) 2007-11-30

Family

ID=39081340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108441A KR100780773B1 (ko) 2006-11-03 2006-11-03 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법

Country Status (6)

Country Link
US (1) US7548464B2 (ko)
JP (1) JP5175068B2 (ko)
KR (1) KR100780773B1 (ko)
CN (1) CN101174471B (ko)
DE (1) DE102007034184B4 (ko)
TW (1) TWI344647B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812201B2 (en) 2016-03-14 2017-11-07 SK Hynix Inc. Electronic device including variable resistance element and method for operating the same

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2383748A3 (en) * 2006-09-12 2012-03-28 SanDisk Corporation Non-volatile memory and method for linear estimation of initial programming voltage
CN101622594B (zh) 2006-12-06 2013-03-13 弗森-艾奥公司 使用空数据令牌指令管理来自于请求设备的数据的装置、系统和方法
KR100996108B1 (ko) * 2009-01-21 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR20100090968A (ko) * 2009-02-09 2010-08-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8266503B2 (en) 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8184483B2 (en) * 2009-05-29 2012-05-22 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8380915B2 (en) 2010-01-27 2013-02-19 Fusion-Io, Inc. Apparatus, system, and method for managing solid-state storage media
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US8315092B2 (en) * 2010-01-27 2012-11-20 Fusion-Io, Inc. Apparatus, system, and method for determining a read voltage threshold for solid-state storage media
KR101676816B1 (ko) 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
JP2011258260A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 不揮発性半導体記憶装置
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
EP2652623B1 (en) 2010-12-13 2018-08-01 SanDisk Technologies LLC Apparatus, system, and method for auto-commit memory
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US9047178B2 (en) 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US8848464B2 (en) * 2011-04-29 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
CN102298971B (zh) * 2011-08-29 2014-05-21 南京大学 一种非挥发性快闪存储器高密度多值存储的操作方法
JP2013143155A (ja) * 2012-01-06 2013-07-22 Powerchip Technology Corp 不揮発性半導体記憶装置とその書き込み方法
US9792999B2 (en) * 2015-10-30 2017-10-17 SK Hynix Inc. Adaptive scheme for incremental step pulse programming of flash memory
KR102498248B1 (ko) * 2016-02-04 2023-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
JP6652470B2 (ja) 2016-09-07 2020-02-26 キオクシア株式会社 半導体記憶装置
JP2019053805A (ja) 2017-09-15 2019-04-04 東芝メモリ株式会社 メモリシステム
US10741568B2 (en) * 2018-10-16 2020-08-11 Silicon Storage Technology, Inc. Precision tuning for the programming of analog neural memory in a deep learning artificial neural network
JP7295267B2 (ja) * 2019-05-22 2023-06-20 長江存儲科技有限責任公司 マルチレベルセルｎａｎｄ型フラッシュメモリデバイスのプログラム方法及びｍｌｃ ｎａｎｄ型フラッシュメモリデバイス
CN110610739B (zh) * 2019-09-17 2021-06-18 珠海创飞芯科技有限公司 一种阈值电压调节方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131391A (ja) 1997-07-10 1999-02-02 Sony Corp 不揮発性半導体記憶装置
US5959883A (en) 1998-01-09 1999-09-28 Information Storage Devices, Inc. Recording and playback integrated system for analog non-volatile flash memory
US20060077736A1 (en) * 2004-08-30 2006-04-13 Harunobu Nakagawa Semiconductor device, semiconductor device testing method, and programming method
KR20060037648A (ko) * 2004-10-28 2006-05-03 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR20060075161A (ko) * 2004-12-28 2006-07-04 삼성전자주식회사 시작전압과 종료전압이 제어되는 불휘발성 반도체 메모리장치의 프로그램 워드라인 전압발생회로
KR20060107689A (ko) * 2005-04-11 2006-10-16 주식회사 하이닉스반도체 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430675A (en) * 1993-05-24 1995-07-04 Matsushita Electronics Corporation An EEPROM Circuit, a memory device having the EEPROM circuit and an IC card having the EEPROM circuit
JP3462894B2 (ja) * 1993-08-27 2003-11-05 株式会社東芝 不揮発性半導体メモリ及びそのデータプログラム方法
JPH0773685A (ja) * 1993-09-06 1995-03-17 Hitachi Ltd 半導体不揮発性記憶装置
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
KR0172831B1 (ko) * 1995-09-18 1999-03-30 문정환 비휘발성 메모리를 프로그램하는 방법
JP3110397B2 (ja) * 1998-09-30 2000-11-20 日本電気アイシーマイコンシステム株式会社 不揮発性半導体記憶装置の書き込み方法および記録媒体
IT1303204B1 (it) 1998-11-27 2000-10-30 St Microelectronics Srl Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata.
JP2002319286A (ja) * 2001-04-19 2002-10-31 Hitachi Ltd 不揮発性記憶装置および記憶システム
JP3866627B2 (ja) * 2002-07-12 2007-01-10 株式会社東芝 不揮発性半導体メモリ
JP4086583B2 (ja) * 2002-08-08 2008-05-14 シャープ株式会社 不揮発性半導体メモリ装置およびデータ書き込み制御方法
JP2004087053A (ja) * 2002-08-29 2004-03-18 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置
JP2005044454A (ja) * 2003-07-24 2005-02-17 Sony Corp 半導体記憶装置、半導体記憶装置の駆動制御方法
JP2005122841A (ja) * 2003-10-17 2005-05-12 Renesas Technology Corp 不揮発性半導体記憶装置
KR100634172B1 (ko) * 2004-05-04 2006-10-16 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR100635203B1 (ko) * 2004-05-14 2006-10-16 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 장치 및 그 구동 방법
TWI247304B (en) * 2004-08-18 2006-01-11 Winbond Electronics Corp Method and test structure for evaluating threshold voltage distribution of memory cells
JP2006185483A (ja) * 2004-12-27 2006-07-13 Renesas Technology Corp 不揮発性記憶装置
US7085168B2 (en) * 2004-12-30 2006-08-01 Macronix International Co., Ltd. Programming method for controlling memory threshold voltage distribution
KR100739967B1 (ko) * 2005-05-27 2007-07-16 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131391A (ja) 1997-07-10 1999-02-02 Sony Corp 不揮発性半導体記憶装置
US5959883A (en) 1998-01-09 1999-09-28 Information Storage Devices, Inc. Recording and playback integrated system for analog non-volatile flash memory
US20060077736A1 (en) * 2004-08-30 2006-04-13 Harunobu Nakagawa Semiconductor device, semiconductor device testing method, and programming method
KR20060037648A (ko) * 2004-10-28 2006-05-03 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR20060075161A (ko) * 2004-12-28 2006-07-04 삼성전자주식회사 시작전압과 종료전압이 제어되는 불휘발성 반도체 메모리장치의 프로그램 워드라인 전압발생회로
KR20060107689A (ko) * 2005-04-11 2006-10-16 주식회사 하이닉스반도체 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US2006/0077736 A1,

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812201B2 (en) 2016-03-14 2017-11-07 SK Hynix Inc. Electronic device including variable resistance element and method for operating the same

Also Published As

Publication number Publication date
JP5175068B2 (ja) 2013-04-03
TWI344647B (en) 2011-07-01
CN101174471A (zh) 2008-05-07
TW200822121A (en) 2008-05-16
CN101174471B (zh) 2010-06-16
JP2008117508A (ja) 2008-05-22
DE102007034184B4 (de) 2012-04-26
DE102007034184A1 (de) 2008-05-08
US20080106944A1 (en) 2008-05-08
US7548464B2 (en) 2009-06-16

Similar Documents

Publication Publication Date Title
KR100780773B1 (ko) 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법
JP4796125B2 (ja) メモリセルの部分集合を個別に検証して追加的に消去する不揮発性メモリの消去
US7602648B2 (en) Program method of flash memory device
US7599219B2 (en) Flash memory devices that support incremental step-pulse programming using nonuniform verify time intervals
JP4796126B2 (ja) メモリセルの部分集合を個別に検証してさらにソフトプログラミングすることによる不揮発性メモリのソフトプログラミング
US7746703B2 (en) Flash memory device and method of programming flash memory device
US8611155B2 (en) Semiconductor memory device and program methods thereof
US8085600B2 (en) Program and verify method of nonvolatile memory device
JP2008535145A (ja) マルチレベルセル型フラッシュメモリに高位レベル状態をより迅速にプログラミングする方法
JP2008084471A (ja) 半導体記憶装置
WO2006124122A2 (en) Erasing non-volatile memory utilizing changing word line conditions to compensate for slower frasing memory cells
JP4990978B2 (ja) 不揮発性記憶素子における部分的な消去と消去の検証
JP6088602B2 (ja) 不揮発性半導体記憶装置
JP4990979B2 (ja) 不揮発性記憶素子における区分化されたソフトプログラミング
JP2004303399A (ja) フラッシュメモリセルのプログラム方法及びこれを用いたｎａｎｄ型フラッシュメモリのプログラム方法
WO2009006485A1 (en) Erase voltage manipulation in non-volatile memory for controlled shifts in threshold voltage
JP5868381B2 (ja) 半導体記憶装置
KR100935723B1 (ko) 플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를이용한 소거 방법
US7020021B1 (en) Ramped soft programming for control of erase voltage distributions in flash memory devices
JP2005228371A (ja) 半導体記憶装置及びその閾値電圧制御方法
US20160078961A1 (en) Method of erasing a nonvolatile memory for preventing over-soft-program
KR20090002470A (ko) 낸드 플래시 메모리소자의 프로그램 방법
KR20100059422A (ko) 플래쉬 메모리 소자의 구동 방법
JPH0887892A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee