JP2008117508A - フラッシュメモリ素子のプログラム開始バイアス設定方法及びこれを用いたプログラム方法 - Google Patents
フラッシュメモリ素子のプログラム開始バイアス設定方法及びこれを用いたプログラム方法 Download PDFInfo
- Publication number
- JP2008117508A JP2008117508A JP2007200427A JP2007200427A JP2008117508A JP 2008117508 A JP2008117508 A JP 2008117508A JP 2007200427 A JP2007200427 A JP 2007200427A JP 2007200427 A JP2007200427 A JP 2007200427A JP 2008117508 A JP2008117508 A JP 2008117508A
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- memory device
- flash memory
- program
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 230000001351 cycling effect Effects 0.000 claims description 6
- 238000012790 confirmation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Read Only Memory (AREA)
Abstract
【解決手段】増減ステップパルスプログラム方式でプログラム動作を行うフラッシュメモリ素子のプログラム開始バイアス設定方法において、まず、第1プログラム電圧を用いて、選択されたトランジスタのしきい電圧分布を変化させる予備プログラムを行い、変化されたしきい電圧分布の最大しきい電圧値を検出し、検出された最大しきい電圧値とターゲット最大しきい電圧値との差分を計算し、該計算結果を第1プログラム電圧に加算した電圧を開始バイアスと設定する。
【選択図】図3
Description
Claims (18)
- 増分ステップパルスプログラム方式でプログラム動作を行うフラッシュメモリ素子のプログラム開始バイアス設定方法において、
第1プログラム電圧を用いて、選択されたトランジスタのしきい電圧分布を変化させる予備プログラムを行うステップと、
前記変化されたしきい電圧分布の最大しきい電圧値を検出するステップと、
前記検出された最大しきい電圧値とターゲット最大しきい電圧値との差分を計算するステップと、
前記計算結果を前記第1プログラム電圧に加算した電圧を開始バイアスと設定するステップと、
を含む、フラッシュメモリ素子のプログラム開始バイアス設定方法。 - 請求項1に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、
前記第1プログラム電圧は、13〜22V範囲内である、フラッシュメモリ素子のプログラム開始バイアス設定方法。 - 請求項1に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、
前記第1プログラム電圧は、16Vである、フラッシュメモリ素子のプログラム開始バイアス設定方法。 - 請求項1に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、
前記予備プログラムを行うステップは、変化されたしきい電圧分布の最大しきい電圧値が0Vを超えるように行われる、フラッシュメモリ素子のプログラム開始バイアス設定方法。 - 請求項1に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、
前記最大しきい電圧値を検出するステップは、
前記予備プログラム済みのトランジスタに対してスキャンバイアスのパルスを印加する第1ステップと、
前記スキャンバイアスのパルスが印加されたトランジスタのオン/オフを判断する第2ステップと、
前記トランジスタがオンされた場合、印加されたスキャンバイアスに増減スキャンバイアスを加える第3ステップと、を含み、
前記トランジスタがオフされるまで前記第1乃至第3ステップを繰り返し行い、前記トランジスタがオフされた場合、印加されたスキャンバイアス大きさを最大しきい電圧値として判定する、フラッシュメモリ素子のプログラム開始バイアス設定方法。 - 請求項5に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、
前記スキャンバイアスの初期値は、0Vである、フラッシュメモリ素子のプログラム開始バイアス設定方法。 - 請求項5に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、
前記増減スキャンバイアスは、0.05〜0.8Vである、フラッシュメモリ素子のプログラム開始バイアス設定方法。 - 請求項1に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、
前記ターゲットしきい電圧分布の最大しきい電圧値は、サイクリングによって増加されるしきい電圧分布の最大しきい電圧値が、読み取り動作時に印加される電圧を超えない電圧値である、フラッシュメモリ素子のプログラム開始バイアス設定方法。 - 請求項1に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、
前記ターゲットしきい電圧分布の最大しきい電圧値は、読み取り電圧値より1〜3V小さい値である、フラッシュメモリ素子のプログラム開始バイアス設定方法。 - 増分ステップパルスプログラム方式でプログラム動作を行うフラッシュメモリ素子のプログラム方法において、
第1プログラム電圧を用いて選択されたトランジスタのしきい電圧分布を変化させる予備プログラムを行うステップと、
前記変化されたしきい電圧分布の最大しきい電圧値を検出するステップと、
前記検出された最大しきい電圧値とターゲット最大しきい電圧値との差分を計算するステップと、
前記計算結果を前記第1プログラム電圧に加算した電圧を開始バイアスと設定するステップと、
前記開始バイアスから始めて一定大きさに増加するプログラムバイアス、及びプログラム成否を確認する確認バイアスを交互に、前記選択されたトランジスタに印加してプログラムを行うステップと、
を含む、フラッシュメモリ素子のプログラム方法。 - 請求項10に記載のフラッシュメモリ素子のプログラム方法において、
前記第1プログラム電圧は、13〜22V範囲内である、フラッシュメモリ素子のプログラム方法。 - 請求項10に記載のフラッシュメモリ素子のプログラム方法において、
前記第1プログラム電圧は、16Vである、フラッシュメモリ素子のプログラム方法。 - 請求項10に記載のフラッシュメモリ素子のプログラム方法において、
前記予備プログラムは、変化されたしきい電圧分布の最大しきい電圧値が0Vを超える電圧値で行われる、フラッシュメモリ素子のプログラム方法。 - 請求項10に記載のフラッシュメモリ素子のプログラム方法において、
前記最大しきい電圧値を検出するステップは、
前記予備プログラム済みトランジスタに対してスキャンバイアスのパルスを印加する第1ステップと、
前記スキャンバイアスのパルスが印加されたトランジスタのオン/オフを判断する第2ステップと、
前記トランジスタがオンされた場合、印加されたスキャンバイアスに増減スキャンバイアスを加える第3ステップと、を含み、
前記トランジスタがオフされるまで前記第1乃至第3ステップを繰り返し行い、前記トランジスタがオフされた場合、印加されたスキャンバイアス大きさを最大しきい電圧値として判定する、フラッシュメモリ素子のプログラム方法。 - 請求項14に記載のフラッシュメモリ素子のプログラム方法において、
前記スキャンバイアスの初期値は、0Vである、フラッシュメモリ素子のプログラム方法。 - 請求項14に記載のフラッシュメモリ素子のプログラム方法において、
前記増減スキャンバイアスは、0.05〜0.8Vである、フラッシュメモリ素子のプログラム方法。 - 請求項10に記載のフラッシュメモリ素子のプログラム方法において、
前記ターゲットしきい電圧分布の最大しきい電圧値は、サイクリングによって増加されるしきい電圧分布の最大しきい電圧値が、読み取り動作時に印加される電圧を超えない電圧値である、フラッシュメモリ素子のプログラム方法。 - 請求項10に記載のフラッシュメモリ素子のプログラム方法において、
前記ターゲットしきい電圧分布の最大しきい電圧値は、読み取り電圧値より1〜3V小さい値である、フラッシュメモリ素子のプログラム方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060108441A KR100780773B1 (ko) | 2006-11-03 | 2006-11-03 | 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법 |
KR10-2006-0108441 | 2006-11-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008117508A true JP2008117508A (ja) | 2008-05-22 |
JP5175068B2 JP5175068B2 (ja) | 2013-04-03 |
Family
ID=39081340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007200427A Active JP5175068B2 (ja) | 2006-11-03 | 2007-08-01 | フラッシュメモリ素子のプログラム開始バイアス設定方法及びこれを用いたプログラム方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7548464B2 (ja) |
JP (1) | JP5175068B2 (ja) |
KR (1) | KR100780773B1 (ja) |
CN (1) | CN101174471B (ja) |
DE (1) | DE102007034184B4 (ja) |
TW (1) | TWI344647B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010170643A (ja) * | 2009-01-21 | 2010-08-05 | Hynix Semiconductor Inc | 不揮発性メモリ装置のプログラム方法 |
JP4819951B2 (ja) * | 2006-09-12 | 2011-11-24 | サンディスク コーポレイション | 初期プログラミング電圧の線形推定のための不揮発性メモリおよび方法 |
JP2011258260A (ja) * | 2010-06-07 | 2011-12-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012238374A (ja) * | 2011-04-29 | 2012-12-06 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の駆動方法 |
JP2013143155A (ja) * | 2012-01-06 | 2013-07-22 | Powerchip Technology Corp | 不揮発性半導体記憶装置とその書き込み方法 |
JP2018041523A (ja) * | 2016-09-07 | 2018-03-15 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP2022528898A (ja) * | 2019-05-22 | 2022-06-16 | 長江存儲科技有限責任公司 | マルチレベルセルnand型フラッシュメモリデバイスのプログラム方法及びmlc nand型フラッシュメモリデバイス |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101681282A (zh) | 2006-12-06 | 2010-03-24 | 弗森多系统公司(dba弗森-艾奥) | 用于共享的、前端、分布式raid的装置、系统和方法 |
KR20100090968A (ko) * | 2009-02-09 | 2010-08-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US8266503B2 (en) | 2009-03-13 | 2012-09-11 | Fusion-Io | Apparatus, system, and method for using multi-level cell storage in a single-level cell mode |
US8184483B2 (en) * | 2009-05-29 | 2012-05-22 | Hynix Semiconductor Inc. | Nonvolatile memory device and method of programming the same |
US9223514B2 (en) | 2009-09-09 | 2015-12-29 | SanDisk Technologies, Inc. | Erase suspend/resume for memory |
US8315092B2 (en) * | 2010-01-27 | 2012-11-20 | Fusion-Io, Inc. | Apparatus, system, and method for determining a read voltage threshold for solid-state storage media |
US8854882B2 (en) | 2010-01-27 | 2014-10-07 | Intelligent Intellectual Property Holdings 2 Llc | Configuring storage cells |
US8380915B2 (en) | 2010-01-27 | 2013-02-19 | Fusion-Io, Inc. | Apparatus, system, and method for managing solid-state storage media |
US8661184B2 (en) | 2010-01-27 | 2014-02-25 | Fusion-Io, Inc. | Managing non-volatile media |
KR101676816B1 (ko) | 2010-02-11 | 2016-11-18 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
US9245653B2 (en) | 2010-03-15 | 2016-01-26 | Intelligent Intellectual Property Holdings 2 Llc | Reduced level cell mode for non-volatile memory |
US8984216B2 (en) | 2010-09-09 | 2015-03-17 | Fusion-Io, Llc | Apparatus, system, and method for managing lifetime of a storage device |
US10817421B2 (en) | 2010-12-13 | 2020-10-27 | Sandisk Technologies Llc | Persistent data structures |
US9047178B2 (en) | 2010-12-13 | 2015-06-02 | SanDisk Technologies, Inc. | Auto-commit memory synchronization |
WO2012082792A2 (en) | 2010-12-13 | 2012-06-21 | Fusion-Io, Inc. | Apparatus, system, and method for auto-commit memory |
US9218278B2 (en) | 2010-12-13 | 2015-12-22 | SanDisk Technologies, Inc. | Auto-commit memory |
US10817502B2 (en) | 2010-12-13 | 2020-10-27 | Sandisk Technologies Llc | Persistent memory management |
US9208071B2 (en) | 2010-12-13 | 2015-12-08 | SanDisk Technologies, Inc. | Apparatus, system, and method for accessing memory |
CN102298971B (zh) * | 2011-08-29 | 2014-05-21 | 南京大学 | 一种非挥发性快闪存储器高密度多值存储的操作方法 |
US9792999B2 (en) * | 2015-10-30 | 2017-10-17 | SK Hynix Inc. | Adaptive scheme for incremental step pulse programming of flash memory |
KR102498248B1 (ko) * | 2016-02-04 | 2023-02-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
KR102462921B1 (ko) | 2016-03-14 | 2022-11-07 | 에스케이하이닉스 주식회사 | 가변 저항 소자를 포함하는 전자 장치 및 그 동작 방법 |
JP2019053805A (ja) | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | メモリシステム |
US10741568B2 (en) * | 2018-10-16 | 2020-08-11 | Silicon Storage Technology, Inc. | Precision tuning for the programming of analog neural memory in a deep learning artificial neural network |
CN110610739B (zh) * | 2019-09-17 | 2021-06-18 | 珠海创飞芯科技有限公司 | 一种阈值电压调节方法 |
JP2023086292A (ja) * | 2021-12-10 | 2023-06-22 | キオクシア株式会社 | 半導体記憶装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000113686A (ja) * | 1998-09-30 | 2000-04-21 | Nec Ic Microcomput Syst Ltd | 不揮発性半導体記憶装置の書き込み方法および記録媒体 |
JP2004046985A (ja) * | 2002-07-12 | 2004-02-12 | Toshiba Corp | 不揮発性半導体メモリ及びそのテスト方法 |
JP2004071082A (ja) * | 2002-08-08 | 2004-03-04 | Sharp Corp | 不揮発性半導体メモリ装置およびデータ書き込み制御方法 |
JP2004087053A (ja) * | 2002-08-29 | 2004-03-18 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置 |
JP2005044454A (ja) * | 2003-07-24 | 2005-02-17 | Sony Corp | 半導体記憶装置、半導体記憶装置の駆動制御方法 |
JP2005122841A (ja) * | 2003-10-17 | 2005-05-12 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2005327435A (ja) * | 2004-05-14 | 2005-11-24 | Hynix Semiconductor Inc | フラッシュメモリ装置及びその駆動方法 |
JP2006185483A (ja) * | 2004-12-27 | 2006-07-13 | Renesas Technology Corp | 不揮発性記憶装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5430675A (en) * | 1993-05-24 | 1995-07-04 | Matsushita Electronics Corporation | An EEPROM Circuit, a memory device having the EEPROM circuit and an IC card having the EEPROM circuit |
JP3462894B2 (ja) * | 1993-08-27 | 2003-11-05 | 株式会社東芝 | 不揮発性半導体メモリ及びそのデータプログラム方法 |
JPH0773685A (ja) * | 1993-09-06 | 1995-03-17 | Hitachi Ltd | 半導体不揮発性記憶装置 |
US5587951A (en) * | 1995-08-04 | 1996-12-24 | Atmel Corporation | High speed, low voltage non-volatile memory |
KR0172831B1 (ko) * | 1995-09-18 | 1999-03-30 | 문정환 | 비휘발성 메모리를 프로그램하는 방법 |
JPH1131391A (ja) | 1997-07-10 | 1999-02-02 | Sony Corp | 不揮発性半導体記憶装置 |
US5959883A (en) | 1998-01-09 | 1999-09-28 | Information Storage Devices, Inc. | Recording and playback integrated system for analog non-volatile flash memory |
IT1303204B1 (it) * | 1998-11-27 | 2000-10-30 | St Microelectronics Srl | Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata. |
JP2002319286A (ja) * | 2001-04-19 | 2002-10-31 | Hitachi Ltd | 不揮発性記憶装置および記憶システム |
KR100634172B1 (ko) * | 2004-05-04 | 2006-10-16 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 |
TWI247304B (en) * | 2004-08-18 | 2006-01-11 | Winbond Electronics Corp | Method and test structure for evaluating threshold voltage distribution of memory cells |
KR100928738B1 (ko) * | 2004-08-30 | 2009-11-27 | 스펜션 엘엘씨 | 반도체 장치, 반도체 장치의 테스트 방법 및 데이터 기록방법 |
KR100645055B1 (ko) * | 2004-10-28 | 2006-11-10 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR20060075161A (ko) * | 2004-12-28 | 2006-07-04 | 삼성전자주식회사 | 시작전압과 종료전압이 제어되는 불휘발성 반도체 메모리장치의 프로그램 워드라인 전압발생회로 |
US7085168B2 (en) * | 2004-12-30 | 2006-08-01 | Macronix International Co., Ltd. | Programming method for controlling memory threshold voltage distribution |
KR101080912B1 (ko) * | 2005-04-11 | 2011-11-09 | 주식회사 하이닉스반도체 | 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법 |
KR100739967B1 (ko) * | 2005-05-27 | 2007-07-16 | 주식회사 하이닉스반도체 | 플래시 메모리 장치의 프로그램 방법 |
-
2006
- 2006-11-03 KR KR1020060108441A patent/KR100780773B1/ko not_active IP Right Cessation
-
2007
- 2007-06-29 US US11/771,465 patent/US7548464B2/en active Active
- 2007-07-23 TW TW096126762A patent/TWI344647B/zh not_active IP Right Cessation
- 2007-07-23 DE DE102007034184A patent/DE102007034184B4/de not_active Expired - Fee Related
- 2007-08-01 JP JP2007200427A patent/JP5175068B2/ja active Active
- 2007-10-30 CN CN2007101848395A patent/CN101174471B/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000113686A (ja) * | 1998-09-30 | 2000-04-21 | Nec Ic Microcomput Syst Ltd | 不揮発性半導体記憶装置の書き込み方法および記録媒体 |
JP2004046985A (ja) * | 2002-07-12 | 2004-02-12 | Toshiba Corp | 不揮発性半導体メモリ及びそのテスト方法 |
JP2004071082A (ja) * | 2002-08-08 | 2004-03-04 | Sharp Corp | 不揮発性半導体メモリ装置およびデータ書き込み制御方法 |
JP2004087053A (ja) * | 2002-08-29 | 2004-03-18 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置 |
JP2005044454A (ja) * | 2003-07-24 | 2005-02-17 | Sony Corp | 半導体記憶装置、半導体記憶装置の駆動制御方法 |
JP2005122841A (ja) * | 2003-10-17 | 2005-05-12 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2005327435A (ja) * | 2004-05-14 | 2005-11-24 | Hynix Semiconductor Inc | フラッシュメモリ装置及びその駆動方法 |
JP2006185483A (ja) * | 2004-12-27 | 2006-07-13 | Renesas Technology Corp | 不揮発性記憶装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4819951B2 (ja) * | 2006-09-12 | 2011-11-24 | サンディスク コーポレイション | 初期プログラミング電圧の線形推定のための不揮発性メモリおよび方法 |
JP2010170643A (ja) * | 2009-01-21 | 2010-08-05 | Hynix Semiconductor Inc | 不揮発性メモリ装置のプログラム方法 |
JP2011258260A (ja) * | 2010-06-07 | 2011-12-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012238374A (ja) * | 2011-04-29 | 2012-12-06 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の駆動方法 |
JP2013143155A (ja) * | 2012-01-06 | 2013-07-22 | Powerchip Technology Corp | 不揮発性半導体記憶装置とその書き込み方法 |
JP2018041523A (ja) * | 2016-09-07 | 2018-03-15 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10796764B2 (en) | 2016-09-07 | 2020-10-06 | Toshiba Memory Corporation | Semiconductor memory device |
JP2022528898A (ja) * | 2019-05-22 | 2022-06-16 | 長江存儲科技有限責任公司 | マルチレベルセルnand型フラッシュメモリデバイスのプログラム方法及びmlc nand型フラッシュメモリデバイス |
JP7295267B2 (ja) | 2019-05-22 | 2023-06-20 | 長江存儲科技有限責任公司 | マルチレベルセルnand型フラッシュメモリデバイスのプログラム方法及びmlc nand型フラッシュメモリデバイス |
Also Published As
Publication number | Publication date |
---|---|
US20080106944A1 (en) | 2008-05-08 |
DE102007034184B4 (de) | 2012-04-26 |
CN101174471B (zh) | 2010-06-16 |
TWI344647B (en) | 2011-07-01 |
TW200822121A (en) | 2008-05-16 |
US7548464B2 (en) | 2009-06-16 |
DE102007034184A1 (de) | 2008-05-08 |
KR100780773B1 (ko) | 2007-11-30 |
JP5175068B2 (ja) | 2013-04-03 |
CN101174471A (zh) | 2008-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5175068B2 (ja) | フラッシュメモリ素子のプログラム開始バイアス設定方法及びこれを用いたプログラム方法 | |
US6330192B1 (en) | Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device | |
TWI344648B (en) | Program method of flash memory device | |
JP4796125B2 (ja) | メモリセルの部分集合を個別に検証して追加的に消去する不揮発性メモリの消去 | |
US7746703B2 (en) | Flash memory device and method of programming flash memory device | |
US20080137435A1 (en) | Flash memory devices that support incremental step-pulse programming using nonuniform verify time intervals | |
JP2006351168A (ja) | フラッシュメモリ装置及びその消去方法 | |
US20070025155A1 (en) | Method and apparatus for controlling slope of word line voltage in nonvolatile memory device | |
US7646639B2 (en) | Circuit and method generating program voltage for non-volatile memory device | |
JP2008536248A (ja) | メモリセルの部分集合を個別に検証してさらにソフトプログラミングすることによる不揮発性メモリのソフトプログラミング | |
JP4870876B2 (ja) | 不揮発性半導体メモリ装置の消去方法 | |
JP2007193942A (ja) | 半導体記憶装置及びその制御方法 | |
JP2005071518A (ja) | 半導体集積回路 | |
JP2009059462A (ja) | 不揮発性メモリ素子のプログラム方法 | |
JP2009134848A (ja) | 揮発性メモリ素子の消去方法 | |
JP6088602B2 (ja) | 不揮発性半導体記憶装置 | |
JP4355588B2 (ja) | Nand型フラッシュメモリのプログラム方法 | |
JP2007035249A (ja) | ワードライン電圧の勾配を制御する不揮発性メモリ装置及びそのプログラム方法 | |
JP5868381B2 (ja) | 半導体記憶装置 | |
TWI470635B (zh) | 非揮發性記憶體裝置及程式化非揮發性記憶體單元的方法 | |
TWI462105B (zh) | 非揮發性記憶體裝置及其程式化方法 | |
KR100935723B1 (ko) | 플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를이용한 소거 방법 | |
US7020021B1 (en) | Ramped soft programming for control of erase voltage distributions in flash memory devices | |
KR20080000905A (ko) | 플래시 메모리의 소거 방법 | |
KR100428784B1 (ko) | 소거된 셀들의 문턱 전압 분포를 최소화할 수 있는불휘발성 반도체 메모리 장치의 소거 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100707 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120224 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5175068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |