JP5175068B2 - フラッシュメモリ素子のプログラム開始バイアス設定方法及びこれを用いたプログラム方法 - Google Patents

Description

本発明は、フラッシュメモリ素子のプログラム開始バイアス設定方法及びこれを用いたプログラム方法に係り、特に、増分ステップパルスプログラム（Ｉｎｃｒｅｍｅｎｔａｌ Ｓｔｅｐ Ｐｕｌｓｅ Ｐｒｏｇｒａｍ：以下、‘ＩＳＰＰ’という。）方式を採用したＮＡＮＤ型フラッシュメモリ素子のプログラム開始バイアス（ｓｔａｒｔｉｎｇ ｂｉａｓ）設定方法及びこれを用いたプログラム方法に関する。

一般に、ＮＡＮＤ型フラッシュメモリ素子は、セルが直列に連結されてなるストリング（ｓｔｒｉｎｇ）を含む。該ストリングは、一つ以上のストリング選択トランジスタを含むことができる。ＮＡＮＤ型フラッシュメモリ素子のプログラム及び／または消去動作は、例えば、Ｆ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネリングのようなトンネリングによってなされる。具体的に、ＮＡＮＤ型フラッシュメモリ素子のプログラム動作は、ゲートとチャネル間のカップリング（ｃｏｕｐｌｉｎｇ）を利用する。例えば、プログラムされるセルは、ゲートとチャネル間に相対的に大きい電圧差を持つのに対し、プログラムされないセルは、ゲートとチャネル間に相対的に小さい電圧差を持つ。この他にＮＡＮＤ型フラッシュメモリ素子のプログラム動作はしきい電圧分布も利用する。

通常、セル電圧分布は特許文献１に示されるようにＩＳＳＰによって調節される。通常のＩＳＳＰによれば、図１に示すように、開始バイアス（ｓｔａｒｔｉｎｇ ｂｉａｓ）から始めてΔＶずつ増加するバイアスが順次に印加されてプログラムが行われる。すなわち、最初は開始バイアスとして第１バイアスＶ_ISPP1でプログラムされ、続いて第１バイアスＶ_ISPP1からΔＶだけ増加した第２バイアスＶ_ISPP2でプログラムされ、このような過程は最終バイアスＶ_ISPPnでプログラムされるまで順次に行われる。各プログラム期間の間には、相対的に小さい確認バイアス（ｖｅｒｉｆｙ ｂｉａｓ；Ｖ_verify）でプログラム成否を確認する過程が行われる。このようなＩＳＰＰ方式のプログラムは、プログラムされた場合であってもセルしきい電圧分布が読み取り電圧よりも大きいことから読み取り動作が適宜行われないオーバー・プログラミング（ｏｖｅｒ−ｐｒｏｇｒａｍｍｉｎｇ）現象の発生を抑制すると知られている。

米国特許第６，３９２，９３１号明細書

しかしながら、このようなＩＳＰＰ方式を利用しても、図２に示すように、様々な原因によってセルしきい電圧分布の幅が広くなる現象は避けられない。すなわち、理想的な場合のセルしきい電圧分布（２１０）に比べて、確認対読み取りオフセット（ｖｅｒｉｆｙ ｖｓ． ｒｅａｄ ｏｆｆｓｅｔ）、プログラム速度及びバックパターン依存（ｂａｃｋ ｐａｔｔｅｒｎ ｄｅｐｅｎｄｅｎｃｙ）、フローティングゲートカップリングなどのような寄生効果によって幅の広まったセルしきい電圧分布（２２０，２３０，２４０）が現れることになる。また、プログラムと消去が繰り返されるサイクリング（ｃｙｃｌｉｎｇ）によってセルしきい電圧分布が右に移動することもある。このようなセルしきい電圧分布の幅拡大や右への移動は、オーバー・プログラミング現象を招き、素子の誤動作につながるという問題があった。

したがって、本発明の目的は、寄生効果及びサイクリングによるセルしきい電圧の幅拡大及び右への移動現象がおきてもオーバー・プログラミング現象が生じるのを防ぐことができる、ＩＳＰＰ方式を採用したフラッシュメモリ素子のプログラム開始バイアスを設定する方法を提供することにある。

本発明の他の目的は、上記のプログラム開始バイアス設定方法を用いたフラッシュメモリ素子のプログラム方法を提供することにある。

上記目的を達成するために、本発明によるフラッシュメモリ素子のプログラム開始バイアス設定方法は、増分ステップパルスプログラム方式でプログラム動作を行うフラッシュメモリ素子のプログラム開始バイアス設定方法において、第１プログラム電圧を用いて、選択されたトランジスタのしきい電圧分布を変化させる予備プログラムを行う段階と、前記変化されたしきい電圧分布の最大しきい電圧値を検出する段階と、前記検出された最大しきい電圧値とターゲット最大しきい電圧値との差分を計算する段階と、前記計算結果を前記第１プログラム電圧に加算した電圧を開始バイアスと設定する段階と、を含むことを特徴とする。

上記目的を達成するために、本発明によるフラッシュメモリ素子のプログラム方法は、増分ステップパルスプログラム方式でプログラム動作を行うフラッシュメモリ素子のプログラム方法において、第１プログラム電圧を用いて選択されたトランジスタのしきい電圧分布を変化させる予備プログラムを行う段階と、前記変化されたしきい電圧分布の最大しきい電圧値を検出する段階と、前記検出された最大しきい電圧値とターゲット最大しきい電圧値との差分を計算する段階と、前記計算結果を前記第１プログラム電圧に加算した電圧を開始バイアスと設定する段階と、前記開始バイアスから始めて一定大きさに増加するプログラムバイアス、及びプログラム成否を確認する確認バイアスを交互に、前記選択されたトランジスタに印加してプログラムを行う段階と、を含むことを特徴とする。

本発明によるフラッシュメモリ素子のプログラム開始バイアス設定方法及びこれを用いたプログラム方法によれば、通常のＩＳＰＰ方式を使用する場合に比べて、相対的に短いスキャニング時間を取るため、全体プログラム時間を短縮でき、かつ、サイクリングによってセルしきい電圧分布が右に移動しても、充分なマージンを持つように開始バイアスが設定されるため、オーバー・プログラミング現象の発生を抑えることが可能になる。

以下、添付図面を参照しつつ、本発明の好適な実施例について詳細に説明する。ただし、本発明は、様々な実施の形態に変形可能であり、下記の実施例によって本発明の範囲が限定されることはない。

図３は、本発明によるフラッシュメモリ素子のプログラム開始バイアス設定方法及びこれを用いたプログラム方法を説明するためのフローチャートである。そして、図４は、本発明によるプログラム方法で用いられる増分ステップパルスプログラム方式のパルス波形を示す図である。

図３及び図４を参照すると、まず、第１バイアスＶ₁のパルスで予備プログラム（ｐｒｅｐｒｏｇｒａｍ）を行う（ステップ３１０）。予備プログラムを行う第１バイアスＶ₁は略１３〜２２Ｖの大きさを持ち、好ましくは、１６Ｖの大きさを持つ。このように予備プログラムが行われると、図５に示すように、選択されたトランジスタは一定な大きさ及び幅を持つセルしきい電圧分布５１０を持つようになる。このセルしきい電圧分布５１０は、０Ｖを挟むように形成される。例えば、略１３〜２２Ｖ、特に１６Ｖの第１バイアスＶ₁でプログラムする場合、同図のように、セルしきい電圧分布５１０の右側一部が０Ｖを超えるように配置される。これ以外にも図５には、得ようとするセルしきい電圧分布５２０も示されている。この得ようとするセルしきい電圧分布５２０は、サイクリング後に右に移動するセルしきい電圧分布５３０を考慮して、一定大きさ、例えば、１〜３Ｖのオーバー・プログラミングマージンＶ_Mを持つように既設定されたセルしきい電圧分布である。すなわち、既設定されたセルしきい電圧５２０の最大しきい電圧値は、図面において点線５４０で表す読み取り動作時にワードラインに印加される読み取り電圧より略１〜３Ｖ小さい値とされる。場合によっては、プログラム確認電圧を基準にして既設定されたセルしきい電圧５２０の最大しきい電圧値を設定しても良い。この場合、プログラム確認電圧にＩＳＰＰのステップバイアスΔ_Vを加算した電圧値が、既設定されたセルしきい電圧５２０の最大しきい電圧値になりうる。例えば、プログラム確認電圧が１Ｖであり、ＩＳＰＰのステップバイアスΔ_Vが０．５Ｖである場合、既設定されたセルしきい電圧５２０の最大しきい電圧値は、略１．５Ｖとなる。

予備プログラムが行われた後には、得ようとするセルしきい電圧分布５２０と予備プログラムによって形成されたセルしきい電圧分布５１０間の偏差Δを求める（ステップ３２０，３３０，３４０，３５０）。このためにまず、予備プログラムによって形成されたセルしきい電圧分布５１０の最大しきい電圧値を探すスキャニング過程を行う。具体的に、まず、図６に示すように、予備プログラム済みトランジスタに対してスキャンバイアスＶ_s1のパルスを印加する（ステップ３２０）。予備プログラムによって形成されたしきい電圧分布５１０が０Ｖを挟むようにしたので、スキャニングは０Ｖから始めれば良く、これにより、スキャンバイアスＶ_s1は０Ｖでありうる。スキャンバイアスＶ_s1のパルスを印加した後にはパスかフェイルかを判断する（ステップ３３０）。すなわち、スキャンバイアスＶ_s1のパルスをワードラインに印加して、選択されたトランジスタがターンオフされた場合にはパスと判断し、ターンオンされる場合にはフェイル（ｆａｉｌ）と判断する。ここで、パスと判断された場合には、印加されたスキャンバイアスＶ_s1が最大しきい電圧値であると判断して、上記偏差Δを計算する（ステップ３５０）。一方、フェイルが起きた場合には、まだ最大しきい電圧値に到達していないと判断して、スキャンバイアスＶ_s1に増減スキャンバイアスΔＶ_scanを加えた後（ステップ３４０）、再びステップ３２０を行う。このときに印加されるパルスのバイアスは、スキャンバイアスＶ_s1に増減スキャンバイアスΔＶ_scanが加えられたバイアスである。その後、再びパスかフェイルかを判断し、フェイルと判断されたらパスになるまで増減スキャンバイアスΔＶ_scanを加えるステップ３４０と、該増減スキャンバイアスΔＶ_scanの加えられたバイアスのパルスを印加するステップ３２０を行い続ける。

予備プログラムによって形成されたセルしきい電圧分布５１０の最大しきい電圧値をスキャニングした後には、得ようとするセルしきい電圧分布５２０の最大しきい電圧値とスキャニングされたセルしきい電圧分布５１０の最大しきい電圧値との偏差Δを計算する（ステップ３５０）。この偏差Δは、得ようとするセルしきい電圧分布５２０の最大しきい電圧値からスキャニングされた最大しきい電圧値を減算することによって求めれば良い。これは、通常、セルしきい電圧分布の最大しきい電圧値が開始バイアスによって決定されるためである。一方、最小しきい電圧値は確認電圧によって決定される。このように偏差Δを求めた後には、図４に示すように、予備プログラムで用いられた第１バイアスＶ₁に前記偏差Δを加算した電圧値を開始バイアスＶ_ISPP1と設定する（ステップ３６０）。

ステップ３６０で開始バイアスＶ_ISPP1を設定した後には、この開始バイアスＶ_ISPP1のパルスでプログラムを行う（ステップ３７０）。続いて、通常のプログラム確認（ｖｅｒｉｆｙ）を行い、具体的には、選択されたトランジスタのワードラインに確認電圧を印加し、適切にプログラムされたか否かを判断する（ステップ３８０）。この判断の結果、適切にプログラムされてパスされたと判断されるセルではプログラム過程を終了する。しかし、フェイルとして判断されるセルでは、開始バイアスＶ_ISPP1にステップバイアスΔＶを加えて第２バイアスＶ_ISPP2を設定した後（ステップ３９０）、ステップ３７０に戻り、設定された第２バイアスＶ_ISPP2のパルスでプログラムを再び行う。上記の過程は全てのセルがいずれも適切にプログラムされるまで繰り返し行われる。

以上では本発明を好適な実施例に挙げて詳細に説明してきたが、本発明は上記の実施例に限定されるものではなく、本発明の技術的思想内で当分野における通常の知識を持つ者にとって様々な変形が可能であることは当然である。

一般の増分ステップパルスプログラム（ＩＳＰＰ）方式を説明するための波形図である。 寄生効果によるセルしきい電圧分布の幅拡大を説明するためのグラフ図である。 本発明によるフラッシュメモリ素子のプログラム開始バイアス設定方法を説明するためのフローチャート図である。 本発明によるプログラム方法で用いられる増分ステップパルスプログラム方式のパルス波形を示す図である。 本発明によるプログラム開始バイアス説明方法を説明するためのしきい電圧分布図である。 本発明によるプログラム開始バイアス説明方法を説明するためのしきい電圧分布図である。

符号の説明

２１０，２２０，２３０，２４０，５１０，５２０，５３０，５４０ セルしきい電圧分布。

Claims (16)

1. 増分ステップパルスプログラム方式でプログラム動作を行うフラッシュメモリ素子のプログラム開始バイアス設定方法において、
   第１プログラム電圧を用いて、選択されたトランジスタのしきい電圧分布を変化させる予備プログラムを行うステップと、
   前記変化されたしきい電圧分布の最大しきい電圧値を検出するステップと、
   前記検出された最大しきい電圧値と読み取り電圧値よりも小さいターゲット最大しきい電圧値との差分を計算するステップと、
   前記計算結果を前記第１プログラム電圧に加算した電圧を開始バイアスと設定するステップと、
   を含む、フラッシュメモリ素子のプログラム開始バイアス設定方法。
2. 請求項１に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、
   前記第１プログラム電圧は、１３〜２２Ｖ範囲内である、フラッシュメモリ素子のプログラム開始バイアス設定方法。
3. 請求項１に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、
   前記第１プログラム電圧は、１６Ｖである、フラッシュメモリ素子のプログラム開始バイアス設定方法。
4. 請求項１に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、
   前記予備プログラムを行うステップは、変化されたしきい電圧分布の最大しきい電圧値が０Ｖを超えるように行われる、フラッシュメモリ素子のプログラム開始バイアス設定方法。
5. 請求項１に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、
   前記最大しきい電圧値を検出するステップは、
   前記予備プログラム済みのトランジスタに対してスキャンバイアスのパルスを印加する第１ステップと、
   前記スキャンバイアスのパルスが印加されたトランジスタのオン／オフを判断する第２ステップと、
   前記トランジスタがオンされた場合、印加されたスキャンバイアスに増減スキャンバイアスを加える第３ステップと、を含み、
   前記トランジスタがオフされるまで前記第１乃至第３ステップを繰り返し行い、前記トランジスタがオフされた場合、印加されたスキャンバイアス大きさを最大しきい電圧値として判定する、フラッシュメモリ素子のプログラム開始バイアス設定方法。
6. 請求項５に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、 前記スキャンバイアスの初期値は、０Ｖである、フラッシュメモリ素子のプログラム開始バイアス設定方法。
7. 請求項１に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、 前記ターゲットしきい電圧分布の最大しきい電圧値は、サイクリングによって増加されるしきい電圧分布の最大しきい電圧値が、読み取り動作時に印加される電圧を超えない電圧値である、フラッシュメモリ素子のプログラム開始バイアス設定方法。
8. 請求項１に記載のフラッシュメモリ素子のプログラム開始バイアス設定方法において、 前記ターゲットしきい電圧分布の最大しきい電圧値は、読み取り電圧値より１〜３Ｖ小さい値である、フラッシュメモリ素子のプログラム開始バイアス設定方法。
9. 増分ステップパルスプログラム方式でプログラム動作を行うフラッシュメモリ素子のプログラム方法において、
   第１プログラム電圧を用いて選択されたトランジスタのしきい電圧分布を変化させる予備プログラムを行うステップと、
   前記変化されたしきい電圧分布の最大しきい電圧値を検出するステップと、
   前記検出された最大しきい電圧値と読み取り電圧値よりも小さいターゲット最大しきい電圧値との差分を計算するステップと、
   前記計算結果を前記第１プログラム電圧に加算した電圧を開始バイアスと設定するステップと、
   前記開始バイアスから始めて一定大きさに増加するプログラムバイアス、及びプログラム成否を確認する確認バイアスを交互に、前記選択されたトランジスタに印加してプログラムを行うステップと、
   を含む、フラッシュメモリ素子のプログラム方法。
10. 請求項９に記載のフラッシュメモリ素子のプログラム方法において、
    前記第１プログラム電圧は、１３〜２２Ｖ範囲内である、フラッシュメモリ素子のプログラム方法。
11. 請求項９に記載のフラッシュメモリ素子のプログラム方法において、
    前記第１プログラム電圧は、１６Ｖである、フラッシュメモリ素子のプログラム方法。
12. 請求項９に記載のフラッシュメモリ素子のプログラム方法において、
    前記予備プログラムは、変化されたしきい電圧分布の最大しきい電圧値が０Ｖを超える電圧値で行われる、フラッシュメモリ素子のプログラム方法。
13. 請求項９に記載のフラッシュメモリ素子のプログラム方法において、
    前記最大しきい電圧値を検出するステップは、
    前記予備プログラム済みトランジスタに対してスキャンバイアスのパルスを印加する第１ステップと、
    前記スキャンバイアスのパルスが印加されたトランジスタのオン／オフを判断する第２ステップと、
    前記トランジスタがオンされた場合、印加されたスキャンバイアスに増減スキャンバイアスを加える第３ステップと、を含み、
    前記トランジスタがオフされるまで前記第１乃至第３ステップを繰り返し行い、前記トランジスタがオフされた場合、印加されたスキャンバイアス大きさを最大しきい電圧値として判定する、フラッシュメモリ素子のプログラム方法。
14. 請求項１３に記載のフラッシュメモリ素子のプログラム方法において、
    前記スキャンバイアスの初期値は、０Ｖである、フラッシュメモリ素子のプログラム方法。
15. 請求項９に記載のフラッシュメモリ素子のプログラム方法において、
    前記ターゲットしきい電圧分布の最大しきい電圧値は、サイクリングによって増加されるしきい電圧分布の最大しきい電圧値が、読み取り動作時に印加される電圧を超えない電圧値である、フラッシュメモリ素子のプログラム方法。
16. 請求項９に記載のフラッシュメモリ素子のプログラム方法において、
    前記ターゲットしきい電圧分布の最大しきい電圧値は、読み取り電圧値より１〜３Ｖ小さい値である、フラッシュメモリ素子のプログラム方法。

Images