DE102007034184B4 - Verfahren zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung und Programmierverfahren unter Verwendung desselben - Google Patents

Verfahren zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung und Programmierverfahren unter Verwendung desselben Download PDF

Info

Publication number
DE102007034184B4
DE102007034184B4 DE102007034184A DE102007034184A DE102007034184B4 DE 102007034184 B4 DE102007034184 B4 DE 102007034184B4 DE 102007034184 A DE102007034184 A DE 102007034184A DE 102007034184 A DE102007034184 A DE 102007034184A DE 102007034184 B4 DE102007034184 B4 DE 102007034184B4
Authority
DE
Germany
Prior art keywords
programming
voltage
threshold voltage
bias
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007034184A
Other languages
English (en)
Other versions
DE102007034184A1 (de
Inventor
Suk Kyung Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102007034184A1 publication Critical patent/DE102007034184A1/de
Application granted granted Critical
Publication of DE102007034184B4 publication Critical patent/DE102007034184B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/12Programming voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

Verfahren zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung, wobei das Verfahren die folgenden Verfahrensschritte aufweist: Durchführen eines Vorprogrammierens einer ausgewählten Speicherzelle unter Verwendung einer ersten Progranierspannung; Messen einer höchsten Schwellenspannung der ausgewählten Speicherzelle nach dem Vorprogrammieren; Berechnen einer Differenz zwischen der höchsten Schwellenspannung und einer höchsten Zielschwellenspannung einer Zielschwellenspannungsverteilung; und Einstellen einer Startvorspannung durch Hinzuaddieren der Differenz zu der ersten Programmierspannung für den Programmiervorgang.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Flash-Speichervorrichtung, und insbesondere ein Verfahren zum Einstellen einer Programmierstartvorspannung für eine NAND-Flash-Speichervorrichtung, welche ein Incremental-Step-Pulse-Programming-(ISPP-)Schema verwendet, und ein Verfahren zum Programmieren einer NAND-Flash-Speichervorrichtung unter Verwendung des Einstellverfahrens einer Programmierstartvorspannung.
  • Im Allgemeinen weist ein NAND-Flashspeicher einen Strang bzw. String von Zellen auf, die in Reihe verbunden sind. Der String kann einen oder mehrere Stringauswahltransistoren besitzen. Ein Vorgang zum Programmieren und/oder Löschen einer NAND-Flash-Speichervorrichtung wird durch ein Tunneln, wie beispielsweise Fowler-Nordheim-(F-N-)Tunneln durchgeführt. In spezieller Weise verwendet der Vorgang zum Programmieren einer NAND-Flash-Speichervorrichtung eine Kopplung zwischen dem Gate und dem Kanal. Zum Beispiel weist eine zu programmierende Zelle eine relativ große Spannungsdifferenz zwischen dem Gate und dem Kanal auf, während eine nicht zu programmierende Zelle eine relativ kleine Spannungsdifferenz zwischen dem Gate und dem Kanal besitzt. Der Vorgang zum Programmieren einer NAND-Flash-Speichervorrichtung weist ach eine Zellenschwellenspannungsverteilung auf.
  • Im Allgemeinen wird die Zellenschwellenspannungsverteilung unter Verwendung eines Incremental-Step-Pulse-Programming-(ISPP-)Schemas eingestellt. Gemäß dem allgemeinen ISPP-Schema wird ein Programmieren durchgeführt, indem sequenziell Vorspannungen aufgebracht werden, wobei mit einer Startvorspannung begonnen wird, welche in Schritten von ΔV, wie in 1 gezeigt ist, inkrementiert bzw. erhöht wird. Das bedeutet, dass ein Programmieren zuerst mit der ersten Vorspannung VISPP1 als Startvorspannung durchgeführt und dann mit der zweiten Vorspannung VISPP2 durchgeführt wird, welche dadurch erhalten wird, indem die erste Vorspannung VISPP1 um ΔV vergrößert wird. Dieser Prozess wird wiederholt, bis die letzte Vorspannung VISPPn aufgebracht wird. Ein Programmierprüfprozess wird mit einer relativ niedrigen Prüfspannung Vverify zwischen jeder Programmierperiode ausgeführt. Im Stand der Technik ist es bekannt, dass ein solches ISPP-Programmieren das Vorkommen von Überprogrammieren unterdrückt. Überprogrammieren ist ein Phänomen, bei welchem ein Lesevorgang einer Zelle fehlerhaft ist, da ein Teil der programmierten Zellenschwellenspannungsverteilung die Lesespannung überschreitet.
  • Es ist jedoch unter Verwendung des ISPP-Schemas nicht möglich, eine Aufweitung der Zellenschwellenspannungsverteilung aus verschiedenen Gründen zu vermeiden, wie in 2 dargestellt ist. Besonders können Zellenschwellenspannungsverteilungen 220, 230 und 240, welche im Vergleich zu der idealen Zellenschwellenspannungsverteilung 210 aufgeweitet sind, auf Grund von parasitären Einwirkungen, wie zum Beispiel Prüf- gegenüber Lese-Offset, Programmiergeschwindigkeit, Hintergrundmuster- bzw. Back-Pattern-Abhängigkeiten und Floatinggate-Kopplung, auftreten. Zusätzlich kann sich die Zellenschwellenspannungsverteilung auf Grund von zyklischem Durchlaufen von Programmieren und Löschen nach rechts verschieben. Das Aufweiten oder die Rechtsverschiebung der Zellenschwellenspannungsverteilung kann ein Überprogrammier-Phänomen verursachen, welches einen Fehler der Vorrichtung ergibt. Die Druckschrift DE 10 2005 020 797 A1 offenbart ein Programmierverfahren für ein nichtflüchtiges Speicherbauelement, welches in Programmierschleifendurchläufen jeweils eine Programmierspannung schrittweise um einen vorbestimmten Spannungswert erhöht.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • Ausführungen der vorliegenden Erfindung betreffen ein Verfahren zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung unter Verwendung eines ISPP-Schemas, um das Auftreten eines Überprogrammierphänomens zu verhindern, auch wenn die Zellenschwellenspannungsverteilung aufgeweitet oder nach rechts auf Grund von parasitären Effekten oder Zyklen verschoben worden ist.
  • Ausführungen der vorliegenden Erfindung betreffen auch ein Verfahren zum Programmieren einer Flash-Speichervorrichtung unter Verwendung des obigen Verfahrens zum Einstellen einer Programmierstartvorspannung.
  • In einer Ausführung weist ein Verfahren zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung zum Ausführen eines Programmiervorgangs gemäß einem ISPP-Schema folgende Verfahrensschritte auf: Durchführen eines Vorprogrammierens zum Ändern einer Schwellenspannungsverteilung eines ausgewählten Transistors unter Verwendung einer ersten Programmierspannung; Ermitteln einer maximalen Schwellenspannungshöhe der geänderten Schwellenspannungsverteilung; Berechnen einer Differenz zwischen der ermittelten maximalen Schwellenspannungshöhe und einer maximalen Zielschwellenspannungshöhe; und Einstellen einer Startvorspannung auf eine Spannung, welche durch Hinzuaddieren der berechneten Differenz zu der ersten Programmierspannung erhalten wird.
  • Bei einer weiteren Ausführung weist ein Verfahren zum Programmieren einer Flash-Speichervorrichtung zum Durchführen eines Programmiervorgangs gemäß einem ISPP-Schemas folgende Verfahrensschritte auf: Durchführen eines Vorprogrammierens zum Ändern einer Schwellenspannungsverteilung eines ausgewählten Transistors unter Verwendung einer ersten Programmierspannung; Ermitteln einer maximalen Schwellenspannungshöhe der geänderten Schwellenspannungsverteilung; Berechnen einer Differenz zwischen der ermittelten maximalen Schwellenspannungshöhe und einer maximalen Zielschwellenspannungshöhe; Einstellen einer Startvorspannung auf eine Spannung, welche durch Hinzuaddieren der berechneten Differenz zu der ersten Programmierspannung erhalten wird; und Durchführen eines Programmierens, indem abwechselnd eine Programmierspannung, welche – beginnend mit der Startvorspannung – durch eine vorher festgelegten Höhe inkrementiert wird, und eine Prüfspannung zur Programmierprüfung hinzuaddiert auf den ausgewählten Transistor aufgebracht wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Impulsdiagramm, welches ein allgemeines Incremental-Step-Pulse-Programming-(ISPP-)Schema illustriert.
  • 2 ist eine grafische Darstellung, welche eine Aufweitung einer Zellenschwellenspannungsverteilung auf Grund von parasitären Effekten illustriert.
  • 3 ist ein Flussdiagramm, welches ein Verfahren zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung gemäß der vorliegenden Erfindung illustriert.
  • 4 illustriert Impulswellenformen gemäß einem Incremental-Step-Pulse-Programming-(ISPP-)Schema, welches in einem Programmierverfahren gemäß der vorliegenden Erfindung benutzt wird.
  • 5 und 6 sind Diagramme von Schwellenspannungsverteilungen, welche ein Verfahren zum Einstellen einer Programmierstartvorspannung gemäß der vorliegenden Erfindung illustrieren.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • 3 ist ein Flussdiagramm zur Illustration eines Verfahrens zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung und eines Programmierverfahrens unter Verwendung desselben gemäß der vorliegenden Erfindung. 4 illustriert Impulswellenformen gemäß einem Incremental-Steg-Pulse-Programming-(ISPP-)Schema, welches bei dem Programmierverfahren gemäß der vorliegenden Erfindung benutzt wird.
  • Wie in 3 und 4 dargestellt ist, wird ein Vorprogrammieren zuerst mit einer ersten Vorspannung V1 (Verfahrensschritt 310) durchgeführt.
  • Die erste Vorspannung V1, welche zur Durchführung des Vorprogrammierens benutzt wird, weist eine Höhe in dem Bereich von ungefähr 13 V bis 22 V (zum Beispiel 16 V) auf. Wenn das Vorprogrammieren auf diese Weise durchgeführt wird, besitzen ausgewählte Transistoren eine Zellenschwellenspannungsverteilung 510, welche eine Größe und Breite wie in 5 dargestellt aufweist. Die Zellenschwellenspannungsverteilung 510 ist so gebildet, dass sie 0 V einschließt. Wenn zum Beispiel ein Vorprogrammieren mit der ersten Vorspannung V1 auf einer Höhe in dem Bereich von 13 bis 22 V (zum Beispiel 16 V) durchgeführt wird, überschreitet ein rechter Abschnitt der Zellenschwellenspannungsverteilung 510 die 0 V, wie in 5 gezeigt ist.
  • Eine zu erreichende Zellenschwellenspannungsverteilung 520 ist auch in 5 gezeigt. Diese zu erreichende Zellenschwellenspannungsverteilung 520 ist vorher so festgelegt, dass sie einen spezifischen Überprogrammierspielraum VM (zum Beispiel in dem Bereich von 1 V bis 3 V) aufweist. Dieser Spielraum VM dient zur Kompensation der Verschiebung der Spannungsverteilung 520 zu einer Zellenschwellenspannungsverteilung 530 nach zyklischem Durchlaufen bzw. Betrieb. Das bedeutet, dass die maximale Schwellenspannungshöhe der voreingestellten Zellenschwellenspannungsverteilung 520 auf ungefähr 1 V bis 3 V niedriger einzustellen ist als eine mit einer gestrichelten Linie dargestellten Lesespannung 540, welche bei einem Lesevorgang auf eine Wortleitung aufgebracht ist.
  • In bestimmten Situationen kann die maximale Schwellenspannungshöhe der voreingestellten Zellenschwellenspannungsverteilung 520 basierend auf einer Programmierprüfspannung eingestellt werden. In diesem Fall kann die maximale Schwellenspannungshöhe der vorher festgelegten Zellenschwellenspannungsverteilung 520 auf den gleichen Wert einer Spannungshöhe eingestellt werden, welche durch Hinzuaddieren einer ISPP-Stufenvorspannung ΔV zu der Programmierprüfspannung erhalten wird. Zum Beispiel beträgt die maximale Schwellenspannungshöhe der voreingestellten Zellenschwellenspannungsverteilung 520 ungefähr 1,5 V, wenn die Programmierprüfspannung 1 V beträgt und die ISPP-Stufenvorspannung ΔV 0,5 V einen Wert von 0,5 V aufweist.
  • Nachdem ein Vorprogrammieren durchgeführt worden ist, wird eine Abweichung (oder Differenz) (Δ) zwischen der zu erreichenden (oder gewünschten) Zellenschwellenspannungsverteilung 520 und der Zellenschwellenspannungsverteilung 510, welche durch das Vorprogrammieren erlangt worden ist, gebildet (Verfahrensschritte 320, 330, 340, 350). Um dies auszuführen, wird zuerst ein Abtastvorgang zur Feststellung der maximalen Schwellenspannungshöhe der durch das Vorprogrammieren erhaltenen Zellenschwellenspannungsverteilung 510 durchgeführt.
  • Insbesondere wird ein Impuls einer Abtastvorspannung VS1 auf Transistoren aufgebracht, welche dem Vorprogrammieren wie in 6 (Verfahrensschritt 320) gezeigt unterzogen worden sind. Da die durch das Vorprogrammieren erlangte Schwellenspannungsverteilung 510 mit Einbeziehen von 0 V gebildet wurde, beginnt das Abtasten bzw. Scannen bei 0 V, und die Abtastvorspannung Vsi kann dementsprechend 0 V betragen.
  • Nachdem der Impuls der Abtastvorspannung VS1 aufgebracht worden ist, wird festgelegt, ob das Programmieren erfolgreich war oder nicht (das heißt, ob seine Überprüfung positiv verlaufen ist) (Verfahrensschritt 330). Das Programmieren wird als erfolgreich festgelegt, wenn der ausgewählte Transistor beim Aufbringen des Impulses der Abtastvorspannung VS1 auf eine Wortleitung des ausgewählten Transistors nicht eingeschaltet wird. Das Programmieren wird als fehlgeschlagen festgelegt, wenn der ausgewählte Transistor beim Aufbringen des Impulses der Abtastvorspannung VS1 eingeschaltet wird.
  • Wenn das Programmieren als erfolgreich festgelegt worden ist, wird die Höhe der aufgebrachten Abtastvorspannung VS1 als im Wesentlichen gleich zu derjenigen der maximalen Schwellenspannungshöhe betrachtet, und die Abweichung Δ wird dementsprechend berechnet (Verfahrensschritt 350). Wenn jedoch das Programmieren als fehlgeschlagen festgelegt worden ist, wird angenommen, dass die maximale Schwellenspannungshöhe noch nicht erreicht worden ist, und eine inkrementale Abtastvorspannung ΔVscan (zum Beispiel mit einer Höhe von 0,05 V bis 0,8 V) wird der Abtastvorspannung VS1 hinzuaddiert (Verfahrensschritt 340). Das Verfahren kehrt dann zum Verfahrensschritt 320 zurück. Die Vorspannung eines Impulses, der bei diesem Verfahrensschritt aufgebracht wird, ist die Summe aus der Abtastvorspannung VS1 und der inkrementalen Abtastvorspannung ΔVscan. Es wird dann erneut festgelegt, ob das Programmieren erfolgreich war oder nicht (Verfahrensschritt 330). Wenn das Programmieren nicht erfolgreich war, werden der Verfahrensschritt 340 des Hinzuaddierens der inkrementalen Abtastvorspannung zu der Abtastvorspannung VS1 und der Verfahrensschritt 320 des Aufbringens eines Impulses der erhöhten Abtastvorspannung wiederholt, bis das Programmieren erfolgreich ist.
  • Nachdem die maximale Schwellenspannungshöhe der durch Vorprogrammieren gebildeten Zellenschwellenspannungsverteilung 510 abgetastet worden ist, wird eine Abweichung Δ zwischen der zu erreichenden Zellenschwellenspannungsverteilung 520 und der abgetasteten maximalen Schwellenspannungshöhe der Zellenschwellenspannungsverteilung 510, berechnet (Verfahrensschritt 350). Die Abweichung Δ kann durch Subtrahieren der abgetasteten maximalen Schwellenspannungshöhe von der maximalen Schwellenspannungshöhe der zu erreichenden Zellenschwellenspannungsverteilung 520 erlangt werden. Nach Erhalt der Abweichung Δ wird eine Spannungshöhe, welche durch Hinzuaddieren der Abweichung Δ zu der ersten beim Vorprogrammieren benutzten Vorspannung V1 erhalten wird, als eine Startvorspannung VISPP1 wie in 4 gezeigt eingestellt (Verfahrensschritt 360).
  • Nachdem die Startvorspannung VISPP1 im Verfahrensschritt 360 eingestellt worden ist, wird ein Programmieren unter Verwendung eines Impulses mit dieser Startvorspannung VISPP1 durchgeführt (Verfahrensschritt 370). Dann wird eine normale Programmierüberprüfung ausgeführt (Verfahrensschritt 380). Insbesondere wird eine Prüfspannung auf die Wortleitung des ausgewählten Transistors aufgebracht, um festzulegen, ob das Programmieren richtig durchgeführt worden ist oder nicht (Verfahrensschritt 380). Wenn festgelegt wird, dass das Programmieren richtig ausgeführt wurde und somit das Programmieren der Zelle erfolgreich ist, wird der Programmiervorgang der Zelle abgeschlossen. Wenn das Programmieren der Zelle jedoch nicht erfolgreich war, wird die Abtastvorspannung ΔV zu der Startvorspannung VISPP1 hinzuaddiert, und eine zweite Vorspannung VISPP2 wird als Startvorspannung eingestellt (Verfahrensschritt 390). Das Verfahren kehrt dann zu Verfahrensschritt 370 zurück, um ein Programmieren unter Verwendung eines Impulses mit der eingestellten zweiten Vorspannung VISPP2 durchzuführen. Das Verfahren wird wiederholt, bis dass alle Zellen korrekt programmiert worden sind.
  • Wie aus der obigen Beschreibung hervorgeht, hat ein Verfahren zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung und ein Programmierverfahren unter Verwendung desselben gemäß der vorliegenden Erfindung eine Vielzahl von Vorteilen. Es ist zum Beispiel möglich, die Gesamtprogrammierzeit zu reduzieren, da im Vergleich zur Verwendung eines allgemeinen ISPP-Schemas eine relativ kurze Abtast- bzw. Scanzeit erforderlich ist. Auch wenn die Zellenschwellenspannungsverteilung auf Grund von zyklischen Durchläufen nach rechts verschoben ist, ist es möglich, das Auftreten eines Überprogrammier-Phänomens zu unterdrücken, da die Startvorspannung so eingestellt wird, dass die Zellenschwellenspannungsverteilung einen ausreichenden Spielraum aufweist.
  • Obwohl die obigen Ausführungen der vorliegenden Erfindung für illustrative Zwecke offenbart worden sind, ist es für den Fachmann klar, dass verschiedene Modifikationen, Hinzufügungen und Ersetzungen möglich sind, ohne den Rahmen und Sinn der Erfindung, wie in den begleitenden Ansprüchen offenbart ist, zu verlassen.

Claims (23)

  1. Verfahren zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung, wobei das Verfahren die folgenden Verfahrensschritte aufweist: Durchführen eines Vorprogrammierens einer ausgewählten Speicherzelle unter Verwendung einer ersten Progranierspannung; Messen einer höchsten Schwellenspannung der ausgewählten Speicherzelle nach dem Vorprogrammieren; Berechnen einer Differenz zwischen der höchsten Schwellenspannung und einer höchsten Zielschwellenspannung einer Zielschwellenspannungsverteilung; und Einstellen einer Startvorspannung durch Hinzuaddieren der Differenz zu der ersten Programmierspannung für den Programmiervorgang.
  2. Verfahren nach Anspruch 1, welches weiterhin aufweist: Ausführen des Programmiervorgangs unter Verwendung eines Incremental-Step-Pulse-Programming-(ISPP-)Verfahrens nach Einstellen der Startvorspannung.
  3. Verfahren nach Anspruch 1, wobei die erste Programmierspannung innerhalb eines Bereiches von 13 V bis 22 V liegt.
  4. Verfahren nach Anspruch 1, wobei die erste Programmierspannung 16 V beträgt.
  5. Verfahren nach Anspruch 1, wobei das Vorprogrammieren so durchgeführt wird, dass die höchste Schwellenspannung 0 V überschreitet.
  6. Verfahren nach Anspruch 1, wobei der Verfahrensschritt Messen der höchsten Schwellenspannung folgende Teilschritte aufweist: Aufbringen einer Abtastvorspannung auf die ausgewählte Speicherzelle nach dem Vorprogrammieren; und Erfolgreiches Überprüfen der ausgewählten Speicherzelle.
  7. Verfahren nach Anspruch 6, wobei das Überprüfen der ausgewählten Speicherzelle nicht erfolgreich ist und ein erneutes Überprüfen der ausgewählten Speicherzelle erfolgt, wobei eine Stufenvorspannung der Abtastvorspannung hinzuaddiert wird.
  8. Verfahren nach Anspruch 7, welches weiterhin aufweist: Wiederholen des Aufbringen, Überprüfen und Hinzuaddierens der Stufenvorspannung, bis die ausgewählte Speicherzelle erfolgreich überprüft ist.
  9. Verfahren nach Anspruch 7, wobei die Stufenvorspannung auf einer Höhe von 0,05 V bis 0,8 V liegt.
  10. Verfahren nach Anspruch 6, wobei eine anfängliche Höhe der Abtastvorspannung 0 V beträgt.
  11. Verfahren nach Anspruch 1, wobei die höchste Schwellenspannung der Zielschwellenspannungsverteilung so eingestellt wird, dass eine höchste Schwellenspannung einer Schwellenspannungsverteilung, welche durch zyklisches Durchlaufen erhöht worden ist, eine für einen Lesevorgang verwendete Lesespannung nicht überschreitet.
  12. Verfahren nach Anspruch 1, wobei die höchste Schwellenspannung der Zielschwellenspannungsverteilung 1 V bis 3 V niedriger ist als eine Lesespannungshöhe.
  13. Verfahren zum Programmieren einer Flash-Speichervorrichtung, wobei das Verfahren folgende Verfahrensschritte aufweist: Durchführen eines Vorprogrammierens mit einer ausgewählten Speicherzelle unter Verwendung einer ersten Programmierspannung; Messen einer höchsten Schwellenspannung der ausgewählten Speicherzelle nach dem Vorprogrammieren; Berechnen einer Differenz zwischen der höchsten Schwellenspannung und einer höchsten Zielschwellenspannung einer Zielschwellenspannungsverteilung; Einstellen einer Startvorspannung durch Hinzuaddieren der Differenz zu der ersten Programmierspannung; Durchführen des Programmiervorgangs unter Verwendung der Startvorspannung als anfängliche Programmiervorspannung; und Prüfen der ausgewählten Speicherzelle.
  14. Verfahren nach Anspruch 13, wobei die Programmiervorspannung mehrmals aufgebracht wird, wobei die Programmiervorspannung jedes Mal, nachdem das Programmieren angewandt worden ist, um eine vorher festgelegte Höhe inkrementiert wird, bis eine letzte Vorspannung erreicht wird.
  15. Verfahren nach Anspruch 14, wobei eine Prüfspannung zur Prüfung des Programmierens auf die ausgewählte Speicherzelle jedes Mal aufgebracht wird, nachdem die Programmiervorspannung auf die ausgewählte Speicherzelle aufgebracht worden ist.
  16. Verfahren nach Anspruch 13, wobei die erste Programmierspannung innerhalb eines Bereiches von 13 V bis 22 V liegt.
  17. Verfahren nach Anspruch 13, wobei die erste Programmierspannung 16 V beträgt.
  18. Verfahren nach Anspruch 13, wobei das Vorprogrammieren so durchgeführt wird, dass die höchste Schwellenspannung 0 V überschreitet.
  19. Verfahren nach Anspruch 13, wobei das Messen der höchsten Schwellenspannung folgende Teilschritte aufweist: Aufbringen einer Abtastvorspannung auf die ausgewählte Speicherzelle nach dem Vorprogrammieren; Erfolgreiches Überprüfen der ausgewählten Speicherzelle; Erneutes Überprüfen der ausgewählten Speicherzelle, wobei eine Stufenvorspannung der Abtastvorspannung hinzuaddiert wird, wenn das Überprüfen der ausgewählten Speicherzelle nicht erfolgreich ist; und Wiederholen des Aufbringens, Überprüfens und Hinzuaddieren der Stufenvorspannung, bis die ausgewählte Speicherzelle erfolgreich überprüft ist.
  20. Verfahren nach Anspruch 19, wobei eine anfängliche Höhe der Abtastvorspannung 0 V beträgt.
  21. Verfahren nach Anspruch 19, wobei die Stufenvorspannung auf einer Höhe von 0,05 V bis 0,8 V liegt.
  22. Verfahren nach Anspruch 13, wobei die höchste Schwellenspannung der Zielschwellenspannungsverteilung so eingestellt wird, dass eine höchste Schwellenspannung einer Schwellenspannungsverteilung, welche durch zyklisches Durchlaufen erhöht worden ist, eine für einen Lesevorgang verwendete Lesespannung nicht überschreitet.
  23. Verfahren nach Anspruch 13, wobei die höchste Schwellenspannung der Zielschwellenspannungsverteilung 1 V bis 3 V niedriger ist als eine Lesespannungshöhe.
DE102007034184A 2006-11-03 2007-07-23 Verfahren zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung und Programmierverfahren unter Verwendung desselben Expired - Fee Related DE102007034184B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0108441 2006-11-03
KR1020060108441A KR100780773B1 (ko) 2006-11-03 2006-11-03 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법

Publications (2)

Publication Number Publication Date
DE102007034184A1 DE102007034184A1 (de) 2008-05-08
DE102007034184B4 true DE102007034184B4 (de) 2012-04-26

Family

ID=39081340

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007034184A Expired - Fee Related DE102007034184B4 (de) 2006-11-03 2007-07-23 Verfahren zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung und Programmierverfahren unter Verwendung desselben

Country Status (6)

Country Link
US (1) US7548464B2 (de)
JP (1) JP5175068B2 (de)
KR (1) KR100780773B1 (de)
CN (1) CN101174471B (de)
DE (1) DE102007034184B4 (de)
TW (1) TWI344647B (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101410288B1 (ko) * 2006-09-12 2014-06-20 샌디스크 테크놀로지스, 인코포레이티드 초기 프로그래밍 전압의 선형 추정을 위한 비휘발성 메모리및 방법
EP2115563A2 (de) 2006-12-06 2009-11-11 Fusion Multisystems, Inc. Vorrichtung, system und verfahren zur verwaltung von daten in einer speicheranordnung mit einer daten-token-leerdirektive
KR100996108B1 (ko) * 2009-01-21 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR20100090968A (ko) * 2009-02-09 2010-08-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8266503B2 (en) 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8184483B2 (en) * 2009-05-29 2012-05-22 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8380915B2 (en) 2010-01-27 2013-02-19 Fusion-Io, Inc. Apparatus, system, and method for managing solid-state storage media
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
WO2011094454A2 (en) * 2010-01-27 2011-08-04 Fusion-Io, Inc. Apparatus, system, and method for determining a read voltage threshold for solid-state storage media
KR101676816B1 (ko) * 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
JP2011258260A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 不揮発性半導体記憶装置
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
WO2012082792A2 (en) 2010-12-13 2012-06-21 Fusion-Io, Inc. Apparatus, system, and method for auto-commit memory
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US9047178B2 (en) 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
US8848464B2 (en) * 2011-04-29 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
CN102298971B (zh) * 2011-08-29 2014-05-21 南京大学 一种非挥发性快闪存储器高密度多值存储的操作方法
JP2013143155A (ja) * 2012-01-06 2013-07-22 Powerchip Technology Corp 不揮発性半導体記憶装置とその書き込み方法
US9792999B2 (en) * 2015-10-30 2017-10-17 SK Hynix Inc. Adaptive scheme for incremental step pulse programming of flash memory
KR102498248B1 (ko) * 2016-02-04 2023-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102462921B1 (ko) 2016-03-14 2022-11-07 에스케이하이닉스 주식회사 가변 저항 소자를 포함하는 전자 장치 및 그 동작 방법
JP6652470B2 (ja) 2016-09-07 2020-02-26 キオクシア株式会社 半導体記憶装置
JP2019053805A (ja) 2017-09-15 2019-04-04 東芝メモリ株式会社 メモリシステム
US12075618B2 (en) 2018-10-16 2024-08-27 Silicon Storage Technology, Inc. Input and digital output mechanisms for analog neural memory in a deep learning artificial neural network
US10741568B2 (en) * 2018-10-16 2020-08-11 Silicon Storage Technology, Inc. Precision tuning for the programming of analog neural memory in a deep learning artificial neural network
JP7295267B2 (ja) * 2019-05-22 2023-06-20 長江存儲科技有限責任公司 マルチレベルセルnand型フラッシュメモリデバイスのプログラム方法及びmlc nand型フラッシュメモリデバイス
CN110610739B (zh) * 2019-09-17 2021-06-18 珠海创飞芯科技有限公司 一种阈值电压调节方法
JP2023086292A (ja) 2021-12-10 2023-06-22 キオクシア株式会社 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005020797A1 (de) * 2004-05-04 2005-12-01 Samsung Electronics Co., Ltd., Suwon Nichtflüchtiges Speicherbauelement und Programmierverfahren

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430675A (en) * 1993-05-24 1995-07-04 Matsushita Electronics Corporation An EEPROM Circuit, a memory device having the EEPROM circuit and an IC card having the EEPROM circuit
JP3462894B2 (ja) * 1993-08-27 2003-11-05 株式会社東芝 不揮発性半導体メモリ及びそのデータプログラム方法
JPH0773685A (ja) * 1993-09-06 1995-03-17 Hitachi Ltd 半導体不揮発性記憶装置
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
KR0172831B1 (ko) * 1995-09-18 1999-03-30 문정환 비휘발성 메모리를 프로그램하는 방법
JPH1131391A (ja) 1997-07-10 1999-02-02 Sony Corp 不揮発性半導体記憶装置
US5959883A (en) 1998-01-09 1999-09-28 Information Storage Devices, Inc. Recording and playback integrated system for analog non-volatile flash memory
JP3110397B2 (ja) * 1998-09-30 2000-11-20 日本電気アイシーマイコンシステム株式会社 不揮発性半導体記憶装置の書き込み方法および記録媒体
IT1303204B1 (it) * 1998-11-27 2000-10-30 St Microelectronics Srl Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata.
JP2002319286A (ja) * 2001-04-19 2002-10-31 Hitachi Ltd 不揮発性記憶装置および記憶システム
JP3866627B2 (ja) * 2002-07-12 2007-01-10 株式会社東芝 不揮発性半導体メモリ
JP4086583B2 (ja) * 2002-08-08 2008-05-14 シャープ株式会社 不揮発性半導体メモリ装置およびデータ書き込み制御方法
JP2004087053A (ja) * 2002-08-29 2004-03-18 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置
JP2005044454A (ja) * 2003-07-24 2005-02-17 Sony Corp 半導体記憶装置、半導体記憶装置の駆動制御方法
JP2005122841A (ja) * 2003-10-17 2005-05-12 Renesas Technology Corp 不揮発性半導体記憶装置
KR100635203B1 (ko) * 2004-05-14 2006-10-16 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 장치 및 그 구동 방법
TWI247304B (en) * 2004-08-18 2006-01-11 Winbond Electronics Corp Method and test structure for evaluating threshold voltage distribution of memory cells
EP1785998A1 (de) * 2004-08-30 2007-05-16 Spansion LLC Halbleiterbauelement, halbleiterbauelement-prüfverfahren und datenschreibverfahren
KR100645055B1 (ko) * 2004-10-28 2006-11-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
JP2006185483A (ja) * 2004-12-27 2006-07-13 Renesas Technology Corp 不揮発性記憶装置
KR20060075161A (ko) * 2004-12-28 2006-07-04 삼성전자주식회사 시작전압과 종료전압이 제어되는 불휘발성 반도체 메모리장치의 프로그램 워드라인 전압발생회로
US7085168B2 (en) * 2004-12-30 2006-08-01 Macronix International Co., Ltd. Programming method for controlling memory threshold voltage distribution
KR101080912B1 (ko) * 2005-04-11 2011-11-09 주식회사 하이닉스반도체 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법
KR100739967B1 (ko) * 2005-05-27 2007-07-16 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005020797A1 (de) * 2004-05-04 2005-12-01 Samsung Electronics Co., Ltd., Suwon Nichtflüchtiges Speicherbauelement und Programmierverfahren

Also Published As

Publication number Publication date
CN101174471B (zh) 2010-06-16
KR100780773B1 (ko) 2007-11-30
CN101174471A (zh) 2008-05-07
JP5175068B2 (ja) 2013-04-03
US7548464B2 (en) 2009-06-16
TW200822121A (en) 2008-05-16
JP2008117508A (ja) 2008-05-22
US20080106944A1 (en) 2008-05-08
DE102007034184A1 (de) 2008-05-08
TWI344647B (en) 2011-07-01

Similar Documents

Publication Publication Date Title
DE102007034184B4 (de) Verfahren zum Einstellen einer Programmierstartvorspannung für eine Flash-Speichervorrichtung und Programmierverfahren unter Verwendung desselben
DE102007039908B4 (de) Programmierverfahren einer Flash-Speichervorrichtung
DE102006030758B4 (de) Nicht-flüchtiges Speicherelement, Flash-Speicher und Verfahren zum Programmieren eines Flash-Speicherelements
DE69514790T2 (de) Verfahren zur Einstellung der Schwellspannung einer Referenzspeicherzelle
DE60312729T2 (de) Intelligente verifikation von speichern mit mehreren zuständen
DE69615568T2 (de) Verfahren und vorrichtung zur verifikation einer speicherzelle von einer nichtflüssigen speicherschaltung
DE4309814C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE60220590T2 (de) Verfahren zur Reduzierung von Kopplungseffekten zwischen multi-level Speicherelementen eines nicht flüchtigen Speichers
DE102006028209B4 (de) Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung und Halbleiterspeichereinrichtung
DE69432452T2 (de) Programmierte Referenz
DE102005039099B4 (de) Löschverfahren und nichtflüchtiges Speicherbauelement
DE69328517T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE102005026663B4 (de) Nichtflüchtiges Speicherbauelement mit ISPP
DE102004059411B4 (de) Flash-Speichervorrichtung und Verfahren zur Steuerung derselben
DE102008002083A1 (de) Flash-Speichervorrichtung und Verfahren zum Programmieren
DE69614046T2 (de) Nichtflüchtige Halbleiterspeicher
DE102007031027A1 (de) Leseverfahren einer Speichervorrichtung
DE112019000155B4 (de) Bitleitungsspannungssteuerung zum dämpfen von speicherprogrammierung
DE102007026511A1 (de) Flash-Speichereinrichtung und Löschverfahren hierfür
DE10052326A1 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Programmierverfahren hierfür
DE60015770T2 (de) Flashspeicheranordnung mit extern ausgelöster erfassung und heilung von fehlerhaften zellen
DE102007026856A1 (de) Nicht-flüchtiges Speicherbauelement und Verfahren zum Programmieren einer MLC-Speicherzelle in derselben
DE102012217730A1 (de) Halbleitervorrichtung und Verfahren des Betreibens von dieser
DE102010053557B4 (de) NAND-Programmiertechnik
DE102008002237A1 (de) Verfahren zum Prüfen einer nichtflüchtigen Speichervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120727

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140201