CN101174471B - 为闪存装置设定编程起始偏压的方法和使用它的编程方法 - Google Patents

为闪存装置设定编程起始偏压的方法和使用它的编程方法 Download PDF

Info

Publication number
CN101174471B
CN101174471B CN2007101848395A CN200710184839A CN101174471B CN 101174471 B CN101174471 B CN 101174471B CN 2007101848395 A CN2007101848395 A CN 2007101848395A CN 200710184839 A CN200710184839 A CN 200710184839A CN 101174471 B CN101174471 B CN 101174471B
Authority
CN
China
Prior art keywords
voltage
threshold voltage
bias
programmed
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101848395A
Other languages
English (en)
Other versions
CN101174471A (zh
Inventor
金淑景
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101174471A publication Critical patent/CN101174471A/zh
Application granted granted Critical
Publication of CN101174471B publication Critical patent/CN101174471B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

提供一种为闪存装置设定编程起始偏压以执行编程操作的方法。首先，该方法使用第一编程电压执行预编程以改变选择的晶体管的阈值电压分布，并且检测改变的阈值电压分布的最大阈值电压电平。然后该方法计算检测的最大阈值电压电平与目标最大阈值电压电平之间的差异，并且设定起始偏压到通过将计算的差异加到第一编程电压所得到的电压。

Description

为闪存装置设定编程起始偏压的方法和使用它的编程方法
技术领域
本发明涉及一种闪存装置，并更特别地，涉及一种使用增量步幅脉冲编程(ISPP)方案为NAND闪存装置设定编程起始偏压的方法、以及一种使用该编程起始偏压设定方法编程NAND闪存装置的方法。
背景技术
通常，NAND闪存包括一串以串联连接的单元。该串可以包括一串或更多串选择晶体管。通过如Fowler-Nordheim(F-N)隧道效应(tunneling)的隧道效应，执行用于编程和/或擦除NAND闪存装置的操作。特别地，用于编程NAND闪存装置的操作使用栅极与通道(channel)间的耦合。例如，要被编程的单元在栅极与通道间有相对大的电压差，而不被编程的单元在栅极与通道间有相对小的电压差。用于编程NAND闪存装置的操作还包含单元阈值电压分布。
通常，使用增量步幅脉冲编程(ISPP)方案调整该单元阈值电压分布。如图1所示，根据该一般ISPP方案，以ΔV的步幅增量的起始偏压开始，通过顺续地施加偏压执行编程。即，首先用第一偏压VISPP1作为起始偏压执行编程，然后用第二偏压VISPP2执行，该第二偏压通过对第一偏压VISPP1增加ΔV而得到。重复此过程直到施加最后偏压VISPPn。在每个编程时段间用相对低的验证偏压Vverify执行编程验证处理。在现有技术中执行这样的ISPP编程抑制过编程(over-programming)的发生是已知的。过编程为因为部分编程单元阈值电压分布超过读取电压而使单元的读取操作失败的现象。
然而，如图2所示，由于多种原因，使用该ISPP方案不可能避免单元阈值电压分布的扩大。特别地，单元阈值电压分布220、230和240(其相比于理想的单元阈值电压分布210是加宽的)可能由于如验证对读取偏移、编程速度、背样式(back pattern)依赖以及移动栅极耦合的寄生效应(parasiticeffect)。另外，由于编程与擦除循环，所以该单元阈值电压分布可移至右边。单元阈值电压分布的加宽或右移可能引起过编程现象，导致装置的故障。
发明内容
本发明的实施例涉及一种使用ISPP方案为闪存装置设定编程起始偏压的方法，以防止过编程现象的发生，即使由于寄生效应或循环单元阈值电压分布已经被加宽或移到右边。
本发明的实施例也涉及一种用于使用上面的编程起始偏压设定方法编程闪存装置的方法。
在一个实施例中，用于根据ISPP方案为闪存装置设定编程起始偏压以执行编程操作的方法包括：使用第一编程电压执行预编程以改变选择的晶体管的阈值电压分布；检测该改变的阈值电压分布的最大阈值电压电平；计算该检测得的最大阈值电压电平与目标最大阈值电压电平之间的差异；以及设定起始偏压为通过将计算的差异加入第一编程电压所得到的电压。
在另一实施例中，用于根据ISPP方案编程闪存装置以执行编程操作的方法包括：使用第一编程电压执行预编程以改变选择的晶体管的阈值电压分布；探测该改变的阈值电压分布的最大阈值电压电平；计算该测得的最大阈值电压电平与目标最大阈值电压电平之间的差异；设定起始偏压为通过将计算的差异加入第一编程电压所得到的电压；以及通过交替增加编程偏压和用于编程验证的验证偏压到选择的晶体管来执行编程，该编程偏压是从起始偏压开始增加预定电平。
附图说明
图1是图示一般增量步幅脉冲编程(ISPP)方案的波形图；
图2是图示由于寄生效应的单元阈值电压分布的加宽曲线图；
图3是图示根据本发明用于为闪存装置设定编程起始偏压的方法的流程图；
图4图示根据本发明根据在编程方法中使用的增量步幅脉冲编程(ISPP)方案的脉冲波形；
图5和图6是阈值电压分布图，图示根据本发明用于设定编程起始偏压的方法。
具体实施方式
图3是图示根据本发明用于为闪存装置设定编程起始偏压的方法与使用它的编程方法的流程图。图4是图示根据本发明根据在编程方法中使用的增量步幅脉冲编程(ISPP)方案的脉冲波形。
如图3和4所示，首先以第一偏压V1(步骤S310)执行预编程。用来执行预编程的第一偏压V1具有大约13V到22V的范围中的电平(例如，16V)。如果预编程以该方式执行，则选择的晶体管具有单元阈值电压分布510，其具有如图5所示的大小与宽度。形成该单元阈值电压分布510以便包括0V。例如，当以第一偏压V1在13V到22V的范围中的电平(例如，16V)执行预编程时，该单元阈值电压分布510的右边部分如图5中所示超过0V。
将获得的单元阈值电压分布520也可如图5所示。该将获得的单元阈值电压分布520被预定义，以便具有特定过编程余量VM(例如，1V到3V的范围中)。该余量VM是在循环后用来补偿该电压分布520移动到单元阈值电压分布530。即，预设单元阈值电压分布520的最大阈值电压电平设定为比读取电压540低大约1V到3V，该读取电压540由虚线显示，电平在读取操作期间施加到字线。
在某些情形下，该预设单元阈值电压分布520的最大阈值电压电平可基于编程验证电压而设定。在此情况下，预定义单元阈值电压分布520的最大阈值电压电平可以设定等于通过将ISPP步幅偏压ΔV加到编程验证电压所得到的电压电平。例如，如果该编程验证电压为1V且ISPP步幅偏压ΔV为0.5V，则该预设单元阈值电压分布520的最大阈值电压电平约为1.5V。
在执行预编程之后，得到将获得的(或希望的)单元阈值电压分布520和由预编程而形成的单元阈值电压分布510之间的偏差(deviation)(或差异)(Δ)(步骤320、330、340、350)。为实现上述目的，首先执行扫描处理以找出由预编程得到的单元阈值电压分布510的最大阈值电压电平。
特别地，施加扫描偏压Vsi脉冲到如图6所示的经过预编程的晶体管(步骤320)。因为由预编程得到的阈值电压分布510形成包括0V，所以扫描从0V开始由此扫描偏压Vsi可以是0V。
在施加扫描偏压Vsi的脉冲后，确定该编程是否已经成功(即，其验证是否已通过)(步骤330)。如果当施加扫描偏压Vsi的脉冲到选择的晶体管的字线时没有导通该选择的晶体管，则确定编程成功。如果当施加扫描偏压Vsi的脉冲时导通该选择的晶体管，则确定编程失败。
如果确定编程已经成功，则认为施加的扫描偏压Vsi的电平基本等于最大阈值电压电平并且相应地计算偏差Δ(步骤350)。然而，如果确定编程已经失败，则认为最大阈值电压电平还没达到并将增量的扫描偏压ΔVscan(例如，在0.05V到0.8V的电平上)加至扫描偏压Vsi(步骤340)。然后过程回到步骤320。在该步骤施加的脉冲的偏压为扫描偏压Vsi与增量的扫描偏压ΔVscan的和。然后再次确定编程是否已经成功(步骤330)。如果编程已经失败，则重复将增量扫描偏压ΔVscan加至扫描偏压Vsi的步骤340、以及施加该增加的扫描偏压脉冲的步骤320，直到编程成功。
在扫描由预编程形成的单元阈值电压分布510的最大阈值电压电平之后，计算将获得的单元阈值电压分布520的最大阈值电压电平、与单元阈值电压分布510的扫描的最大阈值电压电平之间的偏差Δ(步骤350)。通过从将获得的单元阈值电压分布520的最大阈值电压电平减去扫描的最大阈值电压电平，可得到该偏差Δ。在得到偏差Δ之后，通过将该偏差Δ加到用于预编程中的第一偏压V1而得到的电压电平，被设定为如图4中所示的起始偏压VISPP1(步骤360)。
在步骤360设定起始偏压VISPP1之后，使用具有该起始偏压VISPP1的脉冲执行编程(步骤370)。然后，执行正常编程验证(步骤380)。特别地，施加验证电压到选择的晶体管的字线，以确定编程是否已经适当地执行(步骤380)。如果确定编程已经适当地执行并且因而单元的编程已经成功，则单元的编程过程完成。然而，如果单元的编程已经失败，则步幅偏压ΔV被加到起始偏压VISPP1且第二偏压VISPP2被设定为起始偏压(步骤390)。该过程然后回到步骤370，以重复使用具有设定的第二偏压VISPP2的脉冲的编程(步骤370)。该过程被重复直到所有单元都被适当地编程为止。
由上述描述显而易见，根据本发明为闪存装置设定编程起始偏压的方法与使用它的编程方法具有多种优点。例如，相较于当使用一般ISPP方案时，其可能由于需要相对短的扫描时间而降低整个编程时间。即使该单元阈值电压分布已由循环而移到右边时其可能抑制过编程现象的发生，因为设定起始偏压，使得该单元阈值电压分布具有足够的余量。
尽管为了说明的目的已经公开本发明的上述实施例，但所属技术领域的技术人员将认识到：各种修改、附加与替换是可能的，而不偏离如权利要求所公开的本发明的范围和精神。
本申请要求2006年11月3日提交的韩国专利申请10-2006-108441的优先权，通过引用合并其全部。

Claims (23)

1.一种为闪存装置设定编程起始偏压的方法，该方法包含：
使用第一编程电压对选择的存储器单元执行预编程；
在预编程之后，测量该选择的存储器单元的最高阈值电压；
计算最高阈值电压与目标阈值电压分布的目标最高阈值电压之间的差异；以及
通过将该差异加到第一编程电压，设定起始偏压以便编程操作。
2.如权利要求1所述的方法，还包括：
在设定起始偏压后，使用增量步幅脉冲编程(ISPP)方法实现编程操作。
3.如权利要求1所述的方法，其中第一编程电压是在13V到22V的范围中。
4.如权利要求1所述的方法，其中第一编程电压是16V。
5.如权利要求1所述的方法，其中执行预编程使得最高阈值电压超过0V。
6.如权利要求1所述的方法，其中测量最高阈值电压的步骤包括：
在预编程之后，施加扫描偏压到选择的存储器单元；以及
检查选择的存储器单元是否通过预编程。
7.如权利要求6所述的方法，其中当检查选择的存储器单元没有通过预编程时，再检查将步幅偏压加到扫描偏压的选择的存储器单元是否通过预编程。
8.如权利要求7所述的方法，还包括：
重复施加、检查以及加上步幅偏压的步骤，直到选择的存储器单元通过预编程。
9.如权利要求7所述的方法，其中步幅偏压是在0.05V到0.8V的电平。
10.如权利要求6所述的方法，其中扫描偏压的初始电平为0V。
11.如权利要求1所述的方法，其中设定目标阈值电压分布的最高阈值电压，使得已经由循环增加的阈值电压分布的最高阈值电压不超过用于读取操作的读取电压。
12.如权利要求1所述的方法，其中目标阈值电压分布的最高阈值电压低于读取电压电平1V到3V。
13.一种用于编程闪存装置的方法，该方法包括：
使用第一编程电压对选择的存储器单元执行预编程；
在预编程之后，测量该选择的存储器单元的最高阈值电压；
计算最高阈值电压与目标阈值电压分布的目标最高阈值电压之间的差异；
通过将该差异加到第一编程电压设定起始偏压；
使用起始偏压作为初始编程偏压执行编程操作；以及
验证选择的存储器单元。
14.如权利要求13所述的方法，其中编程偏压被多次施加，每次在编程后增加预定电平的编程偏压被施加直到达到最后偏压。
15.如权利要求14所述的方法，其中每次在施加编程偏压到选择的存储器单元之后，用于编程验证的验证偏压施加到选择的存储器单元。
16.如权利要求13所述的方法，其中第一编程电压是在13V到22V的范围中。
17.如权利要求13所述的方法，其中第一编程电压是16V。
18.如权利要求13所述的方法，其中执行预编程使得最高阈值电压超过0V。
19.如权利要求11所述的方法，其中测量最高阈值电压包括：
在预编程后施加扫描偏压到选择的存储器单元；
检查选择的存储器单元是否通过预编程；
当选择的存储器单元没有通过预编程时，再检查将步幅偏压加到扫描偏压的选择的存储器单元是否通过预编程；
重复施加、检查以及加上步幅偏压的步骤，直到选择的存储器单元通过预编程。
20.如权利要求19所述的方法，其中扫描偏压的初始电平为0V。
21.如权利要求19所述的方法，其中步幅偏压是在0.05V到0.8V的电平。
22.如权利要求12所述的方法，其中设定目标阈值电压分布的最高阈值电压，使得已经由循环增加的阈值电压分布的最高阈值电压不超过用于读取操作的读取电压。
23.如权利要求12所述的方法，其中目标阈值电压分布的最高阈值电压低于读取电压电平1V到3V。
CN2007101848395A 2006-11-03 2007-10-30 为闪存装置设定编程起始偏压的方法和使用它的编程方法 Expired - Fee Related CN101174471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR108441/06 2006-11-03
KR1020060108441A KR100780773B1 (ko) 2006-11-03 2006-11-03 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법

Publications (2)

Publication Number Publication Date
CN101174471A CN101174471A (zh) 2008-05-07
CN101174471B true CN101174471B (zh) 2010-06-16

Family

ID=39081340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101848395A Expired - Fee Related CN101174471B (zh) 2006-11-03 2007-10-30 为闪存装置设定编程起始偏压的方法和使用它的编程方法

Country Status (6)

Country Link
US (1) US7548464B2 (zh)
JP (1) JP5175068B2 (zh)
KR (1) KR100780773B1 (zh)
CN (1) CN101174471B (zh)
DE (1) DE102007034184B4 (zh)
TW (1) TWI344647B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2383748A3 (en) * 2006-09-12 2012-03-28 SanDisk Corporation Non-volatile memory and method for linear estimation of initial programming voltage
WO2008070814A2 (en) 2006-12-06 2008-06-12 Fusion Multisystems, Inc. (Dba Fusion-Io) Apparatus, system, and method for a scalable, composite, reconfigurable backplane
KR100996108B1 (ko) * 2009-01-21 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR20100090968A (ko) * 2009-02-09 2010-08-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8266503B2 (en) 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8184483B2 (en) * 2009-05-29 2012-05-22 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US8315092B2 (en) * 2010-01-27 2012-11-20 Fusion-Io, Inc. Apparatus, system, and method for determining a read voltage threshold for solid-state storage media
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US8380915B2 (en) 2010-01-27 2013-02-19 Fusion-Io, Inc. Apparatus, system, and method for managing solid-state storage media
KR101676816B1 (ko) * 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
JP2011258260A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 不揮発性半導体記憶装置
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
WO2012082792A2 (en) 2010-12-13 2012-06-21 Fusion-Io, Inc. Apparatus, system, and method for auto-commit memory
US9047178B2 (en) 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US8848464B2 (en) * 2011-04-29 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
CN102298971B (zh) * 2011-08-29 2014-05-21 南京大学 一种非挥发性快闪存储器高密度多值存储的操作方法
JP2013143155A (ja) * 2012-01-06 2013-07-22 Powerchip Technology Corp 不揮発性半導体記憶装置とその書き込み方法
US9792999B2 (en) * 2015-10-30 2017-10-17 SK Hynix Inc. Adaptive scheme for incremental step pulse programming of flash memory
KR102498248B1 (ko) * 2016-02-04 2023-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102462921B1 (ko) 2016-03-14 2022-11-07 에스케이하이닉스 주식회사 가변 저항 소자를 포함하는 전자 장치 및 그 동작 방법
JP6652470B2 (ja) 2016-09-07 2020-02-26 キオクシア株式会社 半導体記憶装置
JP2019053805A (ja) 2017-09-15 2019-04-04 東芝メモリ株式会社 メモリシステム
US10741568B2 (en) 2018-10-16 2020-08-11 Silicon Storage Technology, Inc. Precision tuning for the programming of analog neural memory in a deep learning artificial neural network
KR20210118462A (ko) 2019-05-22 2021-09-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 다중 레벨 셀 nand 플래시 메모리 장치를 프로그램하는 방법 및 mlc nand 플래시 메모리 장치
CN110610739B (zh) * 2019-09-17 2021-06-18 珠海创飞芯科技有限公司 一种阈值电压调节方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1095864A (zh) * 1993-05-24 1994-11-30 松下电子工业株式会社 电可擦可编程只读存储器,有其之存储器件和集成电路板
CN1105145A (zh) * 1993-08-27 1995-07-12 株式会社东芝 非易失性半导体存储器及其数据编程方法
CN1120231A (zh) * 1993-09-06 1996-04-10 株式会社日立制作所 半导体非易失性存储器件
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
CN1146052A (zh) * 1995-09-18 1997-03-26 Lg半导体株式会社 一种用来对非易失存储单元编程的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131391A (ja) 1997-07-10 1999-02-02 Sony Corp 不揮発性半導体記憶装置
US5959883A (en) 1998-01-09 1999-09-28 Information Storage Devices, Inc. Recording and playback integrated system for analog non-volatile flash memory
JP3110397B2 (ja) * 1998-09-30 2000-11-20 日本電気アイシーマイコンシステム株式会社 不揮発性半導体記憶装置の書き込み方法および記録媒体
IT1303204B1 (it) 1998-11-27 2000-10-30 St Microelectronics Srl Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata.
JP2002319286A (ja) * 2001-04-19 2002-10-31 Hitachi Ltd 不揮発性記憶装置および記憶システム
JP3866627B2 (ja) * 2002-07-12 2007-01-10 株式会社東芝 不揮発性半導体メモリ
JP4086583B2 (ja) * 2002-08-08 2008-05-14 シャープ株式会社 不揮発性半導体メモリ装置およびデータ書き込み制御方法
JP2004087053A (ja) * 2002-08-29 2004-03-18 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置
JP2005044454A (ja) * 2003-07-24 2005-02-17 Sony Corp 半導体記憶装置、半導体記憶装置の駆動制御方法
JP2005122841A (ja) * 2003-10-17 2005-05-12 Renesas Technology Corp 不揮発性半導体記憶装置
KR100634172B1 (ko) * 2004-05-04 2006-10-16 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR100635203B1 (ko) * 2004-05-14 2006-10-16 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 장치 및 그 구동 방법
TWI247304B (en) * 2004-08-18 2006-01-11 Winbond Electronics Corp Method and test structure for evaluating threshold voltage distribution of memory cells
KR100928738B1 (ko) * 2004-08-30 2009-11-27 스펜션 엘엘씨 반도체 장치, 반도체 장치의 테스트 방법 및 데이터 기록방법
KR100645055B1 (ko) * 2004-10-28 2006-11-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
JP2006185483A (ja) * 2004-12-27 2006-07-13 Renesas Technology Corp 不揮発性記憶装置
KR20060075161A (ko) * 2004-12-28 2006-07-04 삼성전자주식회사 시작전압과 종료전압이 제어되는 불휘발성 반도체 메모리장치의 프로그램 워드라인 전압발생회로
US7085168B2 (en) * 2004-12-30 2006-08-01 Macronix International Co., Ltd. Programming method for controlling memory threshold voltage distribution
KR101080912B1 (ko) * 2005-04-11 2011-11-09 주식회사 하이닉스반도체 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법
KR100739967B1 (ko) * 2005-05-27 2007-07-16 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1095864A (zh) * 1993-05-24 1994-11-30 松下电子工业株式会社 电可擦可编程只读存储器,有其之存储器件和集成电路板
CN1105145A (zh) * 1993-08-27 1995-07-12 株式会社东芝 非易失性半导体存储器及其数据编程方法
CN1120231A (zh) * 1993-09-06 1996-04-10 株式会社日立制作所 半导体非易失性存储器件
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
CN1146052A (zh) * 1995-09-18 1997-03-26 Lg半导体株式会社 一种用来对非易失存储单元编程的方法

Also Published As

Publication number Publication date
DE102007034184B4 (de) 2012-04-26
US20080106944A1 (en) 2008-05-08
KR100780773B1 (ko) 2007-11-30
JP2008117508A (ja) 2008-05-22
TW200822121A (en) 2008-05-16
US7548464B2 (en) 2009-06-16
JP5175068B2 (ja) 2013-04-03
CN101174471A (zh) 2008-05-07
DE102007034184A1 (de) 2008-05-08
TWI344647B (en) 2011-07-01

Similar Documents

Publication Publication Date Title
CN101174471B (zh) 为闪存装置设定编程起始偏压的方法和使用它的编程方法
US7397704B2 (en) Flash memory device and program method thereof
US7602648B2 (en) Program method of flash memory device
CN102203874B (zh) 以高分辨率可变初始编程脉冲对非易失性存储器编程
CN101399083B (zh) 非易失性存储装置及其操作方法
US7158415B2 (en) System for performing fast testing during flash reference cell setting
US8711626B2 (en) Flash memory apparatus and method for generating read voltage thereof
JP2008536247A (ja) メモリセルの部分集合を個別に検証して追加的に消去する不揮発性メモリの消去
JP2008536248A (ja) メモリセルの部分集合を個別に検証してさらにソフトプログラミングすることによる不揮発性メモリのソフトプログラミング
JP5741427B2 (ja) 半導体記憶装置の試験方法及び半導体記憶装置
KR20130129700A (ko) 비휘발성 메모리 장치 및 그의 구동방법
EP2080199A2 (en) Partitioned soft programming in non-volatile memory
US8780639B2 (en) Non-volatile memory device with plural reference cells, and method of setting the reference cells
US8045403B2 (en) Programming method and memory device using the same
TWI571879B (zh) 快閃記憶體裝置及資料抹除方法
US20200143899A1 (en) Programming method for memory device
KR100546343B1 (ko) 플래시 메모리 장치의 프로그램 방법
TWI699772B (zh) 在步進編程脈衝操作中決定快速通過寫入操作的方法與系統
EP1831892A4 (en) SYSTEM FOR IMPLEMENTING QUICK TEST DURING THE ADJUSTMENT OF FLASH REFERENCE CELLS
Chimenton et al. Ultra-short pulses improving performance and reliability in flash memories
CN104952475A (zh) 快闪存储器及其编程方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20131030