TWI699772B - 在步進編程脈衝操作中決定快速通過寫入操作的方法與系統 - Google Patents
在步進編程脈衝操作中決定快速通過寫入操作的方法與系統 Download PDFInfo
- Publication number
- TWI699772B TWI699772B TW108138930A TW108138930A TWI699772B TW I699772 B TWI699772 B TW I699772B TW 108138930 A TW108138930 A TW 108138930A TW 108138930 A TW108138930 A TW 108138930A TW I699772 B TWI699772 B TW I699772B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- bit line
- write operation
- programming
- topographic map
- Prior art date
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
一種在步進編程脈衝操作中決定快速通過寫入操作的方法被提供。快速通過寫入操作是在步進編程脈衝操作中同時施加一位元線電壓。此方法包括依照變化在第一範圍內的多個位元線電壓以及變化在第二範圍內相對驗證電壓的多個電壓差值，估計在該位元線電壓與該電壓差值下所得到臨界電壓分佈寬度的縮減量，得到縮減量地形圖。依照多個該位元線電壓以及多個該電壓差值，估計施加該步進編程脈衝操作達到該編程驗證電壓所需要的編程槍數，得到編程槍數地形圖。將縮減量地形圖與編程槍數地形圖疊置後，決定由該位元線電壓的施加範圍以及該電壓差值的施加範圍所構成的操作區域。
Description
本發明是有關於一種記憶體操作技術，且特別是有關於在步進編程脈衝(Increment Step Pulse Programming，ISPP)操作中決定快速通過寫入(Quick Pass Write，QPW)操作的方法與系統。
因應各種電子產品的廣泛應用，快閃記憶體在市場上是穩定地持續成長。為了提升記憶容量，記憶胞的結構也已發展成可儲存多個位元的記憶胞，其例如是多階記憶胞(multi-level-cell, MLC)，其利用儲存電晶體的臨界電壓的不同階次(level)來對應所儲的資料，如此達到多位元的儲存。快閃記憶體更例如是NAND型的快閃記憶體，但是不限於此。
由於記憶體的多個電晶體的臨界電壓不會完全一致，因此這些電晶體的每一個階次的臨界電壓實際上是一個封包的分佈。當記憶胞是多階記憶胞(MLC)的結構時，其會有多個封包分散在0V到編程驗證(program-verify，PV)電壓之間。如果封包的分佈的寬度較大，其相鄰兩個封包的尾端很可能重疊。如果讀取的資料所應的臨界電壓落在重疊區域，則可能會造成資料判錯誤，其需要後續一些複雜的程序來進行錯誤碼的修正。
如果能縮減臨界電壓封包的分佈的寬度，其可以預期減少重疊區域。這是在多階記憶胞的操作上所需要繼續研發的課題其一。
本發明提供一種在步進編程脈衝操作中決定快速通過寫入操作的方法與系統。本發明在步進編程脈衝操作中可以決定引入快速通過寫入操作的時間點，其中快速通過寫入操作的位元線電壓也可以配合設定，如此可以估計出位元線電壓與快速通過寫入操作的時間點兩者構成的較佳化(optimized)的操作區域。
於一實施例，本發明提供一種在步進編程脈衝操作中決定快速通過寫入操作的方法。該步進編程脈衝操作是先對記憶胞陣列的多個記憶胞施加，該快速通過寫入操作是閘極電壓達到比一編程驗證電壓小的一預先編程驗證電壓後開始採用快速通過寫入操作。由該預先編程驗證電壓到該編程驗證電壓有一電壓差值，該快速通過寫入操作是在步進編程脈衝操作中同時施加一位元線電壓。該決定快速通過寫入操作的方法包括依照變化在第一範圍內的多個該位元線電壓以及變化在第二範圍內的多個該電壓差值，估計在該位元線電壓與該電壓差值下所得到臨界電壓分佈寬度的縮減量，得到縮減量地形圖。再者，依照多個該位元線電壓以及多個該電壓差值，估計施加該步進編程脈衝操作達到該編程驗證電壓所需要的編程槍數，得到編程槍數地形圖。將縮減量地形圖與編程槍數地形圖疊置後，決定由該位元線電壓的施加範圍以及該電壓差值的施加範圍所構成的操作區域。
於一實施例，對於所述決定快速通過寫入操作的方法，該臨界電壓分佈寬度的該縮減量是針對每一個該位元線電壓在一步進電壓下進行估計，其包括在對應該位元線電壓及該步進電壓下估計不同的該電壓差值的臨界電壓相對閘極電壓的變化曲線。依照該變化曲線估計在該電壓差值下位於該編程驗證電壓的斜率。依照該斜率及該步進電壓估計相對該位元線電壓是0V的該縮減量。該位元線電壓是由0V到一預定值的多個分離分析值。
於一實施例，對於所述決定快速通過寫入操作的方法，該操作區域包括三角形，該三角形的底部是該位元線電壓的範圍。
於一實施例，對於所述決定快速通過寫入操作的方法，該縮減量地形圖是根據該位元線電壓的高度決定第一選取區域，該編程槍數地形圖是根據該編程槍數的高度決定第二選取區域，該第一選取區域與該第二選取區域重疊區域的至少一部分設定為操作區域。
於一實施例，對於所述決定快速通過寫入操作的方法，該臨界電壓分佈寬度的該縮減量的估計包括根據預定樣本的該位元線電壓、該電壓差值及該步進電壓與實驗資料進行模型比對，以確定模型的正確性。
於一實施例，本發明再提供一種在步進編程脈衝操作中決定快速通過寫入操作的系統。該步進編程脈衝操作是先對記憶胞陣列的多個記憶胞施加，該快速通過寫入操作是閘極電壓達到比一編程驗證電壓小的一預先編程驗證電壓後開始採用快速通過寫入操作。由該預先編程驗證電壓到該編程驗證電壓有一電壓差值。該快速通過寫入操作是在步進編程脈衝操作中同時施加一位元線電壓。該決定快速通過寫入操作的系統包括一分析電路與一分析程式儲存單元，其中該分析電路被配置成從該分析程式儲存單元取得分析程式對該記憶胞陣列進行操作，以執行以下步驟包括依照變化在第一範圍內的多個該位元線電壓以及變化在第二範圍內的多個該電壓差值，估計在該位元線電壓與該電壓差值下所得到臨界電壓分佈寬度的縮減量，得到縮減量地形圖。依照多個該位元線電壓以及多個該電壓差值，估計施加該步進編程脈衝操作達到該編程驗證電壓所需要的編程槍數，得到編程槍數地形圖。將縮減量地形圖與編程槍數地形圖疊置後，決定由該位元線電壓的施加範圍以及該電壓差值的施加範圍所構成的操作區域。
於一實施例，對於所述決定快速通過寫入操作的系統，該臨界電壓分佈寬度的該縮減量是針對每一個該位元線電壓在一步進電壓下進行估計，包括在對應該位元線電壓及該步進電壓下，估計不同的該電壓差值的臨界電壓相對閘極電壓的變化曲線。依照該變化曲線，估計在該電壓差值下位於該編程驗證電壓的斜率。依照該斜率及該步進電壓估計相對該位元線電壓是0V的該縮減量。該位元線電壓是由0V到一預定值的多個分離分析值。
於一實施例，對於所述決定快速通過寫入操作的系統，該操作區域包括三角形，該三角形的底部是該位元線電壓的範圍。
於一實施例，對於所述決定快速通過寫入操作的系統，該縮減量地形圖是根據該位元線電壓的高度決定第一選取區域。該編程槍數地形圖是根據該編程槍數的高度決定第二選取區域。該第一選取區域與該第二選取區域重疊區域的至少一部分設定為操作區域。
於一實施例，對於所述決定快速通過寫入操作的系統，該臨界電壓分佈寬度的該縮減量的估計包括根據預定樣本的該位元線電壓、該電壓差值及該步進電壓與實驗資料進行模型比對，以確定模型的正確性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明在步進編程脈衝操作中可以決定引入快速通過寫入操作的時間點，其中快速通過寫入(QPW)操作的位元線電壓也可以配合設定，如此可以估計出位元線電壓與快速通過寫入操作的時間點兩者構成的較佳化的操作區域。根據本發明所建立的縮減量地形圖與編程槍數地形圖的模型，經過二者交插比對後可以決定出引入快速通過寫入(QPW)操作的時機以及可所施加的位元線電壓範圍。
以下舉一些實施例來說明本發明，但是本發明不限於所舉的實施例。
圖1是依照本發明的一實施例，記憶體裝置中的多個MLC記憶胞對應多階的臨界電壓分佈示意圖。參閱圖1，在上部的臨界電壓分佈是一般可能的情形。例如以二位元的記憶胞，其有四種臨界電壓對四種儲存狀態。對應各階的臨界電壓分佈，其尾端區域可能會重疊。例如，記憶胞讀出的臨界電壓值落在重疊區域，會有困難決定所屬的封包，甚至可能造成資料錯誤，其後需要繁雜的錯誤碼修正的處理。
繼續參閱如圖1的下部，如果能夠將臨界電壓分佈的寬度可以適當縮減，則各階的臨界電壓可以經清楚區分，以減少錯誤資料的發生機率。
本發明採用在ISPP操作下，適當引入QPW操作，可以將臨界電壓分佈封包的後緣內縮，如此至少可以減少與下一個封包的重疊區域。
在估計出QPW操作的模式前，本發明先對ISPP操作與QPW操作對應一些操作參數的變化進行詳細探究與驗證，其後可以決定出QPW操作的條件。
圖2是依照本發明的一實施例，記憶胞的臨界電壓(Vt)相對閘極電壓(Vg)所量測的變化曲線示意圖。參閱圖2，對記憶胞陣列的記憶胞進行臨界電壓的實際量測。在記憶電晶體的閘極施加閘極電壓(Vg)。閘極電壓(Vg)例如從10V變化到20V。閘極電壓(Vg)的波形是脈衝，脈衝時間寬度例如是以1微秒、2微秒及3微秒為例，在ISPP操作下可以量測出臨界電壓隨著閘極電壓(Vg)的變化。
圖3是依照本發明的一實施例，根據圖2的資料轉換成有效電流密度(J
pgm)相對有效閘極電壓(Vg
eff)的倒數的變化曲線示意圖。參閱圖3，根據圖2的資料，其可以根據以下式(1)與式(2)的轉換得到電流密度(J
pgm) 相對有效閘極電壓(Vg
eff)的倒數的變化，其用以驗證其關係是線性的關係，其斜率是β。如此確保圖2的閘極電壓(Vg)可以用來取得電流密度。
Vt (1)
(2)
其中V
BL是位元線電壓，C
pp是電容常數，t
pgm是脈衝寬度。
經過圖3的驗證，在ISPP的操作時，如果同時施加位元線電壓(V
BL)，其電流密度在ISPP的操作是可以預測。ISPP操作是的閘極電壓(Vg)以步進的方式，逐漸增加閘極電壓(Vg)的脈衝高度。此時如果位元線電壓(V
BL)是0V，此操作就是一般的ISPP操作。QPW操作是指在ISPP操作時，同時施加位元線電壓(V
BL)，其會使得在通道上的電壓上升，而導致減弱寫入電場強度，使編程速變慢，其預期會縮減臨界電壓分佈的寬度。
以下根據根據式(1)與式(2)的關係，進一步在ISPP操作配合位元線電壓(V
BL)進行臨界電壓的行為的預測。式(3)到式(5)是加入ISPP操作以及QPW操作(取決於位元線電壓(V
BL)的值)，可以估計在ISPP操作下對應編程槍數(i)的電壓差值(ΔVt_i)。
(3)
(4)
(5)
圖4是依照本發明的一實施例，在Vt對Vg的線性區域，進行步進編程脈衝(ISPP)操作配合快速通過寫入(QPW)操作的機制示意圖。參閱圖4，取圖2的線性區域，即是閘極電壓(Vg)大於16V的範圍。在ISPP操作中，閘極電壓(Vg)會步進增加。如果V
BL=0，這就是全程都是ISPP操作。當要QPW操作時，在本實施例，對於編程驗證電壓(PV)的目標值，其要選定起始加入QPW操作的電壓值，稱為預先編程驗證電壓(V
pre-PV)，其相對目標的編程驗證電壓(V
PV)有一電壓差值(ΔPV)。電壓差值(ΔPV)定義為:
ΔPV=V
PV- V
pre-PV(6)
在閘極電壓的編程脈衝達到預先編程驗證電壓(pre-PV)後，會開始施加位元線電壓(V
BL)。一旦施加非零的位元線電壓(V
BL)時，其就進入QPW操作模式，其臨界電壓(Vt)會由於位元線電壓(V
BL)產生偏折，也就是其斜率會下降。在閘極電壓(Vg)到達編程驗證電壓(PV)時，臨界電壓(Vt)相對閘極電壓(Vg)的斜率(S
QPW)也因此會隨著位元線電壓(V
BL)的值而變化。圖4的位元線電壓(V
BL)以0V、0.4V、0.8V及1.2V為例，可以觀察到QPW操作所產生的效應。
圖5是依照本發明的一實施例，依照預先編程驗證電壓到編程驗證電壓的一電壓差值(ΔPV)的變化，根據圖2的曲線在編程驗證電壓處的曲線斜率示意圖。參閱圖5，根據前述斜率(S
QPW)在QPW操作的變化行為，針對每一個位元線電壓(V
BL)，可以模擬出斜率(S
QPW)相對電壓差值(ΔPV)的變化曲線。圖5例如是V
BL=0.2V，而對應ISPP的閘極電壓的步進電壓是0.4V的情形。相似地，其它的條件例如不同的位元線電壓(V
BL)也有對應的斜率曲線。斜率最低點的電壓差值(ΔPV)，是對應進入QPW操作的電壓值。由於編程驗證電壓(PV)是固定值，電壓差值(ΔPV)是對應預先編程驗證電壓(pre-PV)。預先編程驗證電壓(pre-PV)是決定進入QPW操作的參考值。根據斜率(S
QPW)以及步進電壓，其例如可相乘而估計出臨界電壓分佈寬度的縮減量(shrinkage quantity)。於此，圖5的行為是根據本發明的模型(model)所模擬出的結果，以利於由系統快速分析。然而，本發明也需要藉由實驗數據來確認上述模型(model)的正確性。
圖6是依照本發明的一實施例，依照預先編程驗證電壓到編程驗證電壓的一電壓差值(ΔPV)的變化，實際量測下記憶胞的累積率示意圖。參閱圖6，依照位元線電壓(V
BL)與步進電壓(V
ISPP)的施加，對多個記憶胞的臨界電壓Vt量測而進行統計，其中例如V
BL=0.2V且V
ISPP=0.4V，而電壓差值(ΔPV)是多個值的變化。方形點是V
BL=0V，即是沒有QPW操作的情形，其當作參考值。當施加QPW操作時，臨界電壓Vt會內縮，可以估出量測的縮減量10。
圖7是依照本發明的一實施例，依照預先編程驗證電壓到編程驗證電壓的一電壓差值(ΔPV)的變化，針對臨界電壓封包分佈的寬度縮減量的模擬資料與量測資料的比對示意圖。參閱圖7，根據圖5經由模擬所估計的臨界電壓封包分佈的寬度縮減量是以圓點表示。根據圖6經由量測所估計的臨界電壓封包分佈的寬度縮減量10是以方形點表示。模擬與量測的結果在一個程度內可以視為吻合。如此，本發明的模擬的模型可以合理反映出臨界電壓封包分佈的寬度縮減量。
圖8是依照本發明的一實施例，縮減量地形圖與編程槍數地形圖示意圖。參閱圖8，其根據圖5依照變化在一範圍內例如0.1V到0.35V的多個位元線電壓(V
BL)以及變化在一範圍例如0.1V到0.4V內的多個電壓差值(ΔPV)，估計在位元線電壓(V
BL)與電壓差值(ΔPV)下所得到臨界電壓分佈寬度的縮減量，得到縮減量地形圖100。縮減量是地形圖的高度，例如灰階來呈現。從縮減量地形圖100可以依照縮減量的高度區分選擇出所要的區域102以及以外的區域104。
另外，類似地依照多個位元線電壓(V
BL)以及多個電壓差值(ΔPV)的地圖，估計施加步進編程脈衝(ISPP)操作達到編程驗證電壓(V
PV)所需要的編程槍數，其統計為高度而得到編程槍數地形圖110。根據操作時間成本的考量也決定出接受的區域112以及以外的區域114。
於此可以注意到，由於本發明的模型已確認具有正確性，圖8的資料可以根據模型做大量模擬以利於估計，其不需要實際量測，或是僅需要簡單的量測確認即可。
圖9是依照本發明的一實施例，縮減量地形圖與編程槍數地形圖重疊後所決定的快速通過寫入(QPW)操作的操作區域示意圖。參閱圖9，將圖8的縮減量地形圖100與編程槍數地形圖110相疊置，區域102與區域112重疊的區域可以決定出位元線電壓(V
BL)的施加範圍以及電壓差值(ΔPV)的施加範圍所構成的操作區域。此所取的操作區域會因不同類型的記憶胞結構而不同，但是估計的機制是相似。
從圖9的結果，本發明可以將位元線電壓(V
BL)及電壓差值(ΔPV)做最佳化(optimization)的估計，可以縮臨界電壓分佈寬度，且維持合理的操作時間。
再從硬體的系統來看，圖10是依照本發明的一實施例，決定快速通過寫入操作的系統的架構示意圖。參閱圖10，決定快速通過寫入操作的系統例如包括一分析電路200與一分析程式儲存單元204，其中分析電路200被配置成從分析程式儲存單元204取得分析程式對記憶胞陣列202的記憶胞進行操作，以執行如前述得到縮減量地形圖100與編程槍數地形圖110的步驟。
具體而言，決定快速通過寫入操作的系統被配置成執行多個 步驟包括依照變化在第一範圍內的多個該位元線電壓以及變化在第二範圍內的多個該電壓差值，估計在該位元線電壓與該電壓差值下所得到臨界電壓分佈寬度的縮減量，得到縮減量地形圖。依照多個該位元線電壓以及多個該電壓差值，估計施加該步進編程脈衝操作達到該編程驗證電壓所需要的編程槍數，得到編程槍數地形圖。將縮減量地形圖與編程槍數地形圖疊置後，決定由該位元線電壓的施加範圍以及該電壓差值的施加範圍所構成的操作區域。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:縮減量
100:縮減量地形圖
102、104:區域
110:編程槍數地形圖
112、114:區域
200:分析電路
202:記憶胞陣列
204:儲存單元
圖1是依照本發明的一實施例，記憶體裝置中的多個MLC記憶胞對應多階的臨界電壓分佈示意圖。
圖2是依照本發明的一實施例，記憶胞的臨界電壓(Vt)相對閘極電壓(Vg)所量測的變化曲線示意圖。
圖3是依照本發明的一實施例，根據圖2的資料轉換成有效電流密度(J
pgm)相對有效閘極電壓(Vg
eff)的倒數的變化曲線示意圖。
圖4是依照本發明的一實施例，在Vt對Vg的線性區域，進行步進編程脈衝(ISPP)操作配合快速通過寫入(QPW)操作的機制示意圖。
圖5是依照本發明的一實施例，依照預先編程驗證電壓到編程驗證電壓的一電壓差值(ΔPV)的變化，根據圖2的曲線在編程驗證電壓處的曲線斜率示意圖。
圖6是依照本發明的一實施例，依照預先編程驗證電壓到編程驗證電壓的一電壓差值(ΔPV)的變化，實際量測下記憶胞的累積率示意圖。
圖7是依照本發明的一實施例，依照預先編程驗證電壓到編程驗證電壓的一電壓差值(ΔPV)的變化，針對臨界電壓封包分佈的寬度縮減量的模擬資料與量測資料的比對示意圖。
圖8是依照本發明的一實施例，縮減量地形圖與編程槍數地形圖示意圖。
圖9是依照本發明的一實施例，縮減量地形圖與編程槍數地形圖重疊後所決定的快速通過寫入(QPW)操作的操作區域示意圖。
圖10是依照本發明的一實施例，決定快速通過寫入操作的系統的架構示意圖。
100:縮減量地形圖
102、104:區域
110:編程槍數地形圖
112、114:區域
Claims (10)
- 一種在步進編程脈衝操作中決定快速通過寫入操作的方法，該步進編程脈衝操作是先對記憶胞陣列的多個記憶胞施加，該快速通過寫入操作是閘極電壓達到比一編程驗證電壓小的一預先編程驗證電壓後開始採用快速通過寫入操作，其中由該預先編程驗證電壓到該編程驗證電壓有一電壓差值，該快速通過寫入操作是在步進編程脈衝操作中同時施加一位元線電壓，該決定快速通過寫入操作的方法包括： 依照變化在第一範圍內的多個該位元線電壓以及變化在第二範圍內的多個該電壓差值，估計在該位元線電壓與該電壓差值下所得到臨界電壓分佈寬度的縮減量，得到縮減量地形圖; 依照多個該位元線電壓以及多個該電壓差值，估計施加該步進編程脈衝操作達到該編程驗證電壓所需要的編程槍數，得到編程槍數地形圖;以及 將縮減量地形圖與編程槍數地形圖疊置後，決定由該位元線電壓的施加範圍以及該電壓差值的施加範圍所構成的操作區域。
- 如申請專利範圍第1項所述的決定快速通過寫入操作的方法，其中該臨界電壓分佈寬度的該縮減量是針對每一個該位元線電壓在一步進電壓下進行估計，包括: 在對應該位元線電壓及該步進電壓下，估計不同的該電壓差值的臨界電壓相對閘極電壓的變化曲線; 依照該變化曲線，估計在該電壓差值下位於該編程驗證電壓的斜率; 以及 依照該斜率及該步進電壓估計相對該位元線電壓是0V的該縮減量， 其中該位元線電壓是由0V到一預定值的多個分離分析值。
- 如申請專利範圍第1項所述的決定快速通過寫入操作的方法，其中該操作區域包括三角形，該三角形的底部是該位元線電壓的範圍。
- 如申請專利範圍第1項所述的決定快速通過寫入操作的方法，其中該縮減量地形圖是根據該位元線電壓的高度決定第一選取區域，該編程槍數地形圖是根據該編程槍數的高度決定第二選取區域，該第一選取區域與該第二選取區域重疊區域的至少一部分設定為操作區域。
- 如申請專利範圍第1項所述的決定快速通過寫入操作的方法，其中該臨界電壓分佈寬度的該縮減量的估計包括根據預定樣本的該位元線電壓、該電壓差值及該步進電壓與實驗資料進行模型比對，以確定模型的正確性。
- 一種在步進編程脈衝操作中決定快速通過寫入操作的系統，該步進編程脈衝操作是先對記憶胞陣列的多個記憶胞施加，該快速通過寫入操作是閘極電壓達到比一編程驗證電壓小的一預先編程驗證電壓後開始採用快速通過寫入操作，其中由該預先編程驗證電壓到該編程驗證電壓有一電壓差值，該快速通過寫入操作是在步進編程脈衝操作中同時施加一位元線電壓， 該決定快速通過寫入操作的系統包括一分析電路與一分析程式儲存單元，其中該分析電路被配置成從該分析程式儲存單元取得分析程式對該記憶胞陣列進行操作，以執行以下步驟: 依照變化在第一範圍內的多個該位元線電壓以及變化在第二範圍內的多個該電壓差值，估計在該位元線電壓與該電壓差值下所得到臨界電壓分佈寬度的縮減量，得到縮減量地形圖; 依照多個該位元線電壓以及多個該電壓差值，估計施加該步進編程脈衝操作達到該編程驗證電壓所需要的編程槍數，得到編程槍數地形圖;以及 將縮減量地形圖與編程槍數地形圖疊置後，決定由該位元線電壓的施加範圍以及該電壓差值的施加範圍所構成的操作區域。
- 如申請專利範圍第6項所述的決定快速通過寫入操作的系統，其中該臨界電壓分佈寬度的該縮減量是針對每一個該位元線電壓在一步進電壓下進行估計，包括: 在對應該位元線電壓及該步進電壓下，估計不同的該電壓差值的臨界電壓相對閘極電壓的變化曲線; 依照該變化曲線，估計在該電壓差值下位於該編程驗證電壓的斜率; 以及 依照該斜率及該步進電壓估計相對該位元線電壓是0V的該縮減量， 其中該位元線電壓是由0V到一預定值的多個分離分析值。
- 如申請專利範圍第6項所述的決定快速通過寫入操作的系統，其中該操作區域包括三角形，該三角形的底部是該位元線電壓的範圍。
- 如申請專利範圍第6項所述的決定快速通過寫入操作的系統，其中該縮減量地形圖是根據該位元線電壓的高度決定第一選取區域，該編程槍數地形圖是根據該編程槍數的高度決定第二選取區域，該第一選取區域與該第二選取區域重疊區域的至少一部分設定為操作區域。
- 如申請專利範圍第6項所述的決定快速通過寫入操作的系統，其中該臨界電壓分佈寬度的該縮減量的估計包括根據預定樣本的該位元線電壓、該電壓差值及該步進電壓與實驗資料進行模型比對，以確定模型的正確性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108138930A TWI699772B (zh) | 2019-10-29 | 2019-10-29 | 在步進編程脈衝操作中決定快速通過寫入操作的方法與系統 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108138930A TWI699772B (zh) | 2019-10-29 | 2019-10-29 | 在步進編程脈衝操作中決定快速通過寫入操作的方法與系統 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI699772B true TWI699772B (zh) | 2020-07-21 |
| TW202117732A TW202117732A (zh) | 2021-05-01 |
Family
ID=72602029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108138930A TWI699772B (zh) | 2019-10-29 | 2019-10-29 | 在步進編程脈衝操作中決定快速通過寫入操作的方法與系統 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI699772B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6937520B2 (en) * | 2004-01-21 | 2005-08-30 | Tsuyoshi Ono | Nonvolatile semiconductor memory device |
| TW201225091A (en) * | 2010-08-03 | 2012-06-16 | Sandisk Technologies Inc | Natural threshold voltage distribution compaction in non-volatile memory |
| US9082487B2 (en) * | 2011-09-26 | 2015-07-14 | SK Hynix Inc. | Program method of nonvolatile memory device for having dense threshold voltage distribution by controlling voltage of bit line according to threshold voltage of memory cell |
| US9349469B2 (en) * | 2014-10-02 | 2016-05-24 | Macronix International Co., Ltd. | Program verify with multiple sensing |
| TWI604449B (zh) * | 2016-08-31 | 2017-11-01 | 旺宏電子股份有限公司 | 記憶體裝置與其程式化方法 |
| US9922719B2 (en) * | 2015-06-07 | 2018-03-20 | Sandisk Technologies Llc | Multi-VT sensing method by varying bit line voltage |
-
2019
- 2019-10-29 TW TW108138930A patent/TWI699772B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6937520B2 (en) * | 2004-01-21 | 2005-08-30 | Tsuyoshi Ono | Nonvolatile semiconductor memory device |
| TW201225091A (en) * | 2010-08-03 | 2012-06-16 | Sandisk Technologies Inc | Natural threshold voltage distribution compaction in non-volatile memory |
| US9082487B2 (en) * | 2011-09-26 | 2015-07-14 | SK Hynix Inc. | Program method of nonvolatile memory device for having dense threshold voltage distribution by controlling voltage of bit line according to threshold voltage of memory cell |
| US9349469B2 (en) * | 2014-10-02 | 2016-05-24 | Macronix International Co., Ltd. | Program verify with multiple sensing |
| US9922719B2 (en) * | 2015-06-07 | 2018-03-20 | Sandisk Technologies Llc | Multi-VT sensing method by varying bit line voltage |
| TWI604449B (zh) * | 2016-08-31 | 2017-11-01 | 旺宏電子股份有限公司 | 記憶體裝置與其程式化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202117732A (zh) | 2021-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100953045B1 (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
| KR100719368B1 (ko) | 플래시 메모리 장치의 적응적 프로그램 방법 및 장치 | |
| KR101412418B1 (ko) | 아날로그 메모리 셀들을 위한 개선된 프로그래밍 및 소거 스킴들 | |
| JP4646534B2 (ja) | 不揮発性メモリの振舞いに基づくプログラミング | |
| KR100824203B1 (ko) | 플래시 메모리 소자의 프로그램 방법 | |
| JP2009032386A (ja) | 不揮発性メモリセルプログラミング方法 | |
| US8493793B2 (en) | Nonvolatile memory device and erasure method thereof | |
| KR101705294B1 (ko) | 플래시 메모리 및 그 프로그램 방법 | |
| KR20120126436A (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 프로그램 방법 | |
| US8493796B2 (en) | Nonvolatile semiconductor memory device | |
| KR20130139598A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
| KR100954949B1 (ko) | 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법 | |
| KR101635695B1 (ko) | 아날로그 메모리 셀들을 위한 적응적 프로그래밍 및 소거 기법들 | |
| JP7399174B2 (ja) | 不揮発性メモリデバイスおよび複数のビット線バイアス電圧を印加することによる不揮発性メモリデバイスにおけるプログラミングのための方法 | |
| CN110431633B (zh) | 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法 | |
| TWI699772B (zh) | 在步進編程脈衝操作中決定快速通過寫入操作的方法與系統 | |
| US10796753B1 (en) | Method and system to determine quick pass write operation in increment step pulse programming operation | |
| CN109979515B (zh) | 一种存储器编程方法及相关装置 | |
| KR100898689B1 (ko) | 낸드 플래시 메모리 장치의 프로그램 방법 | |
| US20230176765A1 (en) | Read threshold prediction in memory devices using deep neural networks | |
| KR20090096862A (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
| KR101604857B1 (ko) | 반도체 메모리 장치의 프로그램 방법 | |
| KR20100106765A (ko) | 불휘발성 메모리 소자의 프로그램 방법 | |
| KR20090048112A (ko) | 불휘발성 메모리 장치의 프로그램 방법 |