CN101504864A - 多级单元编程方法及集成电路装置 - Google Patents

多级单元编程方法及集成电路装置 Download PDF

Info

Publication number
CN101504864A
CN101504864A CNA2008101281628A CN200810128162A CN101504864A CN 101504864 A CN101504864 A CN 101504864A CN A2008101281628 A CNA2008101281628 A CN A2008101281628A CN 200810128162 A CN200810128162 A CN 200810128162A CN 101504864 A CN101504864 A CN 101504864A
Authority
CN
China
Prior art keywords
level unit
bias voltage
programming
critical conditions
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101281628A
Other languages
English (en)
Other versions
CN101504864B (zh
Inventor
张钦鸿
何文乔
张坤龙
洪俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101504864A publication Critical patent/CN101504864A/zh
Application granted granted Critical
Publication of CN101504864B publication Critical patent/CN101504864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种多级单元编程方法及集成电路装置。该多级单元编程方法，包括重复地改变施加至一第一多级单元的偏压以编程第一多级单元至一第一临界状态并侦测第一多级单元何时到达一预定阈值电压。在到达预定阈值电压时记录施加至第一多级单元的偏压。一第二多级单元是通过施加一初始偏压至第二多级单元而被编程至一第二临界状态，此初始偏压为所记录的偏压的函数。

Description

多级单元编程方法及集成电路装置
技术领域
本发明是有关于一种非易失性存储器装置，且特别是有关于一种多级单元编程方法及集成电路装置。
背景技术
非易失性存储器技术包含多个存储单元，每一个存储单元于一晶体管的沟道与栅极之间储存电荷。所储存的电荷会影响晶体管的阈值电压电平Vth，且可感测由于储存的电荷所导致的晶体管的阈值电压电平以表示数据。
浮动栅极存储单元为已知的多种电荷储存存储单元之一。在浮动栅极存储单元中，源极与漏极区域被一个半导体沟道区隔开，一隧道介电材料形成于此沟道上面，例如多晶硅的导电材料的一浮动栅极是形成于此隧道介电材料上面。一多晶硅间介电材料是形成于此浮动栅极上面，用以隔离浮动栅极与此存储单元的字线或控制栅极。此存储单元的阈值电压是通过储存或移除浮动栅极上的电荷而改变，其中所利用的方式是通过施加适当电压至存储单元的控制栅极以及源极与漏极区域。
基于在场效晶体管的沟道与栅极之间的储存电荷的另一种型式的存储单元，是使用一种介电材料电荷捕捉结构。于此型式的存储单元中，介电材料电荷捕捉结构是形成于一隧道介电材料上面，此隧道介电材料是使得介电材料电荷捕捉结构与沟道隔离。而一上介电层是形成于电荷捕捉结构上面以使其与字线或栅极隔离。已知一种代表装置为硅氧化氮氧化硅SONOS存储单元。此存储单元的阈值电压是通过储存或移除电荷捕捉结构构上的电荷而改变，其中所利用的方式是通过施加适当电压至存储单元的栅极以及源极与漏极区域。因为电荷并未移动通过非导电电荷捕捉层，所以可将电荷局部化在电荷捕捉结构内的不止一个电荷捕捉区段。请参见譬如美国专利公告7,110,300，其是于此列入参考数据。
请参照图1，其绘示具有两个状态的其中一个(储存一个位数据)的单一电平存储单元的分布图，其中两个状态为一低临界擦除状态100与一高临界编程状态102，每个状态具有清楚的临界分布范围。低状态100与高状态102可具有在执行编程操作之前，与此些存储单元的一初始分布110不同的分布。
低临界状态100具有可被界定为一擦除验证电压VEV的一最大阈值电压。高临界状态102具有可被界定为一编程验证电压VPV的一最小阈值电压。实际上，擦除验证电压VEV可能略高于最大的低状态100，而编程验证电压VPV可能略低于最小的高状态102。
在编程验证电压VPV与擦除验证电压VEV之间的差异可界定一读取区间101，用以区别在低状态100中的单元与在高状态102中的单元。一存储单元的状态可通过测量存储单元的阈值电压是否在读取区间(readwindow)101内的一预定阈值电压值之上或之下来决定。
目前已发展出可储存两个状态以上的多级单元(Multi-level Cell，MLC)以增加储存密度，并提供一种有效技术以降低晶粒尺寸。请参照图2，其绘示处于四个状态的其中一个(储存两个位数据)的多级存储单元的分布图。临界状态200(零电平)、202(第一电平)、204(第二电平)以及206(第三电平)每个都具有清楚的阈值电压分布范围，并被读取区间201、203与205隔开。
零电平临界状态200具有可被界定为一擦除验证电压VEV的一最大阈值电压。第一电平临界状态202具有可被界定为一第一电平编程验证电压VPV1的一最小阈值电压，第二电平临界状态204具有可被界定为一第二电平编程验证电压VPV2的一最小阈值电压，而第三电平临界状态206具有可被界定为一第三电平编程验证电压VPV3的一最小阈值电压。
为了确实区别多级单元中的各种不同的状态，精确地控制储存于存储单元的电荷量便成为重要的课题。为了正确地控制储存的电荷量，业界广泛使用编程与验证方法以编程多级单元，此编程与验证方法是包含以一种遽升或逐步的方式编程存储单元。这些方法包含执行一编程步骤及后续的一验证步骤，以决定存储单元是否已达到期望的临界电平。但因为必须保守地选择用以初始编程的偏压，以避免将存储单元编程至不正确的状态，上述方法会导致编程速度变慢。
因此，一种可决定初始偏压俾能缩短存储单元的编程时间的多级单元编程方法为努力的目标。
发明内容
有鉴于此，根据本发明的第一方面，提出一种多级单元编程方法，此些多级单元可被编程至多个不同的临界状态，此些临界状态包括一第一临界状态及低于第一临界状态的一第二临界状态。此多级单元编程方法包括下列步骤。重复地改变施加至一第一多级单元的偏压以将第一多级单元编程至第一临界状态，并侦测第一多级单元何时到达一第一预定阈值电压。在到达第一预定阈值电压时，记录施加至第一多级单元的偏压。将一第二多级单元编程至第二临界状态，第二多级单元的编程包含施加一第一初始偏压至第二多级单元，第一初始偏压为所记录的偏压的函数。
根据本发明的第二方面，提出一种多级单元编程方法，用以将一页数据编程至此些多级单元。每一个多级单元至少能够储存至少两个位的数据。页数据包含对应于一第一临界状态的一第一组数据、对应于低于第一临界状态的一第二临界状态的一第二组数据、对应于低于第二临界状态的一第三临界状态的一第三组数据、以及对应于低于第三临界状态的一第四临界状态的一第四组数据。多级单元编程方法包括下列步骤。重复地改变施加至一第一组多级单元的偏压并执行一编程验证操作，藉以编程第一组多级单元至第一临界状态。在第一组多级单元之一的阈值电压大于一第一预定阈值电压时，记录施加至第一组多级单元的偏压，第一预定阈值电压小于第一临界状态。重复地改变施加至一第二组多级单元的偏压并执行一编程验证操作，藉以编程第二组多级单元至第二临界状态，其中首先施加至第二组多级单元的偏压为所记录的施加至第一组多级单元的偏压的函数。在第二组多级单元之一的阈值电压大于一第二预定阈值电压时，记录施加至第二组多级单元的偏压，第二预定阈值电压小于第二临界状态。重复地改变施加至一第三组多级单元的偏压并执行一编程验证操作，藉以编程第三组多级单元至第三临界状态，其中首先被施加至第三组多级单元的偏压为所记录的施加至第二组多级单元的偏压的函数。
根据本发明的第三方面，提出一种集成电路装置，包括多个多级单元以及一偏压配置状态机。多个多级单元可被编程至多个不同的临界状态，此些临界状态包括一第一临界状态与低于第一临界状态的一第二临界状态。偏压配置状态机用以施加多个偏压配置至此些多级单元以供编程。其中用以编程的此些偏压配置包含重复地改变施加至一第一多级单元的偏压，以编程第一多级单元至第一临界状态，并侦测第一多级单元何时到达一第一预定阈值电压，以及施加一第一初始偏压至一第二多级单元，第一初始偏压为在侦测到第一多级单元何时到达第一预定阈值电压时，施加至第一多级单元的偏压的函数。
较佳是，在编程至一较高临界状态期间，可动态决定供较低临界状态用的初始偏压，以能使较低临界状态可更快速且有效地被编程。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示具有两个状态的其中一个的单一电平存储单元的分布图，其中两个状态为一低临界擦除状态与一高临界编程状态。
图2绘示处于四个状态的其中一个(储存两个位的数据)的多级单元的分布图。
图3A至3D绘示一种用以编程多级单元的方法。
图4绘示一集成电路的简化方块图。
【主要元件符号说明】
100：低临界状态
101：读取区间
102：高临界状态
110：初始分布
200：零电平临界状态
201、203、205：读取区间
202：第一电平临界状态
204：第二电平临界状态
206：第三电平临界状态
300：低临界状态
300：第二阶编程
310：第三电平状态
320：第二电平状态
330：第一电平状态
340：擦除状态
400：第三阶编程
405-440：方法步骤
500：第二阶编程
502-540：方法步骤
600：第一阶编程
602-650：方法步骤
1000：集成电路
1005：多级单元阵列
1010：列译码器
1015：字线
1020：行译码器
1025：位线
1030：感测放大器
1035：数据总线
1040：数据输入线
1045：数据输出线
1050：偏压配置状态机
1055：电流源
1060：总线
1065：其它电路
1080：分页缓冲器
1085：总线
具体实施方式
以下将参考图3A至3D以提供详细说明。
图3A至3D绘示一种用以编程多级单元的方法。如以下更详细说明的，当第一组存储单元被编程至一较高临界状态时，此方法决定用以将存储单元编程至较低临界状态的一个或多个的初始偏压。这可通过以下动作而达成：施加一连串的编程脉冲以将第一组存储单元编程至较高的临界状态，并当第一组存储单元的任一通过较低的临界状态的编程验证时，记录最接近的编程脉冲的偏压。所记录的偏压可被储存于存储器并被作为将存储单元编程至较低临界状态的初始偏压。使用所记录的偏压可消除选择保守的初始偏压的需求，而增加编程速度。
在图3A至3D所显示的实施例中，显示出四个临界电平状态，故每个存储单元可储存两位的数据。然并不限于此，本发明的范畴亦包含将存储单元编程至三个或三个以上的临界电平状态，用以于每一个存储单元中储存2、3、4或更多位。此外，因为介电电荷捕捉存储单元可包含一个以上的电荷捕捉区段，所以本发明的范畴亦包含将每个电荷捕捉区段编程至三个或三个以上的临界电平状态，用以于每区段中储存2、3、4或更多位。
参见图3A，编程方法起始于具有低临界状态300的多个存储单元。其次，执行第三阶编程400以将第一组存储单元编程至第三电平(最高临界)状态310。因为第三电平状态310是最高的临界状态，所以被编程至第三电平状态310的存储单元将通过在状态300与状态310之间的所有状态的编程验证电压。在所显示的实施例中，这表示被编程至状态310的存储单元将通过第一电平编程验证电压VPV1与第二电平编程验证电压VPV2。
一旦第一组存储单元已被编程至第三电平状态310，就执行第二阶编程500以将第二组存储单元编程至第二电平状态320。如下所详述的，供第二阶编程500用的初始偏压是在第三阶编程400期间确定，而导致供第二阶编程500具有较使用更保守的初始偏压快的编程速度。
其次，执行第一阶编程600以将第三组存储单元编程至一第一电平状态330。如以下所述，供第一阶编程600用的初始偏压是在第二阶编程500期间确定，而导致供第一阶编程600具有较使用更保守的初始偏压快的编程速度。
图3B绘示第三阶编程400的详细流程图。
参见图3B，第三编程编程400开始于步骤405，所采取的手段是施加具有初始偏压的一编程脉冲至第一组存储单元的每一个的栅极、漏极及源极。于一实施例中，首先栅极被偏压至11V，漏极被偏压至3.5V，而源极被偏压至0V。编程脉冲可被施加达持续譬如500ns。偏压与脉冲长度是取决于存储单元的特征、所使用的电荷隧穿的型式(譬如热载子注入或Fowler-Nordheim隧穿)及其它因素。
接着，于步骤410，对第一组存储单元执行一第三阶编程验证操作，以决定第一组存储单元的阈值电压。
于步骤415，确认将被作为第二阶编程500的初始漏极偏压的电压VDlv2是否被记录。这表示第一组存储单元的至少一存储单元已通过步骤420的一第二阶编程验证操作。
因为一开始并未记录电压VDlv2，所以第三阶编程400继续执行步骤420，以确认是否任何存储单元通过一第二阶编程验证操作。
如果第一组存储单元均未通过步骤420的第二阶编程验证操作，则第三阶编程400执行步骤435，以确认第三阶编程脉冲的数目是否已达到极限。如果已到达极限，则编程400终止于步骤440。否则，增加漏极偏压，且第三阶编程400继续执行步骤405，以施加具有新的漏极偏压的另一编程脉冲。
第三阶编程400继续以步骤405、410、415、420与435的循环进行，从而增加于步骤405所施加的供每个编程脉冲用的漏极电压。举例而言，每当执行步骤405时，编程脉冲的漏极偏压可能增加25mV。亦可使用其它方法以增加漏极偏压，例如包含以阶梯状的线性或非线性方式来增加漏极偏压。上述循环持续进行，直到存储单元的至少一者通过步骤420的第二阶编程验证操作为止。一旦存储单元的至少一者通过步骤420的第二阶编程验证操作，最近施加的脉冲的漏极偏压被记录为VDlv2。VDlv2将被作为后续的第二阶编程500的初始漏极偏压，其将更详细地说明于下。
一旦VDlv2已被记录，则第三阶编程400继续执行步骤430，于此确定是否所有的第一组存储单元已被编程至第三电平状态310。如果并非所有的第一组存储单元已被编程至第三电平状态310，则第三阶编程400继续执行步骤435，以确定是否已达到编程脉冲极限。如果未达到脉冲极限，则于步骤405，具有增加的漏极电压的编程脉冲被施加至尚未通过步骤430的第三阶编程验证的第一组存储单元。第三阶编程400继续以步骤405、410、415、430与435的循环进行，以继续更进一步地增加步骤405所施加的供每个编程脉冲用的漏极电压，直到所有的第一组单元均被编程至第三电平临界状态310或达到脉冲极限为止。
图3C绘示图3A的第二组存储单元的第二阶编程500的详细流程图。
参见图3C，第二阶编程500开始于步骤502，所采取的手段是通过将步骤505所施加的编程脉冲的初始漏极电压设定成等于VDlv2。于步骤505，初始编程脉冲被施加至第二组存储单元。
其次，于步骤510，对第二组存储单元执行一第二阶编程验证操作以决定第二组存储单元的阈值电压。
于步骤515，确认将被作为第一阶编程600的初始漏极偏压的电压VDlv1是否已经被记录。这表示第二组存储单元至少一者已通过步骤520的一第一阶编程验证操作。
因为一开始并未记录电压VDlv1，所以编程500继续执行步骤520，以确认是否第二组存储单元的一通过一第一阶编程验证操作。
如果没有第二组存储单元通过步骤520的第一阶编程验证操作，则编程500继续执行步骤535，以确认第二阶编程脉冲的数目是否已达到极限。如果已到达极限，则第二阶编程500终止于步骤540。否则，从初始数值开始增加漏极偏压，且第二阶编程500继续回到步骤505，于此施加具有新的漏极偏压的另一编程脉冲。
第二阶编程500继续以步骤505、510、515、520与535的循环进行，从而继续更进一步地增加于步骤505所施加的供每个编程脉冲用的漏极电压。累进式的增加漏极电压可能不同于第三阶编程400中的漏极电压增加的方式。
此种循环持续进行直到第二组存储单元的至少一者通过步骤520的第一阶编程验证操作为止。一旦第二组存储单元的至少一者通过步骤520的第一阶编程验证操作，则最近施加的脉冲的漏极偏压被记录为VDlv1。VDlv1将被作为后来的第一阶编程600的初始漏极偏压，其将更详细说明于下。一旦VDlv1已被记录，则此方法继续执行步骤530，以确认是否所有的第二组存储单元已被编程至第二状态320。如果并非所有的第二组存储单元均被编程至第二电平状态320，则此方法继续执行步骤535，以确定是否已经达到第二阶编程脉冲极限。如果并未达到脉冲极限，则于步骤505，具有增加的漏极电压一编程脉冲被施加至尚未通过步骤530的第二阶编程验证的第二组存储单元。第二电平编程500继续以步骤505、510、515、530与535的循环进行，而继续更进一步地增加步骤505所施加的供每个编程脉冲用的漏极电压，直到所有的第二组存储单元均被编程至第二电平临界状态320或达到脉冲极限为止。
图3D绘示第三组存储单元的第一阶编程600的详细流程图。
参见图3D，第一阶编程600开始于步骤602，所采取的手段是通过将步骤605所施加的编程脉冲的漏极电压设定成等于VDlv1。于步骤605，初始编程脉冲被施加至第三组存储单元。
其次，于步骤610，对第三组存储单元执行一第一阶编程验证操作以决定第三组存储单元的阈值电压。
然后，此方法继续执行步骤630，以确认是否所有的第三组存储单元均被编程至第一状态330。如果并非所有的第三组存储单元均被编程至第一状态330，则此方法继续执行步骤635，以确认第一阶编程脉冲是否已达到极限。如果并未达到脉冲极限，则于步骤605，具有增加的漏极电压的一编程脉冲被施加至尚未通过步骤630的第一阶编程验证的第三组存储单元。第一阶编程600继续以步骤605、610、630与635的循环进行，而继续更进一步地增加步骤605所施加的供每个编程脉冲用的漏极电压，直到所有的第三组存储单元均被成功地编程至第一电平状态330为止。然后，编程程序终止于步骤650。
于图3A至3D的多级单元编程方法中，当第一组存储单元被编程至第三(最高)临界状态310时，此方法决定用以将第二组存储单元编程至第二临界状态320的初始偏压。这可通过以下动作而达成：将第一组存储单元编程至第三状态310，并决定任一个第一组存储单元何时通过第二状态320的编程验证，然后记录最近施加的编程脉冲的漏极偏压。接着，使用所记录的偏压作为用以将第二组存储单元编程至第二状态320的初始偏压。使用所记录的偏压可消除选择用以编程第二状态320的保守初始偏压的需求，使得编程速度增加。
同理，当第二组存储单元被编程至第二状态320时，此方法决定任一个第二组存储单元何时通过第一状态330的编程验证，然后记录最近施加的编程脉冲的漏极偏压。然后，所记录的偏压被使用作为初始偏压，用以将第三组存储单元编程至第一状态310。使用所记录的偏压可消除选择用以编程第一状态310的保守初始偏压的需求，使得编程速度增加。
因此，在编程至较高临界状态期间，供较低临界状态用的初始偏压可被动态地确认，故能更有效地编程较低临界状态。
上述的方法，是可逐页地实施，以动态地决定供每个页面数据的较低临界状态用的初始偏压。此页面的数据包含对应于第三状态310的第一组数据、对应于第二状态320的第二组数据、对应于第一状态310的第三组数据及对应于擦除状态340的第四组数据。编程的方法包含重复地施加一变化中的偏压至第一组存储单元并执行一编程验证操作，藉以编程第一组存储单元至第三状态310。在任一个第一组存储单元通过少于第三状态310的预定阈值电压之时，记录被施加至第一组存储单元的偏压。此方法进一步包含重复地施加一变化中的偏压至第二组存储单元并执行一编程验证操作，藉以编程第二组存储单元至第二状态320，其中首先被施加至第二组存储单元的偏压为所记录的被施加至第一组存储单元的偏压的函数。在任一个第一组存储单元通过少于第二状态320的一第二预定阈值电压之时，记录被施加至第二组存储单元的偏压。此方法进一步包含重复地施加一变化中的偏压至一第三组存储单元并执行一编程验证操作，藉以编程第三组存储单元至第一状态330，其中首先被施加至第三组存储单元的偏压为所记录的被施加至第二组存储单元的偏压的函数。
于图3A至3D的所显示的实施例中，供第二阶编程500与第一阶编程600用的初始漏极偏压分别等于偏压VDlv2与VDlv1。或者，供第二阶编程500与第一阶编程600用的初始漏极偏压为偏压VDlv2与VDlv1的函数。举例而言，供第二阶编程500用的初始漏极偏压可从VDlv2被调整一预定数量。类似地，供第一阶编程600用的初始漏极偏压可从VDlv1被调整一预定数量。于一实施例中，供第二阶编程500用的初始漏极偏压为少于VDlv2的0.3V，而供第一阶编程600用的初始漏极偏压为少于VDlv1的0.5V。
于图3A至3D中，在第三阶编程400期间，供给第二阶编程300的初始偏压被确认，而在第二阶编程500期间，供第一阶编程600用的初始偏压被确认。或者，因为被编程至第三电平状态310的存储单元通过第一与第二编程验证电压VPV1与VPV2，所以第二阶编程500与第一阶编程600的两初始偏压可在第三阶编程400期间被确认。
于图3A至3D中，在存储单元的编程期间所施加的漏极偏压被增加至一既定状态，而栅极与源极电压维持固定。或者，编程脉冲的其它参数可能为每个连续的编程脉冲而改变。举例而言，栅极电压可随漏极电压增加或取代漏极电压，其有益于较难的存储单元编程。亦可改变栅极、漏极与源极电压。也可能为每个连续的编程脉冲改变脉冲长度或脉冲高度。
于图3A至3D中，当第一组存储单元的至少一者通过步骤420的第二阶编程验证操作时，且当第二组存储单元的至少一者通过步骤520的第一阶编程验证时，可分别记录VDlv2与VDlv1。或者，当预定数目的第一组存储单元通过步骤420的第二阶编程验证操作时，且当第二预定数目的第二组存储单元通过步骤520的第一阶编程验证操作时，可分别记录VDlv2与VDlv1。
图4绘示包含一多级存储单元阵列1005的集成电路1000的简化方块图。具有读取、设定与复位模式的列译码器1010是连接至沿着存储器阵列1005中的列排列的多条字线1015。行译码器1020是连接至沿着存储器阵列1005中的行排列的多条位线1025，用以读取、设定并复位存储器阵列1005中的存储单元。总线1060上的地址被提供至行译码器1020与列译码器1010。方块1030的感测放大器包含供读取、设定与复位模式用的电流源，且经由数据总线1035连接至行译码器1020。这些感测放大器是经由总线1085连接至一分页缓冲器1080，所以可将数据从这些感测放大器1030移动至分页缓冲器1080，并从分页缓冲器1080移动至阵列1005，以便支持读取、擦除与编程验证操作。数据是从集成电路1000的输入/输出端或从集成电路1000的内部或外部的其它数据源，经由数据输入线1040而提供至分页缓冲器1080。在所显示的实施例中，另一电路1065是包含于集成电路1000上，例如一通用程序或特殊用途应用电路，或用以提供被存储单元阵列所支持的单一芯片系统的功能之模块的组合。数据是从感测分页缓冲器，经由数据输出线1045而提供至集成电路1000的输入/输出端，或至集成电路1000的内部或外部的其它数据目标。
实施以例示的一控制器，是使用偏压配置状态机1050，并控制偏压配置电源电压与电流源1055的施加，例如读取、设定、复位及验证电压及/或字线与位线的电流，并使用一存取控制过程控制字线/电源线操作。状态机1050包含编程偏压缓存器，用以储存所记录的用来编程存储单元的偏压。或者，所记录的偏压可被储存于在集成电路1000之内的其它存储器中。控制器的实施可以使用业界所周知的特殊用途逻辑电路。于替代实施例中，控制器包含一通用处理器，其可能实施于相同的集成电路上，且其执行一计算机程序以控制装置的操作。于其它实施例中，可能利用特殊用途逻辑电路与通用处理器的组合来实施控制器。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求所界定的范围为准。

Claims (25)

1、一种多级单元编程方法，该多个多级单元可被编程至多个不同的临界状态，该多个临界状态包括一第一临界状态，以及低于该第一临界状态的一第二临界状态，其特征在于，该多级单元编程方法包括：
重复地改变施加至一第一多级单元的偏压以将该第一多级单元编程至该第一临界状态，并侦测该第一多级单元何时到达一第一预定阈值电压；
在到达该第一预定阈值电压时，记录施加至该第一多级单元的偏压；以及
将一第二多级单元编程至该第二临界状态，该第二多级单元的编程包含施加一第一初始偏压至该第二多级单元，该第一初始偏压为所记录的偏压的函数。
2、根据权利要求1所述的多级单元编程方法，其特征在于，其中于侦测该第一多级单元何时到达该第一预定阈值电压的步骤中，该第一多级单元通过该第二临界状态的编程验证操作。
3、根据权利要求1所述的多级单元编程方法，其特征在于，其中该第一初始偏压等于所记录的偏压。
4、根据权利要求1所述的多级单元编程方法，其特征在于，其中该第一初始偏压与所记录的偏压相差一预定电压值。
5、根据权利要求1所述的多级单元编程方法，其特征在于，其中于改变施加至该第一多级单元的偏压的步骤中，是改变施加至该第一多级单元的漏极的偏压。
6、根据权利要求1所述的多级单元编程方法，其特征在于，其中于改变施加至该第一多级单元的偏压的步骤中，是改变施加至该第一多级单元的栅极的偏压。
7、根据权利要求1所述的多级单元编程方法，其特征在于，其中于编程该第二多级单元至该第二临界状态的步骤中，是改变施加至该第二多级单元的该第一初始偏压。
8、根据权利要求1所述的多级单元编程方法，其特征在于，其中该多个不同的临界状态是包含低于该第二临界状态的一第三临界状态，编程该第二多级单元至该第二临界状态的步骤进一步包括：
重复改变施加至该第二多级单元的该第一初始偏压，并侦测该第二多级单元何时到达一第二预定阈值电压：
在到达该第二预定阈值电压时，记录施加至该第二多级单元的偏压；以及
将一第三多级单元编程至该第三临界状态，该第三多级单元的编程包含施加一第二初始偏压至该第三多级单元，该第二初始偏压为所记录的施加至该第二多级单元的偏压的函数。
9、根据权利要求8所述的多级单元编程方法，其特征在于，其中于侦测该第二多级单元何时到达该第二预定阈值电压的步骤中，该第二多级单元通过该第三临界状态的编程验证操作。
10、根据权利要求8所述的多级单元编程方法，其特征在于，其中施加至该第三多级单元的该第二初始偏压，等于所记录的施加至该第二多级单元的偏压。
11、根据权利要求8所述的多级单元编程方法，其特征在于，其中施加至该第三多级单元的该第二初始偏压，与所记录的施加至该第二多级单元的偏压相差一预定电压值。
12、根据权利要求8所述的多级单元编程方法，其特征在于，其中于改变施加至该第二多级单元的偏压的步骤中，是改变施加至该第二多级单元的漏极的偏压。
13、根据权利要求8所述的多级单元编程方法，其特征在于，其中于改变施加至该第二多级单元的偏压的步骤中，是改变施加至该第二多级单元的栅极的偏压。
14、根据权利要求8所述的多级单元编程方法，其特征在于，其中于编程该第三多级单元的该步骤中，是改变施加至该第三多级单元的该第二初始偏压。
15、一种多级单元编程方法，用以将一页数据编程至该多个多级单元，每一个多级单元至少能够储存至少两个位的数据，该页数据包含对应于一第一临界状态的一第一组数据、对应于低于该第一临界状态的一第二临界状态的一第二组数据、对应于低于该第二临界状态的一第三临界状态的一第三组数据、以及对应于低于该第三临界状态的一第四临界状态的一第四组数据，其特征在于，该多级单元编程方法包括：
重复地改变施加至一第一组多级单元的偏压并执行一编程验证操作，藉以编程该第一组多级单元至该第一临界状态；
在该第一组多级单元之一的阈值电压大于一第一预定阈值电压时，记录施加至该第一组多级单元的偏压，该第一预定阈值电压小于该第一临界状态；
重复地改变施加至一第二组多级单元的偏压并执行一编程验证操作，藉以编程该第二组多级单元至该第二临界状态，其中首先施加至该第二组多级单元的偏压为所记录的施加至该第一组多级单元的偏压的函数；
在该第二组多级单元之一的阈值电压大于一第二预定阈值电压时，记录施加至该第二组多级单元的偏压，该第二预定阈值电压小于该第二临界状态；以及
重复地改变施加至一第三组多级单元的偏压并执行一编程验证操作，藉以编程该第三组多级单元至该第三临界状态，其中首先被施加至该第三组多级单元的偏压为所记录的施加至该第二组多级单元的偏压的函数。
16、根据权利要求15所述的方法，其特征在于，其中该第一预定阈值电压为该第二临界状态的编程验证电压，该第二预定阈值电压为该第三临界状态的编程验证电压。
17、一种集成电路装置，其特征在于，包括：
多个多级单元，可被编程至多个不同的临界状态，该多个临界状态包括一第一临界状态与低于该第一临界状态的一第二临界状态；以及
一偏压配置状态机，用以施加多个偏压配置至该多个多级单元以供编程，其中用以编程的该多个偏压配置包含重复地改变施加至一第一多级单元的偏压，以编程该第一多级单元至该第一临界状态，并侦测该第一多级单元何时到达一第一预定阈值电压，以及施加一第一初始偏压至一第二多级单元，该第一初始偏压为在侦测到该第一多级单元何时到达该第一预定阈值电压时，施加至该第一多级单元的偏压的函数。
18、根据权利要求17所述的集成电路装置，其特征在于，其中该第一初始偏压等于在侦测该第一多级单元到达该第一预定阈值电压时所施加至该第一多级单元的偏压。
19、根据权利要求17所述的集成电路装置，其特征在于，其中该第一初始偏压与在侦测该第一多级单元到达该第一预定阈值电压时所施加至该第一多级单元的偏压相差一预定电压值。
20、根据权利要求17所述的集成电路装置，其特征在于，其中改变施加至该第一多级单元的偏压是改变施加至该第一多级单元的漏极的偏压。
21、根据权利要求17所述的集成电路装置，其特征在于，其中改变施加至该第一多级单元的偏压是改变施加至该第一多级单元的栅极的偏压。
22、根据权利要求17所述的集成电路装置，其特征在于，其中该多个不同的临界状态包含低于该第二临界状态的一第三临界状态，且该偏压配置进一步包含重复地改变施加至该第二多级单元的该第一初始偏压，并侦测该第二多级单元何时到达一第二预定阈值电压，并编程该第二多级单元至第二临界状态，以及施加一第二初始偏压至一第三多级单元，该第二初始偏压为在侦测到该第二多级单元何时到达该第二预定阈值电压时，施加至该第二多级单元的偏压的函数。
23、根据权利要求22所述的集成电路装置，其特征在于，其中施加至该第三多级单元的该第二初始偏压，等于在侦测该第二多级单元到达该第二预定阈值电压时所施加至该第二多级单元的偏压。
24、根据权利要求22所述的集成电路装置，其特征在于，其中施加至该第三多级单元的该第二初始偏压，与在侦测该第二多级单元到达该第二预定阈值电压时所施加至该第二多级单元的偏压相差一预定电压值。
25、根据权利要求22所述的集成电路装置，其特征在于，其中该偏压配置进一步包含重复地改变施加至该第三多级单元的该第二初始偏压以编程该第三多级单元至该第三临界状态。
CN2008101281628A 2008-02-08 2008-07-21 多级单元编程方法及集成电路装置 Active CN101504864B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/028,405 US7639533B2 (en) 2008-02-08 2008-02-08 Multi-level memory cell programming methods
US12/028,405 2008-02-08

Publications (2)

Publication Number Publication Date
CN101504864A true CN101504864A (zh) 2009-08-12
CN101504864B CN101504864B (zh) 2012-03-28

Family

ID=40938740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101281628A Active CN101504864B (zh) 2008-02-08 2008-07-21 多级单元编程方法及集成电路装置

Country Status (2)

Country Link
US (1) US7639533B2 (zh)
CN (1) CN101504864B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996679A (zh) * 2009-08-13 2011-03-30 旺宏电子股份有限公司 一种增进存储器编程效能的方法与装置
CN102034527A (zh) * 2009-09-24 2011-04-27 旺宏电子股份有限公司 程序化一多阶存储器的装置与方法
CN102129884A (zh) * 2010-01-20 2011-07-20 旺宏电子股份有限公司 一种利用位线动态切换增加编程效率的方法与装置
CN102385930A (zh) * 2011-09-05 2012-03-21 南京大学 一种精确的多值存储单元的编程方法
CN103093822A (zh) * 2011-10-27 2013-05-08 慧荣科技股份有限公司 三阶储存单元的闪存装置及其控制方法
CN103198865A (zh) * 2012-01-04 2013-07-10 旺宏电子股份有限公司 页面缓冲器电路装置及其操作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089805B2 (en) 2008-11-20 2012-01-03 Micron Technology, Inc. Two-part programming methods and memories
EP2559036A1 (en) * 2010-04-15 2013-02-20 Ramot at Tel-Aviv University Ltd. Multiple programming of flash memory without erase
US8767459B1 (en) * 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US9887009B2 (en) 2014-10-14 2018-02-06 Macronix International Co., Ltd. Memory page buffer with simultaneous multiple bit programming capability
US20190006016A1 (en) * 2017-06-29 2019-01-03 Intel Corporation Method, system, and apparatus for detecting failure of programming of a memory device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
EP0825611B1 (en) * 1996-08-22 2003-04-09 STMicroelectronics S.r.l. Multilevel non-volatile memory devices
US6714457B1 (en) 2001-09-19 2004-03-30 Aplus Flash Technology, Inc. Parallel channel programming scheme for MLC flash memory
US6847550B2 (en) * 2002-10-25 2005-01-25 Nexflash Technologies, Inc. Nonvolatile semiconductor memory having three-level memory cells and program and read mapping circuits therefor
DE60328354D1 (de) 2003-02-20 2009-08-27 St Microelectronics Srl Programmierverfahren eines elektrisch programmierbaren, nichtflüchtigen Multibithalbleiterspeichers
US7180780B1 (en) 2005-11-17 2007-02-20 Macronix International Co., Ltd. Multi-level-cell programming methods of non-volatile memories
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996679A (zh) * 2009-08-13 2011-03-30 旺宏电子股份有限公司 一种增进存储器编程效能的方法与装置
CN102034527A (zh) * 2009-09-24 2011-04-27 旺宏电子股份有限公司 程序化一多阶存储器的装置与方法
CN102034527B (zh) * 2009-09-24 2013-07-24 旺宏电子股份有限公司 程序化一多阶存储器的装置与方法
CN102129884A (zh) * 2010-01-20 2011-07-20 旺宏电子股份有限公司 一种利用位线动态切换增加编程效率的方法与装置
CN102385930A (zh) * 2011-09-05 2012-03-21 南京大学 一种精确的多值存储单元的编程方法
CN102385930B (zh) * 2011-09-05 2014-08-27 南京大学 一种精确的多值存储单元的编程方法
CN103093822A (zh) * 2011-10-27 2013-05-08 慧荣科技股份有限公司 三阶储存单元的闪存装置及其控制方法
CN103093822B (zh) * 2011-10-27 2016-08-10 慧荣科技股份有限公司 三阶储存单元的闪存装置及其控制方法
CN103198865A (zh) * 2012-01-04 2013-07-10 旺宏电子股份有限公司 页面缓冲器电路装置及其操作方法
CN103198865B (zh) * 2012-01-04 2016-05-18 旺宏电子股份有限公司 页面缓冲器电路装置及其操作方法

Also Published As

Publication number Publication date
CN101504864B (zh) 2012-03-28
US7639533B2 (en) 2009-12-29
US20090201725A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
CN101504864B (zh) 多级单元编程方法及集成电路装置
CN109979511B (zh) 操作非易失性存储器装置的方法以及擦除数据的方法
US8705279B2 (en) Nonvolatile memory device and reading method thereof
US10643712B2 (en) Semiconductor memory device for improving high temperature data retention
CN101849264B (zh) 响应于降级控制存储器装置
US7558114B2 (en) Flash memory device capable of improving reliability
CN111630599A (zh) 在第一编程遍次中省略验证测试的用于存储器设备的多遍编程过程
CN107871522B (zh) 在存储设备中读取数据的方法及非易失性存储设备
US20160180945A1 (en) Efficient scanning of nonvolatile memory blocks
US8838881B2 (en) Transfer command with specified sense threshold vector component
US8493793B2 (en) Nonvolatile memory device and erasure method thereof
KR101082756B1 (ko) 반도체 메모리 소자의 동작 방법
US8120954B2 (en) Method, apparatus, and system for erasing memory
US10311956B2 (en) Semiconductor memory device and operating method thereof
CN113196401A (zh) 对由于块氧化物减薄引起的编程速度变化进行补偿的存储器设备
TWI742781B (zh) 半導體記憶裝置
CN105006251A (zh) Nand型闪存及其程序化方法
KR20140026141A (ko) 반도체 메모리 장치 및 이의 동작 방법
US9136009B1 (en) Method to improve accuracy of a low voltage state in flash memory cells
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
CN103489480A (zh) 非易失性存储器件以及控制该非易失性存储器件的方法
EP1763039B1 (en) Method and apparatus for protection from over-erasing nonvolatile memory cells
KR20170092959A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20090068620A (ko) 불휘발성 메모리 소자의 동작 방법
KR20100138545A (ko) 불휘발성 메모리 소자의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant