CN102385930B - 一种精确的多值存储单元的编程方法 - Google Patents
一种精确的多值存储单元的编程方法 Download PDFInfo
- Publication number
- CN102385930B CN102385930B CN201110260402.1A CN201110260402A CN102385930B CN 102385930 B CN102385930 B CN 102385930B CN 201110260402 A CN201110260402 A CN 201110260402A CN 102385930 B CN102385930 B CN 102385930B
- Authority
- CN
- China
- Prior art keywords
- programming
- voltage
- threshold voltage
- level
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 238000003860 storage Methods 0.000 claims description 87
- 239000000758 substrate Substances 0.000 claims description 48
- 238000012795 verification Methods 0.000 claims description 21
- 238000009825 accumulation Methods 0.000 claims description 11
- 239000002784 hot electron Substances 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 3
- 238000005036 potential barrier Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 33
- 238000009826 distribution Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 9
- 230000014759 maintenance of location Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000000452 restraining effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100129500 Caenorhabditis elegans max-2 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
精确的多值存储单元编程方法，步骤如下：首先将处于擦除状态的单元以较低的编程脉冲电压，通过连续的多个脉冲ISPP方法编程到阈值电压最低位的编程状态；验证编程后的阈值电压是否达到第一级编程验证电压VPV1，如果达到，则停止编程，记录第一级编程最后的编程脉冲电压V1max；以第一级编程状态最后的编程脉冲电压V1max为初始电压进行ISSP方式的编程；验证编程后的阈值电压是否达到第二级编程验证电压；VPV2如果达到，则停止编程，记录下第二级编程最后的编程电压V2max；否则继续进行第二级编程操作；继续相同操作，直到完成所有比特的存储。编程后能获得很窄的电子分布。
Description
技术领域
本发明涉及非挥发性快闪存储器的编程方法，特别是局部俘获型存储器实现多值存储的一种精确的编程方法。
背景技术
非挥发性快闪存储器已经广泛应用于U盘驱动器、MP3播放器、数码相机、个人数字助理、移动电话和手提电脑等各种便携式电子产品。增加存储容量和降低生产成本成为非挥发性快闪存储器最重要的技术问题。近年来通过多值存储技术来增加存储密度和降低生产成本越来越受到重视，已经成为了非挥发性快闪存储器研究的热点。不同于单值存储单元只能存储1位比特，多值存储单元是利用不同的编程电压或编程时间，改变存储层上存储的电荷的数量得到若干个不同的阈值电压。通过读取存储单元的电流值来确定单元的阈值电压决定所存储的比特位，从而可以使单个存储单元实现多位比特值的存储。
传统的多值存储技术面临诸多问题。首先，在实现多值存储时，由于受到总的编程窗口的限制，不同存储状态所对应的阈值电压的分布很窄。其次，为了将多值单元存储的信息准确地读出，不同编程状态的阈值电压之间应当要有足够的间距，但这个间距对多值单元来说相对较小。因此经过多次编程/擦除后多值单元具有的多个阈值电压之间容易出现交叠，从而使读出电路很难分辨出所存储的比特。第三， 对于局部俘获型快闪存储器，它能在存储单元左右两边不同位置实现信息存储，使一个单元能同时存储2位比特。然而现有的编程技术并不能实现非常好的局部编程，存储的电子会向沟道一侧扩展，严重影响耐受性和保持特性。当存储单元的沟道尺寸近一步减小，单元左右两边存储的比特会互相干扰，第二位比特效应很严重。
传统的2比特多值单元的编程方法所得到的阈值电压分布如图1所示。为了提高编程的精度，一个幅值递增的连续脉冲(ISPP)编程方法被广泛使用。2比特多值单元具有一个擦除状态和3种编程状态。如果将存储单元从擦除状态100编程到阈值电压最低的第一级编程状态102，则使用初始脉冲幅值较低的ISPP方法进行编程。编程后进行验证操作，如果验证编程后的阈值电压达到第一级编程验证电压VPV1，则停止编程。如果将存储单元从擦除状态100编程到阈值电压次高的第二级编程状态103，则使用初始脉冲幅值中等的ISPP方法进行编程。接着进行编程后验证操作，如果验证编程后的阈值电压达到第二级编程验证电压VPV2，则停止编程。如果将存储单元从擦除状态100编程到阈值电压最高的第三级编程状态104，则使用初始脉冲幅值较高的ISPP方法进行编程。接着进行编程后验证操作，如果验证编程后的阈值电压达到第三级编程验证电压VPV3, 则停止编程。如果要将存储单元擦除到擦除状态，则进行擦除操作，然后执行擦除验证操作。如果单元的阈值电压小于擦除验证电压VE，则停止擦除操作。擦除状态100，第一级编程状态102，第二级编程状态103和第三级编程状态104之间分别有读窗口101，103，105进行分开。传统的ISPP多值单元的编程方法在编程较高的阈值电压时，所使用的编程脉冲的初始幅值就很大，则对于局部俘获型快闪存储单元就会使电子的分布范围过宽，使编程/擦除位置不匹配更严重，使存储单元的耐受性和保持特性退化，对短沟道存储单元还会加重第二位比特效应。
针对传统的多值单元的编程方法，本发明提出了一种精确的编程方法。该方法对于不同的编程状态，都能使存储单元的阈值电压从擦除状态准确地编程到特定值，且使每个存储状态下对应的阈值电压分布很窄。针对非挥发性局部俘获型存储器，还能使编程注入的电荷局部存储在漏结上方很狭窄的存储区域内，能够提高存储单元的编程/擦除耐受性和保持特性，降低了第二位比特效应带来的影响。
发明内容
本发明目的是：针对非挥发性局部俘获型存储器，提出了一种新的多值存储操作的编程方法，使存储单元的阈值电压能准确地编程到预定值，且使存储的电荷在存储层中有具有很窄的空间分布。
技术方案：一种准确的多值存储单元编程方法，根据本发明， 2比特或更大比特的多值存储单元的编程操作包括下面的步骤：首先将处于擦除状态的单元以较低的编程脉冲电压，通过脉冲幅度递增的连续多脉冲ISPP方法编程到阈值电压最低位的编程状态；验证编程后的阈值电压是否达到第一级编程验证电压VPV1，如果达到，则停止编程，记录第一级编程最后的编程脉冲电压V1max；否则继续进行第一级编程操作；以第一级编程状态最后的编程脉冲电压V1max为初始电压进行ISSP方式的编程；验证编程后的阈值电压是否达到第二级编程验证电压VPV2。如果达到，则停止编程，记录下第二级编程最后的编程电压V2max；否则继续进行第二级编程操作；然后以第二级编程操作最后的编程脉冲电压V2max为初始电压进行ISPP方式的编程；验证编程后的阈值电压是否达到第三级编程验证电压VPV3。如果达到，则停止编程，记录下第三级编程最后的编程电压V3max；否则继续进行第三级编程操作。继续相同操作，直到完成所有比特的存储。
不同编程状态的存储单元分别进行擦除操作。然后执行擦除验证操作，如果单元的阈值电压小于擦除验证电压VEV，则停止擦除操作。
如果要将存储单元从擦除状态编程到阈值电压次高位的第二级编程状态，则先进行前面所述阈值电压最低位的第一级编程操作，将存储单元先编程到第一级状态；如果要将存储单元从擦除状态编程到阈值电压最高位的第三级编程状态，则先进行前面所述第一级和第二级编程状态的操作，然后以第二级编程操作最后的编程脉冲电压V2max为初始电压进行ISPP方式的编程。
针对局部俘获型非挥发性存储器，上述多值单元的每一个编程状态的编程操作均可采用衬底正偏压抑制第二代热电子注入的CHE编程方法，或者采用脉冲激发的衬底热电子注入（PASHEI）的编程方法实现电荷局部的存储。
当采用衬底正偏压CHE编程方法，器件的衬底接～2V的正偏压，漏极接3V～5V的正偏压，栅极接5V～8V的正偏压，源极接地。由于衬底接正偏压，抑制了衬底的第二代热电子的产生，使热电子仅在漏结附近注入到存储层，提高了局部存储的性能。在进行阈值电压最低位的第一级编程时，漏极编程脉冲电压从某个最小值开始逐渐递增，当编程后的阈值电压大于第一级编程验证电压VPV1时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压Vd1max。若编程状态是阈值电压次高位的第二级编程状态时，则继续执行编程操作。漏极编程脉冲电压从Vd1max开始逐渐递增，当编程后的阈值电压大于第二级编程验证电压VPV2时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压Vd2max。若编程状态是阈值电压最高位的第三级编程状态时，则继续执行编程操作。漏极编程脉冲电压从Vd2max开始逐渐递增，当编程后的阈值电压大于第二级编程验证电压VPV3时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压Vd3max。继续相同操作，直到完成所有比特的存储。
上述编程操作方案也可采用脉冲激发的衬底热电子注入的编程方法进行多值存储，该编程方法分为两个阶段。该编程方法分为两个阶段。首先在第一阶段将器件的漏极接～-2V的负偏压，栅极接～0.2V的正偏压，衬底和源极接地。由于P型衬底和漏区之间的PN结处于正偏，则衬底和漏区之间产生大量的电子-空穴对。紧接着器件进入第二编程阶段。漏极的电压在最短的时间内迅速变成2.5V～4V，栅极的正偏压增加到～5V，衬底和源极依然接地。从编程第一阶段转到第二阶段，衬底和漏极之间的PN结迅速地由正偏变成反偏，则在漏结形成了较宽的耗尽区。与此同时第一编程阶段在衬底收集的电子在电场作用下漂移到漏结的耗尽区并与晶格发生碰撞电离产生大量的电子-空穴对。一部分产生的电子获得足够的能量后越过Si/SiO2的势垒注入到漏结上方的存储层中。通过微小的改变漏极上电压大小，可控制注入到存储层中电荷的数量，从而实现多值存储。在进行阈值电压最低位的第一级编程状态时，第二阶段漏极脉冲编程电压从较低值开始逐渐递增，当编程后的阈值电压大于第一级编程验证电压VPV1时则停止编程操作，同时记录下最大的漏极编程电压V’1dmax。若编程状态是阈值电压次高位的编程状态时，则继续执行编程操作。漏极编程脉冲电压从V’d1max开始逐渐递增，当编程后的阈值电压大于第二级编程验证电压VPV2时则停止编程操作，同时记录下最大的漏极编程电压V’d2max。若编程状态是阈值电压最高位的第三级编程状态时，则继续执行编程操作。漏极编程脉冲电压从V’d2max开始逐渐递增，当编程后的阈值电压大于第三级编程验证电压VPV3时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压V’d3max。继续相同操作，直到完成所有比特的存储。
本发明对于采用衬底正偏压热电子注入或脉冲激发的衬底热电子注入实现不同阈值电压的多值编程状态，均可使用单边的带-带遂穿热空穴注入（BBHH）擦除机制，将编程后的状态擦除到擦除状态。
本发明的有益效果：
本发明所述的多值单元存储的编程方法相对于现有的各种多值单元存储的编程方法发明，主要具有以下几个突出的优点：
（1）编程后电子实现更窄的局部存储，空间分布范围小；
（2）每个编程状态对应的阈值电压分布窄；
（3）编程准确，精度高，不同编程状态不会出现交叠；
（4）对于短沟道存储单元，减小了第二位比特效应；
（5）良好的编程/擦除的耐受力和保持特性。
附图说明
图1是传统的2比特多值存储单元进行编程操作的阈值电压分布示意图。
图2是本发明进行2比特多值存储单元编程操作的阈值电压分布示意图,abc从上至下三图表示三级编程过程。
图3A，3B,3C 是本发明进行2比特多值存储的编程操作流程图。
图4是采用衬底正偏压的CHE方法实现不同编程状态的编程原理示意图。
图5是采用脉冲激发的衬底热电子注入方法实现不同编程状态的编程原理示意。
具体实施方式
本发明进行2比特多值存储过程中的阈值电压分布的变化如图2所示，abc从上至下三图表示三级编程过程。存储单元具有一个擦除状态200和三级编程状态201,202,203。其中第三级编程状态203的阈值电压最高，第二级编程状态202的阈值电压次之，第一级编程状态201的阈值电压最低。首先将众多处于擦除状态的单元用较低初始编程电压的ISPP方法编程，得到到第一级编程状态201。编程过程中验证阈值电压是否达到第一级编程验证电压VPV1。如果达到，则停止编程，记录下第一级编程最后的编程脉冲电压V1max。如果存储单元要编程到第二级编程状态202，则先进行前面所述第一级编程操作，将存储单元先编程到201状态，再以201 状态最后的编程脉冲电压V1max为初始电压进行ISSP方式的编程，得到到第二级编程状态202。验证编程后的阈值电压是否达到第二级编程验证电压VPV2。如果达到，则停止编程，记录下第二级编程最后的编程电压V2max。如果存储单元要编程到第三级编程状态203，则要先完成前面所述的第一级和第二级编程操作，将存储单元先编程到202状态，再以第二级编程最后的编程脉冲电压V2max为初始电压进行ISSP方式的编程，得到到第三级编程状态203。验证编程后的阈值电压是否达到第三级编程验证电压VPV3。如果达到，则停止编程，记录下第二级编程最后的编程电压V3max。对不同编程状态的存储单元分别进行擦除操作。然后执行擦除验证操作，如果单元的阈值电压小于擦除验证电压VEV，则停止擦除操作。
在图2 所示的阈值电压分布示意图中，存储单元有4个阈值电压，可以存储2比特的信息，但本发明也可实现8,16或更多值的阈值电压分布，可存储3,4或更多位比特的信息。
按照图3A所示的存储单元编程操作的流程图，是将众多处于低阈值电压擦除状态的存储单元编程到第一级编程状态。首先将众多处于擦除状态的存储单元用较低起始编程电压进行第一级ISPP编程操作300，在编程的过程中，编程脉冲的幅值逐渐递增，逐渐将存储单元编程到阈值电压最低的第一级编程状态。编程过程中执行第一级编程验证操作301，判断编程验证后得到的阈值电压是否达到第一级编程验证电压VPV1 302。如果没有达到，则继续编程；否则停止编程。完成从擦除状态到第一级编程状态的编程操作，记录下第一级编程过程中最后的编程脉冲电压V1max 303。
按照图3B所示的存储单元编程操作的流程图，是将众多处于低阈值电压擦除状态的存储单元编程到第二级编程状态。首先将众多处于擦除状态的存储单元用较低起始编程电压进行第一级ISPP编程操作300，在编程的过程中，编程脉冲的幅值逐渐递增，逐渐将存储单元编程到阈值电压最低的第一级编程状态。编程过程中执行第一级编程验证操作301，判断编程验证后得到的阈值电压是否达到第一级编程验证电压VPV1 302。如果没有达到，则继续编程，否则停止编程。完成从擦除状态到第一级编程状态的编程操作，记录下第一级编程过程中最后的编程脉冲电压V1max 303。然后以V1max为起始编程电压进行第二级ISPP编程操作304。在编程的过程中，编程脉冲的幅值逐渐递增，逐渐将存储单元编程到阈值电压次高的第二级编程状态。编程过程中执行第二级编程验证操作305，判断编程验证后得到的阈值电压是否达到第一级编程验证电压VPV2 306。如果没有达到，则继续编程，否则停止编程。完成从擦除状态到第一级编程状态的编程操作，记录下第一级编程过程中最后的编程脉冲电压Vmax2 307。
按照图3C所示的存储单元编程操作的流程图，是将众多处于低阈值电压擦除状态的存储单元编程到第三级编程状态。首先将众多处于擦除状态的存储单元用较低起始编程电压进行第一级ISPP编程操作300，在编程的过程中，编程脉冲的幅值逐渐递增，逐渐将存储单元编程到阈值电压最低的第一级编程状态。编程过程中执行第一级编程验证操作301，判断编程验证后得到的阈值电压是否达到第一级编程验证电压VPV1 302。如果没有达到，则继续编程，否则停止编程。完成从擦除状态到第一级编程状态的编程操作，记录下第一级编程过程中最后的编程脉冲电压V1max 303。然后以V1max为起始编程电压进行第二级ISPP编程操作304。在编程的过程中，编程脉冲的幅值逐渐递增，逐渐将存储单元编程到阈值电压次高的第二级编程状态。编程过程中执行第二级编程验证操作305，判断编程验证后得到的阈值电压是否达到第一级编程验证电压VPV2 306。如果没有达到，则继续编程，否则停止编程。记录下第二级编程过程中最后的编程脉冲电压V2max 307。然后以V2max为起始编程电压进行第三级ISPP编程操作308。在编程的过程中，编程脉冲的幅值逐渐递增，逐渐将存储单元编程到阈值电压最高的第三级编程状态。编程过程中执行第三级编程验证操作309，判断编程验证后得到的阈值电压是否达到第三级编程验证电压VPV3 310。如果没有达到，则继续编程，否则停止编程。记录下第三级编程过程中最后的编程脉冲电压V3max 311。
实施例：
以局部俘获型SONOS多值存储单元为例，上述多值单元的每一个状态的编程操作均可采用衬底正偏压抑制第二代热电子注入的（CHE）编程方法，或者采用脉冲激发的衬底热电子注入（PASHEI）的编程方法实现电荷局部的编程。图4是采用衬底正偏压的CHE方法实现不同编程状态的编程原理示意图。SONOS存储单元的结构为：在一个P型半导体衬底10上方的两侧设有N型半导体区域构成源极11和漏极12，衬底的正上方，源极和漏极之间是沟道区。沟道区的正上方分别设有隧穿层16、电荷存储层15和阻挡层14，阻挡层的上方是栅极13。当采用衬底正偏压的CHE方法编程时，器件的衬底10接～2V的正偏压，漏极12接3V～5V的正偏压，栅极13接～9V的正偏压，源极11接地。由于衬底接正偏压，抑制了衬底的第二代热电子的产生，使热电子仅在漏结区域注入到存储层，提高了局部存储的性能。如果将存储单元从擦除状态编程到阈值电压最低的第一级编程状态，漏极脉冲电压从最小值～3V开始逐渐递增,进行ISPP方式编程。在编程的过程中执行编程验证操作，当存储单元的阈值电压大于第一级编程验证电压VPV1时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压Vd1max（～3.5V）；否则，继续进行第一级编程操作。如果将存储单元从擦除状态编程到阈值电压次高位的第二级编程状态，则首先完成第一级编程操作。然后漏极脉冲电压从Vd1max开始逐渐递增,进行ISPP方式编程。在编程的过程中执行编程验证操作。当存储单元的阈值电压大于第二级编程验证电压VPV2时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压Vd2max（～4V）；继续进行第二级编程操作。如果将存储单元从擦除状态编程到阈值电压最高位的第三级编程状态，则首先完成第一级和第二级编程操作。然后漏极脉冲电压从Vd2max开始逐渐递增,进行ISPP方式编程。在编程的过程中执行编程验证操作。当存储单元的阈值电压大于第三级编程验证电压VPV3（～4.5V）时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压Vd3max；否则继续进行第三级编程操作。
上述具体的编程操作方案也可采用图5所示的脉冲激发的衬底热电子注入的编程方法进行多值存储。该编程方法分为前后两个阶段。首先在第一阶段将器件的漏极12接～-2V的负偏压，栅极13接～0.2V的正偏压，衬底10和源极11接地。由于P型衬底10和漏区12之间的PN结处于正偏，则衬底10和漏区12之间产生大量的电子-空穴对。紧接着器件进入第二阶段编程。漏极12的电压在最短的时间内迅速变成2.5V～4V，栅极13的正偏压增加到～5V，衬底10和源极11依然接地。从编程第一阶段转到第二阶段，衬底10和漏极12之间的PN结迅速地由正偏变成反偏，则在漏结12形成了较宽的耗尽区。与此同时第一编程阶段在衬底收集的电子在电场作用下漂移到漏结的耗尽区并与晶格发生碰撞电离产生大量的电子-空穴对。一部分产生的电子获得足够的能量后越过Si/SiO2的势垒注入到漏结上方的存储层中。通过微小的改变漏极13上电压大小，可控制注入到存储层中电荷的数量，从而实现多值存储。如果将存储单元从擦除状态编程到阈值电压最低的第一级编程状态，PASHEI方法中第二阶段的漏极脉冲电压从最小值～2.5V开始逐渐递增,进行ISPP方式编程。在编程的过程中执行编程验证操作，当存储单元的阈值电压大于第一级编程验证电压VPV1时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压V’d1max；否则，继续进行第一级编程操作。如果将存储单元从擦除状态编程到阈值电压次高位的第二级编程状态，则首先完成第一级编程操作。然后漏极脉冲电压从V’d1max开始逐渐递增进行ISPP方式编程。在编程的过程中执行编程验证操作。当存储单元的阈值电压大于第二级编程验证电压VPV2时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压V’d2max；继续进行第二级编程操作。如果将存储单元从擦除状态编程到阈值电压最高位的第三级编程状态，则首先完成第一级和第二级编程操作。然后漏极脉冲电压从V’d2max开始逐渐递增,进行ISPP方式编程。在编程的过程中执行编程验证操作。当存储单元的阈值电压大于第三级编程验证电压VPV3时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压V’d3max；继续进行第三级编程操作。继续相同操作，直到完成所有比特的存储。
在本发明的编程方法中对于采用衬底正偏压CHE编程和脉冲激发的衬底热电子注入的编程方法实现不同的编程状态，均可使用单边的BBHH擦除机制，将编程后的状态擦除到负阈值的初始状态。
Claims (4)
1.一种精确的多值存储单元编程方法，其特征是编程操作包括下面的步骤：首先将处于擦除状态的单元以较低的编程脉冲电压，通过连续的多个脉冲ISPP方法编程到阈值电压最低位的编程状态；验证编程后的阈值电压是否达到第一级编程验证电压VPV1，如果达到，则停止编程，记录第一级编程最后的编程脉冲电压V1max；否则继续进行第一级编程操作；以第一级编程状态最后的编程脉冲电压V1max为初始电压进行ISSP方式的编程；验证编程后的阈值电压是否达到第二级编程验证电压VPV2；如果达到，则停止编程，记录下第二级编程最后的编程脉冲电压V2max；否则继续进行第二级编程操作；然后以第二级编程操作最后的编程脉冲电压V2max为初始电压进行ISPP方式的编程；验证编程后的阈值电压是否达到第三级编程验证电压VPV3；如果达到，则停止编程，记录下第三级编程最后的编程脉冲电压V3max；否则继续进行第三级编程操作，继续相同操作，直到完成所有比特的存储；如果要将存储单元从擦除状态编程到阈值电压次高位的第二级编程状态，则先进行前面所述阈值电压最低位的第一级编程操作，将存储单元先编程到第一级状态；如果要将存储单元从擦除状态编程到阈值电压最高位的第三级编程状态，则先进行前面所述第一级和第二级编程状态的操作，然后以第二级编程操作最后的编程脉冲电压V2max为初始电压进行ISSP方式的编程。
2.根据权利要求1所述的精确的多值存储单元编程方法，其特征是针对局部俘获型非挥发性存储器，上述多值单元的每一个编程状态的编程操作均采用衬底正偏压抑制第二代热电子注入的CHE编程方法，或者采用脉冲激发的衬底热电子注入PASHEI的编程方法实现电荷局部的存储。
3.根据权利要求2所述的精确的多值存储单元编程方法，其特征是当采用衬底正偏压CHE编程方法，器件的衬底接～2V的正偏压，漏极接3V～5V的正偏压，栅极接5V～8V的正偏压，源极接地；由于衬底接正偏压，抑制了衬底的第二代热电子的产生，使热电子仅在漏结附近注入到存储层，提高了局部存储的性能；在进行阈值电压最低位的第一级编程时，漏极编程脉冲电压从某个最小值开始逐渐递增，当编程后的阈值电压大于第一级编程验证电压VPV1时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压Vd1max；若编程状态是阈值电压次高位的第二级编程状态时，则继续执行编程操作；漏极编程脉冲电压从Vd1max开始逐渐递增，当编程后的阈值电压大于第二级编程验证电压VPV2时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压Vd2max；若编程状态是阈值电压最高位的第三级编程状态时，则继续执行编程操作；漏极编程脉冲电压从Vd2max开始逐渐递增，当编程后的阈值电压大于第三级编程验证电压VPV3时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压Vd3max；继续相同操作，直到完成所有比特的存储。
4.根据权利要求2所述的精确的多值存储单元编程方法，其特征是采用脉冲激发的衬底热电子注入的编程方法进行多值存储，该编程方法分为两个阶段：在第一阶段将器件的漏极接～-2V的负偏压，栅极接～0.2V的正偏压，衬底和源极接地；由于P型 衬底和漏区之间的PN结处于正偏，则衬底和漏区之间产生大量的电子-空穴对；紧接着器件进入第二编程阶段，漏极的电压在最短的时间内迅速变成2.5V～4V，栅极的正偏压增加到～5V，衬底和源极依然接地；从编程第一阶段转到第二阶段，衬底和漏极之间的PN结迅速地由正偏变成反偏，则在漏结形成了较宽的耗尽区；与此同时第一编程阶段在衬底收集的电子在电场作用下漂移到漏结的耗尽区并与晶格发生碰撞电离产生大量的电子-空穴对；一部分产生的电子获得足够的能量后越过Si/SiO2的势垒注入到漏结上方的存储层中；通过微小的改变漏极上电压大小，能控制注入到存储层中电荷的数量，从而实现多值存储；在进行阈值电压最低位的第一级编程状态时，第二阶段漏极脉冲编程电压从较低值开始逐渐递增，当编程后的阈值电压大于第一级编程验证电压VPV1时则停止编程操作，同时记录下最大的漏极编程电压V’1dmax；若编程状态是阈值电压次高位的编程状态时，则继续执行编程操作；漏极编程脉冲电压从V’d1max开始逐渐递增，当编程后的阈值电压大于第二级编程验证电压VPV2时则停止编程操作，同时记录下最大的漏极编程电压V’d2max；若编程状态是阈值电压最高位的第三级编程状态时，则继续执行编程操作；漏极编程脉冲电压从V’d2max开始逐渐递增，当编程后的阈值电压大于第三级编程验证电压VPV3时则停止编程操作，同时记录下此时最大的漏极脉冲编程电压V’d3max；继续相同操作，直到完成所有比特的存储。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110260402.1A CN102385930B (zh) | 2011-09-05 | 2011-09-05 | 一种精确的多值存储单元的编程方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110260402.1A CN102385930B (zh) | 2011-09-05 | 2011-09-05 | 一种精确的多值存储单元的编程方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102385930A CN102385930A (zh) | 2012-03-21 |
| CN102385930B true CN102385930B (zh) | 2014-08-27 |
Family
ID=45825263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110260402.1A Expired - Fee Related CN102385930B (zh) | 2011-09-05 | 2011-09-05 | 一种精确的多值存储单元的编程方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102385930B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10586832B2 (en) | 2011-02-14 | 2020-03-10 | Attopsemi Technology Co., Ltd | One-time programmable devices using gate-all-around structures |
| CN104103313B (zh) * | 2013-04-03 | 2017-10-24 | 旺宏电子股份有限公司 | 非易失性存储器及其编程方法 |
| US9734912B2 (en) * | 2015-11-25 | 2017-08-15 | Macronix International Co., Ltd. | Reprogramming single bit memory cells without intervening erasure |
| CN106847337B (zh) * | 2015-12-04 | 2020-05-12 | 北京兆易创新科技股份有限公司 | 一种存储单元的编程方法和装置 |
| US11615859B2 (en) | 2017-04-14 | 2023-03-28 | Attopsemi Technology Co., Ltd | One-time programmable memories with ultra-low power read operation and novel sensing scheme |
| CN110189783B (zh) * | 2019-04-15 | 2021-04-06 | 华中科技大学 | 非易失性三维半导体存储器件的多值编程方法及系统 |
| US11244734B2 (en) | 2019-12-27 | 2022-02-08 | Sandisk Technologies Llc | Modified verify scheme for programming a memory apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1658329A (zh) * | 2004-02-19 | 2005-08-24 | 恩益禧电子股份有限公司 | 非易失半导体存储设备以及在其中编程的方法 |
| CN101504864A (zh) * | 2008-02-08 | 2009-08-12 | 旺宏电子股份有限公司 | 多级单元编程方法及集成电路装置 |
-
2011
- 2011-09-05 CN CN201110260402.1A patent/CN102385930B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1658329A (zh) * | 2004-02-19 | 2005-08-24 | 恩益禧电子股份有限公司 | 非易失半导体存储设备以及在其中编程的方法 |
| CN101504864A (zh) * | 2008-02-08 | 2009-08-12 | 旺宏电子股份有限公司 | 多级单元编程方法及集成电路装置 |
Non-Patent Citations (4)
| Title |
|---|
| 《A new programming technique for flash memory devices》;Zhizheng Liu et al;《VLSI technology,systems,and applications,1999》;19991231;第195-198页 * |
| 《New operating mode based on electron/hole profile matching in nitride-based nonvolatile memories》;A.Furnemont et al;《IEEE electron device letters》;20070430;第28卷(第4期);第276-278页 * |
| A.Furnemont et al.《New operating mode based on electron/hole profile matching in nitride-based nonvolatile memories》.《IEEE electron device letters》.2007,第28卷(第4期),第276-278页. |
| Zhizheng Liu et al.《A new programming technique for flash memory devices》.《VLSI technology,systems,and applications,1999》.1999,第195-198页. |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102385930A (zh) | 2012-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102385930B (zh) | 一种精确的多值存储单元的编程方法 | |
| CN101847437B (zh) | 半导体存储器件的操作方法 | |
| CN102509727B (zh) | 陷阱电荷俘获型快闪存储器阵列结构及其操作方法 | |
| WO2002073623A1 (fr) | Dispositif de stockage permanent semi-conducteur | |
| CN106504791A (zh) | 存储装置、存储系统、操作存储装置以及存储系统的方法 | |
| CN110190059B (zh) | 半导体存储装置及半导体存储装置的控制方法 | |
| JPH0935488A (ja) | 不揮発性記憶装置 | |
| CN103824593A (zh) | 闪存单元的操作方法 | |
| JP5080663B2 (ja) | 半導体記憶装置 | |
| CN105226065B (zh) | 一种双位sonos存储器及其编译、擦除和读取方法 | |
| Wu et al. | Experimental investigation of threshold voltage temperature effect during cross-temperature write–read operations in 3-D NAND flash | |
| CN102509559B (zh) | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 | |
| CN102436849A (zh) | 一种局部俘获型快闪存储器实现多值/多位存储的操作方法 | |
| CN1774769A (zh) | 编程双单元存储器件以在各单元中储存多个数据状态的方法 | |
| US7835192B2 (en) | Method for programming a nonvolatile memory | |
| CN103745748A (zh) | 一种改进的差分架构SONOS Flash存储单元 | |
| CN102298971B (zh) | 一种非挥发性快闪存储器高密度多值存储的操作方法 | |
| US8462556B1 (en) | Method for operating a high density multi-level cell non-volatile flash memory device | |
| CN102411991A (zh) | 一种非挥发性存储器低压快速窄注入编程方法 | |
| CN104751898B (zh) | Nor型flash数据恢复的方法 | |
| CN103531241A (zh) | 存储单元的读取方法 | |
| CN105895157B (zh) | 降低临界电压的方法、非挥发性记忆体及其擦除操作方法 | |
| CN102592674A (zh) | 单管存储器阵列擦除的方法 | |
| CN102169724B (zh) | 存储器元件的操作方法 | |
| CN103165188A (zh) | 一种多位非挥发存储单元及阵列的编程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140827 Termination date: 20170905 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |