CN110189783B - 非易失性三维半导体存储器件的多值编程方法及系统 - Google Patents
非易失性三维半导体存储器件的多值编程方法及系统 Download PDFInfo
- Publication number
- CN110189783B CN110189783B CN201910299538.XA CN201910299538A CN110189783B CN 110189783 B CN110189783 B CN 110189783B CN 201910299538 A CN201910299538 A CN 201910299538A CN 110189783 B CN110189783 B CN 110189783B
- Authority
- CN
- China
- Prior art keywords
- state
- programming
- memory cell
- value
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种非易失性三维半导体存储器件的多值编程方法及系统,属于半导体存储技术领域,包括:根据数据编码关系确定待存储数据所对应的存储单元状态,作为目标状态;若目标状态为擦除状态,则多值编程操作结束;否则,对存储单元施加编程脉冲,并通过逐步增加编程脉冲的幅值和宽度的方式将存储单元从擦除状态依次编程到阈值电压较高的状态,以使得存储单元达到目标状态,从而实现多值编程;其中,数据编码关系为存储单元所存储的2比特数据的取值与存储单元状态的一一对应关系;编程过程中,存储单元在任意两个相邻状态下的阈值电压之差大于最小电压间隔。本发明可实现对非易失性三维半导体存储器件的多值编程,并具有较高的编程精度。
Description
技术领域
本发明属于半导体存储技术领域,更具体地,涉及一种非易失性三维半导体存储器件的多值编程方法及系统。
背景技术
闪存(Flash)作为一种非易失性存储器,可以分为NAND闪存和NOR闪存两类。NOR闪存的每个存储单元独立地与位线和字线连接,因此表现良好的随机存储特性;NAND闪存的多个存储单元串联在一起进行,因而表现良好的集成特性,在高密度闪存阵列的实现中获得了广泛的应用。
随着特征尺寸的减小,平面结构的闪存阵列将会面对临近单元串扰加重、浮栅存储电子数目过少等问题。为了继续提高存储密度,三维垂直堆叠结构的闪存阵列获得了发展。三维垂直NAND存储串在2001年被首次公开(“Novel Ultra High Density Memory Witha Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”,IEDM Proc.(2001)33-36)。但是,这种三维垂直NAND存储串每个单元只能存储一位数据。多值存储是实现存储器的容量扩充的有效方式之一。
中国发明专利“一种非易失性高密度三维半导体存储器件及其制备方法”(申请号:201410471371.8)提供了一种非易失性高密度三维半导体存储器,包括由多个垂直方向的三维NAND存储串构成的存储串阵列,三维NAND存储串的具体结构如图1所示,其中,单个存储单元具体为四边形。该专利通过改变制备工艺在形成栅电极与浮置栅极之间的阻隔电介质层时,使得同一个存储单元的阻隔电介质层存在不同厚度d1、d2、d3和d4,并且电荷存储层采用可以固定存储电荷的浮栅介质(例如金属纳米晶),从而在不同栅极电压下,可以有相应程度的电荷隧穿及不同的浮栅电荷存储量,这样就可以使得三维NAND存储串中,每一个存储单元都具备了存储至少两位数据的能力,大大提高了存储密度。但是,为了利用上述三维NAND存储串存储具体的数据,还缺少一种行之有效的多值编程方法。
发明内容
针对现有技术的缺陷和改进需求,本发明提供了一种非易失性三维半导体存储器件的多值编程方法及系统,其目的在于,实现对非易失性三维半导体存储器件的多值编程。
为实现上述目的,按照本发明的一个方面,提供了一种非易失性三维半导体存储器件的多值编程方法,用于在每个存储单元中实现2比特数据存储,包括:
(1)根据数据编码关系确定待存储数据所对应的存储单元状态,作为目标状态;
(2)若目标状态为擦除状态,则多值编程操作结束;否则,对存储单元施加编程脉冲,并通过逐步增加编程脉冲的幅值和宽度的方式将存储单元从擦除状态依次编程到阈值电压较高的状态,直至存储单元达到目标状态,从而实现多值编程;
其中,数据编码关系为存储单元所存储的2比特数据的取值与存储单元状态的一一对应关系。
进一步地,步骤(2)中,编程过程中,存储单元在任意两个相邻状态下的阈值电压之差大于预设的最小电压间隔,以使得存储单元存储不同数据时对应的阈值电压分布较窄,从而更好的区分数据状态并避免不同状态相互影响。
作为进一步优选地,最小电压间隔大于两个相邻存储单元状态的电压间隔的最小值。
作为进一步优选地,步骤(2)中,目标状态不为擦除状态时,对存储单元施加编程脉冲,并通过逐渐增加编程脉冲的幅值和宽度的方式将存储单元从擦除状态依次编程到阈值电压较高的状态,以使得存储单元达到目标状态,包括:
(22)在编程脉冲结束后,获得存储单元的阈值电压Vth,若Vth>Vc,则转入步骤(25);否则,转入步骤(23);
(23)若编程脉冲的幅值达到预设的最大幅值Vmax,则转入步骤(24);否则,根据预设的幅值步长ΔV增加编程脉冲的幅值,并转入步骤(22);
(24)若编程脉冲的宽度达到预设的最大宽度tmax,则判定操作失败,并结束操作;否则,根据预设的宽度步长Δt增加编程脉冲的宽度,并转入步骤(22);
其中,ΔVmin为最小电压间隔。
作为进一步优选地,本发明所提供的非易失性三维半导体存储器件的多值编程方法,还包括:
在操作失败时,调整所述最大幅值Vmax或所述最大宽度tmax的取值,或者同时调整所述最大幅值Vmax和所述最大宽度tmax的取值后,转入步骤(23),以继续多值编程操作。
进一步地,进行数据编码时,所选定的4个存储单元状态为擦除状态以及3个阈值电压分布均高于擦除状态的存储单元状态;
或者,进行数据编码时,所选定的4个存储单元状态为4个阈值电压分布均高于擦除状态的存储单元状态。
按照本发明的第二方面,提供了一种存储系统,包括非易失性三维半导体存储器件及控制器,其中,控制器包括:编码模块以及多值编程模块;
编码模块用于根据数据编码关系确定待存储数据所对应的存储单元状态,作为目标状态;
多值编程模块用于在目标状态为擦除状态时结束多值编程操作;多值编程模块还用于在目标状态不为擦除状态时,对存储单元施加编程脉冲,并通过逐渐增加编程脉冲的幅值和宽度的方式将存储单元从擦除状态依次编程到阈值电压较高的状态,以使得存储单元达到目标状态,从而实现多值编程;
其中,数据编码关系为存储单元所存储的2比特数据的取值与存储单元状态的一一对应关系。
进一步地,多值编码模块在编程过程中,使得存储单元在任意两个相邻状态下的阈值电压之差大于预设的最小电压间隔。
总体而言,通过本发明所构思的以上技术方案,能够取得以下有益效果:
(1)本发明所提供的非易失性三维半导体存储器件的多值编程方法及系统,通过逐步增加幅值和宽度的方式,逐步调整施加于具有不同介质层厚度的四边形存储单元上的编程脉冲,使得存储单元最终达到与待存储数据相对应的目标状态,能够实现对非易失性三维半导体存储器件的多值编程,并且精度较高。
(2)本发明所提供的非易失性三维半导体存储器件的多值编程方法及系统,在编程过程中,通过保证存储单元在任意两个相邻状态下的阈值电压之差大于预设的最小电压间隔,能够使得存储单元存储不同数据时对应的阈值电压分布较窄,从而更好的区分数据状态并避免不同状态相互影响,提高多值编程的精度。
附图说明
图1为现有的非易失性三维半导体存储器件的结构示意图;
图2为图1所示的非易失性三维半导体存储器件中单个存储单元的阈值电压分布图;
图3为本发明实施例提供的非易失性三维半导体存储器件的多值编程方法流程图;
图4为本发明实施例提供的一级编程操作流程图;
图5为本发明实施例提供的2比特数据多值编程的编程操作流程图;
在所有附图中,相同的附图标记用来表示相同的元件或者结构,其中:
1为半导体区域,121为控制栅电极,7为阻隔电介质层,9为电荷存储层,11为隧穿电介质层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
在详细解释本发明的技术方案之前,先对本发明所适用的非易失性半导体存储器件的结构及工作机制进行简单介绍。
本发明所适用的非易失性半导体存储器件包括由多个位于垂直方向的三维NAND存储串构成的存储串阵列,每个三维NAND存储串包括半导体区域1,以及围绕半导体区域1的四层包括结构;半导体区域1包括沟道以及与沟道两端连接的源极和漏极;源极与漏极串联连接;如图1所示,沟道为方柱形结构;四层包括结构从里到外依次为隧穿电介质层11、电荷存储层9、阻隔电介质层7以及控制栅电极121;阻隔电介质层7在不同的方向具有不同的厚度,依次为d1、d2、d3和d4,并满足d1<d2<d3<d4;
图1所示的非易失性三维半导体器件在工作时,通过在控制栅电极施加正电压,使电子从半导体沟道通过隧穿电介质层进入电荷存储层实现写入操作,即编程(program)操作;通过在源极施加正电压,利用隧穿电介质层和沟道区域之间的隧道效应,将注入到电荷存储层的电荷吸引到沟,实现擦除(erase)操作。
对上述三维NAND存储串中的存储单元进行编程操作时,对于厚度不同的阻隔电介质层,需要对控制栅电极施加不同的正电压,所加正电压与阻隔电介质层的厚度成正比。电荷存储层具有分散的金属纳米点或者半导体纳米颗粒结构,电荷隧穿到电荷存储层中后会被限制在其中,电荷存储层采用纳米晶等材料从而使得电荷不会在其内部发生移动。因此,对应不同厚度的阻隔电介质层,只有加上对应的隧穿电压值后,对应的电荷存储层中才会有电荷的存储。因此,如图2所示,对于单个存储单元而言,电子存储量会随着所施加编程电压的增大而发生跳变,从而产生4个高阈值电压区域,对应4个存储单元状态,分别为图2中的101~104,加上初始擦除状态100,共5个状态。具体地,每个存储单元状态所对应的阈值电压分布如图2所示,其中,每一个状态可以用于存储一个数据。
在本发明中,所说的下一个存储单元状态,是指沿着阈值电压增大的方向与当前存储单元状态相邻的存储单元状态。例如,若存储单元当前处于擦除状态100,则下一个存储单元状态为状态101;又如,若存储单元当前处于状态102,则下一个存储单元状态为状态103。
为了实现对图1所示的非易失性三维半导体存储器件的多值编程,具体来说,为了实现在每个存储单元中实现2比特数据存储,本发明所提供的非易失性三维半导体存储器件的多值编程方法,如图3所示,包括:
(1)根据数据编码关系确定待存储数据所对应的存储单元状态,作为目标状态;
其中,数据编码关系为存储单元所存储的2比特数据的取值与存储单元状态的一一对应关系;2比特数据共存在4中可能的取值,为了实现对2比特数据的存储,需要使用4个存储单元状态;
在一个可选的实施方式中,进行数据编码时,所选定的4个存储单元状态为擦除状态以及3个阈值电压分布均高于擦除状态的存储单元状态;
在另外一个可选的实施方式中,进行数据编码时,所选定的4个存储单元状态为4个阈值电压分布均高于擦除状态的存储单元状态;
(2)若目标状态为擦除状态,则多值编程操作结束;否则,对存储单元施加编程脉冲,并通过逐步增加编程脉冲的幅值和宽度的方式将存储单元从擦除状态依次编程到阈值电压较高的状态,直至存储单元达到目标状态,从而实现多值编程。
为了进一步提高编程精度,在一个可选的实施方式中,上述非易失性三维半导体存储器件的多值编程方法的步骤(2)中,编程过程中,存储单元在任意两个相邻状态下的阈值电压之差大于预设的最小电压间隔ΔVmin,以使得存储单元存储不同数据时对应的阈值电压分布较窄,从而更好的区分数据状态并避免不同状态相互影响;
其中,最小电压间隔ΔVmin大于两个相邻存储单元状态的电压间隔的最小值,即最小电压间隔ΔVmin大于图2所示的电压间隔ΔV1、ΔV2、ΔV2和ΔV3中的最小值;具体地,在获得非易失性三维半导体存储器件中任意两个相邻状态之间的电压间隔后,可根据经验设定最小电压间隔ΔVmin为一个较大的电压值,若在多级编程的过程中,无法达到最小电压间隔ΔVmin,可相应减小其取值。
在一个可选的实施方式中,在确定好最小电压间隔ΔVmin之后,上述非易失性三维半导体存储器件的多值编程方法的步骤(2)中,目标状态不为擦除状态时,对存储单元施加编程脉冲,并通过逐渐增加编程脉冲的幅值和宽度的方式将存储单元从擦除状态依次编程到阈值电压较高的状态,以使得存储单元达到目标状态,具体包括:
(22)在编程脉冲结束后,获得存储单元的阈值电压Vth,若Vth>Vc,则转入步骤(25);否则,转入步骤(23);
Vth>Vc,说明存储单元已经被编程到了指定的存储单元状态,需要进一步判断存储单元是否被编程到了待存储数据所对应的目标状态;Vth≤Vc,说明存储单元还没有被编程到指定的存储单元状态,需要增加编程脉冲的幅值或宽度后,继续编程操作;
(23)若编程脉冲的幅值达到预设的最大幅值Vmax,则转入步骤(24);否则,根据预设的幅值步长ΔV增加编程脉冲的幅值,并转入步骤(22);
编程脉冲的幅值没有达到最大幅值Vmax,则直接通过增加编程脉冲幅值的方式调整编程脉冲;编程脉冲的幅值达到最大幅值Vmax,则不能通过增加编程脉冲幅值的方式调整编程脉冲,而需要通过增加编程脉冲宽度的方式调整编程脉冲;
(24)若编程脉冲的宽度达到预设的最大宽度tmax,则判定操作失败,并结束操作;否则,根据预设的宽度步长Δt增加编程脉冲的宽度,并转入步骤(22);
编程脉冲的宽度没有达到最大宽度tmax,则直接通过增加编程脉冲宽度的方式调整编程脉冲;编程脉冲的宽度达到最大宽度tmax,则说明编程失败;
在将存储单元变成到指定的存储单元状态的情况下,进一步保证相邻状态下存储单元的阈值电压之差大于最小电压间隔ΔVmin,能够保证存储单元存储不同数据时对应的阈值电压分布较窄,从而更好的区分数据状态并避免不同状态相互影响;
若存储单元未达到目标状态,则需要重复上述操作,将存储单元编程到下一个状态;
为了提高多值编程的灵活性,在一个可选的实施方式中,上述非易失性三维半导体存储器件的多值编程方法还包括:在操作失败时,调整所述最大幅值Vmax或所述最大宽度tmax的取值,或者同时调整所述最大幅值Vmax和所述最大宽度tmax的取值后,转入步骤(23),以继续多值编程操作。
上述编程操作,是一种“逐状态”的编程操作,即如果所确定的目标状态是阈值电压较高的状态,则存储单元会先被依次编程到目标状态前阈值电压较低的每一个状态,最终到达目标状态。例如,若目标状态是图2中的状态102,则会先将存储单元从擦除状态100编程到状态101,然后将存储单元从状态101编程到状态102。再例如,若目标状态是图2中的状态104,则会依次将存储单元从擦除状态100编程到状态101,从状态101编程到102,从状态102编程到状态103,最终从状态103编程到状态104。通过上述编程操作,能够准确控制存储单元的状态,从而提高多值编程的精度。
为了便于判断,在实施上述多值编程方法时,可根据循环次数来判断编程脉冲的幅值和宽度是否达到最大值,相应地,设定编程脉冲幅值增加的循环次数为M,编程脉冲宽度增加的循环次数为N,则幅值步长ΔV可根据最大幅值Vmax和循环次数M确定,宽度步长Δt可根据最大宽度tmax和循环次数N确定,具体地,
V0和t0分别为编程脉冲的初始幅值和初始宽度。
将存储单元从擦除状态100编程到状态101的过程称为一级编程,从状态101编程到102的过程称为二级编程,从状态102编程到状态103的过程称为三级编程,最终从状态103编程到状态104的过程称为四级编程,则采用上述编程方法,如图4所示,一级编程的具体流程为:
(400)初始化增加编程脉冲幅值的循环次数M和编程脉冲宽度增加的循环次数N;
(401)按照幅值步长ΔV增大编程脉冲幅值对存储单元进行编程操作;
(402)判断循环次数是否达到M,若是,则转入步骤(404);若否,则转入步骤(403);
(403)判断存储单元的阈值电压是否达到验证电压Vth1,若是,则一级编程成功,操作结束;若否,则转入步骤(401);
(404)按照宽度步长Δt增大编程脉冲宽度对存储单元进行编程操作;
(405)判断循环次数是否达到N,若是,则一级编程失败,操作结束;若否,则转入步骤(406);
(406)判断存储单元的阈值电压是否达到验证电压Vth1,若是,则一级编程成功,操作结束;若否,则转入步骤(404);
其中,验证电压的取值范围为状态101所对应的阈值电压分布范围。
进行二级编程、三级编程以及四级编程的具体流程与一级编程的流程类似,不同之处在于,开始编程时,编程脉冲的幅值和宽度不同,并且各级编程的验证电压不同。
以下结合上述各级编程的具体操作,对本发明所提供的非易失性三维半导体存储器件的多值编程方法作更进一步的解释,以目标状态为图2中的状态104为例,为实现多值编程,其流程如图5所示,具体包括:
(500)进行第一级编程操作,将存储单元从擦除状态100编程到状态101;
(501)判断存储单元当前的阈值电压Vth1与擦除状态的阈值电压Vth0是否满足Vth1-Vth0≥ΔVmin,若满足,则说明阈值电压分布较窄,转入步骤(502);若不满足,则转入步骤(500)以继续进行第一级编程操作;
(502)记录第一级编程脉冲的最大幅值V1max作为第二级编程的编程脉冲的起始幅值;
(503)进行第二级编程操作,将存储单元从状态101编程到状态102;
(504)判断存储单元当前的阈值电压Vth2与状态101的阈值电压Vth1是否满足Vth2-Vth1≥ΔVmin,若满足,则说明阈值电压分布较窄,转入步骤(505);若不满足,则转入步骤(503)以继续进行第二级编程操作;
(505)记录第二级编程脉冲的最大幅值V2max作为第三级编程的编程脉冲的起始幅值;
(506)进行第三级编程操作,将存储单元从状态102编程到状态103;
(507)判断存储单元当前的阈值电压Vth3与状态102的阈值电压Vth2是否满足Vth3-Vth2≥ΔVmin,若满足,则说明阈值电压分布较窄,转入步骤(508);若不满足,则转入步骤(506)以继续进行第三级编程操作;
(508)记录第三级编程脉冲的最大幅值V3max作为第四级编程的编程脉冲的起始幅值;
(509)进行第四级编程操作,将存储单元从状态103编程到状态104;
(510)判断存储单元当前的阈值电压Vth4与状态103的阈值电压Vth3是否满足Vth4-Vth3≥ΔVmin,若满足,则说明阈值电压分布较窄,转入步骤(511);若不满足,则转入步骤(509)以继续进行第四级编程操作;
(511)记录第四级编程脉冲的最大幅值V3max;
(512)多级编程结束。
本发明还提供了一种存储系统,包括非易失性三维半导体存储器件及控制器,其中,控制器用于实现上述非易失性三维半导体存储器件的多值编程方法,控制器具体包括:编码模块以及多值编程模块;
编码模块用于根据数据编码关系确定待存储数据所对应的存储单元状态,作为目标状态;
多值编程模块用于在目标状态为擦除状态时结束多值编程操作;多值编程模块还用于在目标状态不为擦除状态时,对存储单元施加编程脉冲,并通过逐渐增加编程脉冲的幅值和宽度的方式将存储单元从擦除状态依次编程到阈值电压较高的状态,以使得存储单元达到目标状态,从而实现多值编程;
其中,数据编码关系为存储单元所存储的2比特数据的取值与存储单元状态的一一对应关系;
在一个可选的实施方式中,上述多值编码模块在编程过程中,使得存储单元在任意两个相邻状态下的阈值电压之差大于预设的最小电压间隔ΔVmin,以使得存储单元存储不同数据时对应的阈值电压分布较窄,从而更好的区分数据状态并避免不同状态相互影响;
在本实施例中,各模块的具体实施方式可参考上述方法实施例的描述,在此将不作复述。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.一种非易失性三维半导体存储器件的多值编程方法,用于在每个存储单元中实现2比特数据存储,其特征在于,包括:
(1)根据数据编码关系确定待存储数据所对应的存储单元状态,作为目标状态;
(2)若所述目标状态为擦除状态,则多值编程操作结束;否则,对存储单元施加编程脉冲,并通过逐步增加所述编程脉冲的幅值和宽度的方式将所述存储单元从擦除状态依次编程到阈值电压较高的状态,直至所述存储单元达到所述目标状态,从而实现多值编程;
其中,所述数据编码关系为存储单元所存储的2比特数据的取值与存储单元状态的一一对应关系;
所述步骤(2)中,编程过程中,所述存储单元在任意两个相邻状态下的阈值电压之差大于预设的最小电压间隔;
所述步骤(2)中,所述目标状态不为擦除状态时,对所述存储单元施加编程脉冲,并通过逐渐增加所述编程脉冲的幅值和宽度的方式将所述存储单元从擦除状态依次编程到阈值电压较高的状态,以使得所述存储单元达到所述目标状态,包括:
(22)在所述编程脉冲结束后,获得所述存储单元的阈值电压Vth,若Vth>Vc,则转入步骤(25);否则,转入步骤(23);
(23)若所述编程脉冲的幅值达到预设的最大幅值Vmax,则转入步骤(24);否则,根据预设的幅值步长ΔV增加所述编程脉冲的幅值,并转入步骤(22);
(24)若所述编程脉冲的宽度达到预设的最大宽度tmax,则判定操作失败,并结束操作;否则,根据预设的宽度步长Δt增加所述编程脉冲的宽度,并转入步骤(22);
其中,ΔVmin为所述最小电压间隔。
2.如权利要求1所述非易失性三维半导体存储器件的多值编程方法,其特征在于,所述最小电压间隔大于两个相邻存储单元状态的电压间隔的最小值。
3.如权利要求2所述的非易失性三维半导体存储器件的多值编程方法,其特征在于,还包括:
在操作失败时,调整所述最大幅值Vmax或所述最大宽度tmax的取值,或者同时调整所述最大幅值Vmax和所述最大宽度tmax的取值后,转入步骤(23),以继续多值编程操作。
4.如权利要求1所述的非易失性三维半导体存储器件的多值编程方法,其特征在于,进行数据编码时,所选定的4个存储单元状态为擦除状态以及3个阈值电压分布均高于擦除状态的存储单元状态;
或者,进行数据编码时,所选定的4个存储单元状态为4个阈值电压分布均高于擦除状态的存储单元状态。
5.一种存储系统,包括非易失性三维半导体存储器件及控制器,其特征在于,所述控制器包括:编码模块以及多值编程模块;
所述编码模块用于根据数据编码关系确定待存储数据所对应的存储单元状态,作为目标状态;
所述多值编程模块用于在所述目标状态为擦除状态时结束多值编程操作;所述多值编程模块还用于在所述目标状态不为擦除状态时,对存储单元施加编程脉冲,并通过逐渐增加所述编程脉冲的幅值和宽度的方式将所述存储单元从擦除状态依次编程到阈值电压较高的状态,以使得所述存储单元达到所述目标状态,从而实现多值编程;
其中,所述数据编码关系为存储单元所存储的2比特数据的取值与存储单元状态的一一对应关系;
所述多值编码模块在编程过程中,使得所述存储单元在任意两个相邻状态下的阈值电压之差大于预设的最小电压间隔;
所述多值编程模块在所述目标状态不为擦除状态时,对存储单元施加编程脉冲,并通过逐渐增加所述编程脉冲的幅值和宽度的方式将所述存储单元从擦除状态依次编程到阈值电压较高的状态,以使得所述存储单元达到所述目标状态,包括:
(22)在所述编程脉冲结束后,获得所述存储单元的阈值电压Vth,若Vth>Vc,则转入步骤(25);否则,转入步骤(23);
(23)若所述编程脉冲的幅值达到预设的最大幅值Vmax,则转入步骤(24);否则,根据预设的幅值步长ΔV增加所述编程脉冲的幅值,并转入步骤(22);
(24)若所述编程脉冲的宽度达到预设的最大宽度tmax,则判定操作失败,并结束操作;否则,根据预设的宽度步长Δt增加所述编程脉冲的宽度,并转入步骤(22);
其中,ΔVmin为所述最小电压间隔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910299538.XA CN110189783B (zh) | 2019-04-15 | 2019-04-15 | 非易失性三维半导体存储器件的多值编程方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910299538.XA CN110189783B (zh) | 2019-04-15 | 2019-04-15 | 非易失性三维半导体存储器件的多值编程方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110189783A CN110189783A (zh) | 2019-08-30 |
CN110189783B true CN110189783B (zh) | 2021-04-06 |
Family
ID=67714511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910299538.XA Active CN110189783B (zh) | 2019-04-15 | 2019-04-15 | 非易失性三维半导体存储器件的多值编程方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110189783B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113689904A (zh) * | 2020-07-03 | 2021-11-23 | 长江存储科技有限责任公司 | 用于对三维FeRAM中的存储单元进行读取和写入的方法 |
WO2022095007A1 (en) * | 2020-11-09 | 2022-05-12 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | Memory devices having memory cells with multiple threshold voltages and methods for forming and operating the same |
CN114995753A (zh) * | 2022-05-25 | 2022-09-02 | 华中科技大学 | 一种提高3dnand固态硬盘可靠性的方法及装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101031978A (zh) * | 2004-07-20 | 2007-09-05 | 桑迪士克股份有限公司 | 具有编程时间控制的非易失性存储器系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100801035B1 (ko) * | 2006-12-14 | 2008-02-04 | 삼성전자주식회사 | 멀티 레벨 셀의 프로그램 방법, 페이지 버퍼 블록 및 이를포함하는 불휘발성 메모리 장치 |
WO2008157606A1 (en) * | 2007-06-21 | 2008-12-24 | Sandisk Corporation | Intelligent control of program pulse duration |
CN102385930B (zh) * | 2011-09-05 | 2014-08-27 | 南京大学 | 一种精确的多值存储单元的编程方法 |
-
2019
- 2019-04-15 CN CN201910299538.XA patent/CN110189783B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101031978A (zh) * | 2004-07-20 | 2007-09-05 | 桑迪士克股份有限公司 | 具有编程时间控制的非易失性存储器系统 |
Also Published As
Publication number | Publication date |
---|---|
CN110189783A (zh) | 2019-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7042766B1 (en) | Method of programming a flash memory device using multilevel charge storage | |
US8130556B2 (en) | Pair bit line programming to improve boost voltage clamping | |
US6990019B2 (en) | Nonvolatile semiconductor memory adapted to store a multi-valued data in a single memory cell | |
JP5292052B2 (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
JP5444468B2 (ja) | パス電圧の外乱及びフローティングゲートから制御ゲートへのリークを低減するメモリプログラム | |
US6744670B2 (en) | Non-volatile semiconductor memory device | |
US10861557B2 (en) | Semiconductor storage apparatus | |
US7813171B2 (en) | Semiconductor memory device | |
US11404125B2 (en) | Memory cell programming applying a programming pulse having different voltage levels | |
CN110189783B (zh) | 非易失性三维半导体存储器件的多值编程方法及系统 | |
USRE45544E1 (en) | Saw-shaped multi-pulse programming for program noise reduction in memory | |
US20140226406A1 (en) | Efficient Smart Verify Method For Programming 3D Non-Volatile Memory | |
JP4510072B2 (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
JP2009032386A (ja) | 不揮発性メモリセルプログラミング方法 | |
US20170263326A1 (en) | Semiconductor memory device | |
US10510425B2 (en) | Semiconductor storage device | |
US8737134B2 (en) | Nonvolatile semiconductor storage device | |
US20100238725A1 (en) | Nonvolatile semiconductor storage device and method of programming data therein | |
KR100741466B1 (ko) | 비휘발성 기억 장치의 동작 방법 | |
KR100939427B1 (ko) | 불휘발성 메모리 소자의 프로그램 방법 | |
JP5754761B2 (ja) | 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法 | |
CN109903799B (zh) | 一种可变编程级数的三维闪存阵列单元操作方法 | |
JP4517503B2 (ja) | 不揮発性半導体記憶装置の多値書き込み及び読み出し方法 | |
CN110176269B (zh) | 一种精确调控非易失性存储单元状态的方法及系统 | |
US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |