CN110176269B - 一种精确调控非易失性存储单元状态的方法及系统 - Google Patents

一种精确调控非易失性存储单元状态的方法及系统 Download PDF

Info

Publication number
CN110176269B
CN110176269B CN201910302127.1A CN201910302127A CN110176269B CN 110176269 B CN110176269 B CN 110176269B CN 201910302127 A CN201910302127 A CN 201910302127A CN 110176269 B CN110176269 B CN 110176269B
Authority
CN
China
Prior art keywords
threshold voltage
memory cell
max
state
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910302127.1A
Other languages
English (en)
Other versions
CN110176269A (zh
Inventor
缪向水
闫鹏
童浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910302127.1A priority Critical patent/CN110176269B/zh
Publication of CN110176269A publication Critical patent/CN110176269A/zh
Application granted granted Critical
Publication of CN110176269B publication Critical patent/CN110176269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种精确调控非易失性存储单元状态的方法及系统，属于半导体存储技术领域，包括：(1)根据目标数据状态确定目标阈值电压范围[Vmin,Vmax]；(2)读取存储单元的阈值电压Vread，若Vread∈[Vmin,Vmax]，则状态调控成功，操作结束；若Vread＞Vmax，则转入步骤(3)；若Vread＜Vmin，则转入步骤(5)；(3)对存储单元执行擦除操作，并转入步骤(4)；(4)读取存储单元的阈值电压Vread2，若Vread2＞Vmin，则状态调控失败，操作结束；否则，转入步骤(2)；(5)对存储单元施加编程脉冲，并通过逐步增加宽度和幅值的方式调整编程脉冲，直至存储单元的阈值电压大于或等于目标阈值电压范围的下界Vmin，然后转入步骤(2)。本发明能够实现对非易失性存储单元状态的精确调控。

Description

一种精确调控非易失性存储单元状态的方法及系统
技术领域
本发明属于半导体存储技术领域，更具体地，涉及一种精确调控非易失性存储单元状态的方法及系统。
背景技术
传统的闪存(Flash)将存储单元(Cell)布局在一个平面内，所以也叫做平面闪存或2D闪存。随着闪存制造工艺的飞速发展,闪存的制程不断减小，从开始的50nm级发展到现在已经到了10nm级，闪存芯片的容量也有了飞速的增长。但是由于存储单元的物理特性，芯片密度的增加并不是无限的，在一定程度后，单纯缩小制程已经无法带来优势了，从而单位存储容量的闪存价格难以进一步降低。针对上述问题，三维垂直NAND存储串在2001年被首次公开，这种存储串采用立体堆叠的方式，更合理的利用了空间，能够进一步提升闪存的芯片容量，因而能够有效解决2D闪存中存储密度无法进一步增加的问题。但是，这种NAND存储串在刚开始被提出来时，每个存储单元只能存储一位数据，其所能实现的存储容量仍然有限。多值存储是实现存储器的容量扩充的有效方式之一。
中国发明专利“一种非易失性高密度三维半导体存储器件及其制备方法”(申请号：201410471371.8)提供了一种非易失性高密度三维半导体存储器，能够实现多值存储，从而将有效实现存储器的容量扩充。该存储器包括由多个垂直方向的三维NAND存储串构成的存储串阵列，三维NAND存储串的具体结构如图1所示，其中，单个存储单元具体为四边形。该专利通过改变制备工艺在形成栅电极与浮置栅极之间的阻隔电介质层时，使得同一个存储单元的阻隔电介质层存在四种不同厚度，并且电荷存储层采用可以固定存储电荷的浮栅介质(例如金属纳米晶)；在不同栅极电压下，会产生相应程度的电荷隧穿及不同的浮栅电荷存储量，相应地，存储单元会具有多个数据状态，分别用于存储不同数据，从而每一个存储单元都具备了存储至少两位数据的能力，大大提高了存储密度。
对于具备多值存储能力的存储单元而言，由于存在多个数据状态，如何对存储单元的状态进行精确调控，是大容量数据存储的关键。
发明内容
针对现有技术的缺陷和改进需求，本发明提供了一种精确调控非易失性存储单元状态的方法及系统，其目的在于，实现对非易失性存储单元状态的精确调控。
为实现上述目的，按照本发明的一个方面，提供了一种精确调控非易失性存储单元状态的方法，包括：
(1)根据目标数据状态确定目标阈值电压范围[Vmin,Vmax]，以使得存储单元的阈值电压位于目标阈值电压范围时，存储单元处于目标数据状态；
(2)读取存储单元的阈值电压Vread，并判断阈值电压Vread的范围，若Vread∈[Vmin,Vmax]，则状态调控成功，操作结束；若Vread＞Vmax，则转入步骤(3)；若Vread＜Vmin，则转入步骤(5)；
(3)对存储单元执行擦除操作，并转入步骤(4)；
(4)读取存储单元的阈值电压Vread2，若Vread2＞Vmin，则状态调控失败，操作结束；否则，转入步骤(2)；
(5)对存储单元施加编程脉冲，并通过逐步增加宽度和幅值的方式调整编程脉冲，直至存储单元的阈值电压大于或等于目标阈值电压范围的下界Vmin，然后转入步骤(2)；
其中，Vmin＜Vmax。
进一步地，步骤(5)中，对存储单元施加编程脉冲，并通过逐步增加宽度和幅值的方式调整编程脉冲，直至存储单元的阈值电压大于或等于目标阈值电压范围的下界Vmin，包括：
(51)初始化编程脉冲的宽度和幅值后，将编程脉冲施加于存储单元；
(52)在编程脉冲结束后，读取存储单元的阈值电压Vread1，若Vread1＜Vmin，则转入步骤(53)；否则，编程操作成功，转入步骤(55)；
(53)若编程脉冲的宽度大于预设的最大宽度tmax，则编程操作失败，转入步骤(55)；否则，转入步骤(54)；
(54)若编程脉冲的幅值达到预设的最大幅值Vm，则根据预设的宽度步长Δt增加编程脉冲的宽度，并转入步骤(52)；否则，根据预设的幅值步长ΔV增加编程脉冲的幅值，并转入步骤(52)；
(55)操作结束。
作为进一步优选地，本发明所提供的精确调控非易失性存储单元状态的方法，还包括，在编程操作失败时，调整最大宽度tmax、最大幅值Vm、宽度步长Δt以及幅值步长ΔV中的一个或多个参数，并转入步骤(51)，以重新执行对存储单元的编程操作。
进一步地，步骤(1)包括：
获得存储单元的阈值电压分布，以得到目标数据状态所对应的阈值电压范围[V1,V2]；
将阈值电压范围[V1,V2]作为目标阈值电压范围。
进一步地，步骤(1)包括：
获得存储单元的阈值电压分布，以得到目标数据状态所对应的阈值电压范围[V1,V2]；
根据阈值电压范围[V1,V2]确定目标阈值电压范围[Vmin,Vmax]，使得V1＜Vmin＜Vmax＜V2。
按照本发明的另一方面，还提供了一种精确调控非易失性存储单元状态的系统，包括：目标区间获取模块、第一判决模块、擦除模块、第二判决模块以及编程模块；
目标区间获取模块用于根据目标数据状态确定目标阈值电压范围[Vmin,Vmax]，以使得存储单元的阈值电压位于目标阈值电压范围时，存储单元处于目标数据状态；
第一判决模块用于读取存储单元的阈值电压Vread，并判断阈值电压Vread的范围；第一判决模块还用于在Vread∈[Vmin,Vmax]时判定状态调控成功，以结束操作；
擦除模块用于在第一判决模块判定Vread＞Vmax时，对存储单元执行擦除操作；
第二判决模块用于在擦除模块对存储单元执行擦除操作之后，读取存储单元的阈值电压Vread2，并Vread2＞Vmin时，判定状态调控失败，以结束操作；
编程模块用于在第一判决模块判定Vread＜Vmin时，对存储单元施加编程脉冲，并通过增加宽度和幅值的方式调整编程脉冲，直至存储单元的阈值电压大于或等于目标阈值电压范围的下界Vmin；
其中，Vmin＜Vmax。
进一步地，目标区间获取模块所确定的目标阈值电压范围[Vmin,Vmax]为目标数据状态所对应的阈值电压范围[V1,V2]；
或者，V1＜Vmin＜Vmax＜V2。
总体而言，通过本发明所构思的以上技术方案，能够取得以下有益效果：
(1)本发明所提供的精确调控非易失性存储单元状态的方法及系统，在存储单元的阈值电压小于目标阈值电压范围的下界时，通过逐步增加宽度和幅值的方式调整编程脉冲，能够精确地调控存储单元阈值电压，从而实现对存储单元状态的精确调控。
(2)本发明所提供的精确调控非易失性存储单元状态的方法及系统，在存储单元的阈值电压大于目标阈值电压范围的上界时，对存储单元进行擦除操作，能够一步到位地将存储单元的阈值电压降到很低的值，从而后续可以通过逐步增加宽度和幅值的方式调整编程脉冲，实现对存储单元状态的精确调控。
(3)本发明所提供的精确调控非易失性存储单元状态的方法及系统，对存储单元进行编程操作的最大宽度tmax、最大幅值Vm、宽度步长Δt以及幅值步长ΔV中的一个或多个参数可调，因此能够根据操作耗时要求和操作精度要求对相关参数进行调节，以满足实际的应用需求。
附图说明
图1为现有的非易失性高密度三维半导体存储器件的结构示意图；
图2为图1所示的非易失性高密度三维半导体存储器件中存储单元的阈值电压分布示意图；
图3为本发明实施例提供的精确调控非易失性存储单元状态的方法流程图；
图4为本发明实施例提供的逐步增加编程脉冲幅值的编程操作方法示意图；
图5为本发明实施例提供的逐步增加编程脉冲宽度的编程操作方法示意图；
在所有附图中，相同的附图标记用来表示相同的元件或者结构，其中：
1为半导体区域，100为衬底，201为下电极，202为上电极，121为控制栅电极，7为阻隔电介质层，9为电荷存储层，11为隧穿电解质层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
非易失性存储单元以存储电子的形式实现对数据的存储，并且通过存储的电荷量不同，实现对不同数据的存储。对于具有多值存储能力的存储单元而言，具有多个(≥4)存储状态，存储状态越多，存储密度越大，越利于实现大容量数据存储，但同时，对存储单元状态的调控难度也越大。
以图1所示的非易失性高密度三维半导体存储器件为例，该存储器件包括由三维NAND存储串构成的存储串阵列，每个存储串的一端垂直延伸至衬底100上平面，如图1所示，源/漏电包括至少一个在半导体区域1之下的下电极201和在半导体区域1之上的上电极202。除了半导体区域1之外，该存储串还包括围绕半导体区域1的四层包括结构，从里到外依次为：隧穿电介质层11、电荷存储层9、阻隔电介质层7以及控制栅电机121；阻隔电介质层在不同的方向具有不同的厚度，依次为d1、d2、d3和d4，并满足关系式d1<d2<d3<d4。
在图1所示的非易失性高密度三维半导体存储器件中，隧穿电介质层很薄，电子可以通过隧穿效应通过隧穿电介质层。在控制栅加正电压，能够使电子从半导体沟道通过隧道电介质层进入电荷存储层9(浮栅)，电子存储量随编程电压的增大发生跳变，对应不同厚度的阻隔电介质层，可产生4个分布较窄的高阈值电压范围，对应4个数据状态，加上初始擦除状态，每个存储单元共有5个存储状态，具体地，各状态所对应的阈值电压分布如图2所示。
应当说明的是，以上解释仅仅是对本发明可适用的非易失性存储单元的示例性说明，不应理解为对本发明实施例适用范围的唯一性限定。
为了实现对非易失性存储单元状态的精确调控，本发明提供的一种精确调控非易失性存储单元状态的方法，如图3所示，包括：
(1)根据目标数据状态确定目标阈值电压范围[Vmin,Vmax]，以使得存储单元的阈值电压位于目标阈值电压范围时，存储单元处于目标数据状态；
其中，其中，Vmin＜Vmax；
在一个可选的实施方式中，步骤(1)具体包括：
获得存储单元的阈值电压分布，以得到目标数据状态所对应的阈值电压范围[V1,V2]；
将阈值电压范围[V1,V2]作为目标阈值电压范围；
在另外一个可选的实施方式中，步骤(1)具体包括：
获得存储单元的阈值电压分布，以得到目标数据状态所对应的阈值电压范围[V1,V2]；
根据阈值电压范围[V1,V2]确定目标阈值电压范围[Vmin,Vmax]，使得V1＜Vmin＜Vmax＜V2；通过设置目标阈值电压范围[Vmin,Vmax]略小于阈值电压范围[V1,V2]，可以有效避免因边界点的判断误差而导致调控失败，从而能够提高对存储单元状态的调控精度；
(2)读取存储单元的阈值电压Vread，并判断阈值电压Vread的范围，若Vread∈[Vmin,Vmax]，则状态调控成功，操作结束；若Vread＞Vmax，则转入步骤(3)；若Vread＜Vmin，则转入步骤(5)；
对不同的非易失性存储器件，会有不同的读操作机制，相应执行即可；
(3)对存储单元执行擦除操作，并转入步骤(4)；
对不同的非易失性存储器件，会有不同的擦除操作机制，例如，对于图1所示的非易失性高密度三维半导体存储器件中，其擦除操作的执行方式是，在源极施加正电压，利用隧穿电介质层和沟道区域之间的隧道效应，将注入到浮栅的电荷吸引到沟道实现擦除操作；
对不同非易失性存储器件的存储单元执行擦除操作是，根据器件的擦除操作机制相应执行即可，在此将不一一列举；
(4)读取存储单元的阈值电压Vread2，若Vread2＞Vmin，则状态调控失败，操作结束；否则，转入步骤(2)；
(5)对存储单元施加编程脉冲，并通过逐步增加宽度和幅值的方式调整编程脉冲，直至存储单元的阈值电压大于或等于目标阈值电压范围的下界Vmin，然后转入步骤(2)；
对不同的非易失性存储器件，会有不同的编程操作机制，例如，对于图1所示的非易失性高密度三维半导体存储器件中，其编程操作的执行方式是，在控制栅极施加正电压，是电子从半导体沟道通过隧穿电介质层进入浮栅，从而实现编程操作；
对不同非易失性存储器件的存储单元执行擦除操作是，根据器件的编程操作机制相应执行即可，在此将不一一列举；
在一个可选的实施方式中，步骤(5)中，对存储单元施加编程脉冲，并通过逐步增加宽度和幅值的方式调整编程脉冲，直至存储单元的阈值电压大于或等于目标阈值电压范围的下界Vmin，包括：
(51)初始化编程脉冲的宽度和幅值后，将编程脉冲施加于存储单元；
(52)在编程脉冲结束后，读取存储单元的阈值电压Vread1，若Vread1＜Vmin，则转入步骤(53)；否则，编程操作成功，转入步骤(55)；
(53)若编程脉冲的宽度大于预设的最大宽度tmax，则编程操作失败，转入步骤(55)；否则，转入步骤(54)；
(54)若编程脉冲的幅值达到预设的最大幅值Vm，则根据预设的宽度步长Δt增加编程脉冲的宽度，并转入步骤(52)；否则，根据预设的幅值步长ΔV增加编程脉冲的幅值，并转入步骤(52)；
通过此步骤，可以通过双循环操作(逐步增加编程脉冲幅值的循环操作和逐步增加编程脉冲宽度的循环操作)逐步调整编程脉冲，从而对存储单元的阈值电压进行调控，进而实现对存储单元状态的调控；具体地，逐步增加编程脉冲幅值的循环操作如图4所示，逐步增加编程脉冲宽度的循环操作如图5所示；
(55)操作结束。
在上述双循环操作中，操作耗时和操作精度存在着相互制约的关系，通常情况下，可通过增加脉冲步长或幅值步长的方式减少操作耗时，但同时操作精度会有所下降；相反地，可通过减小脉冲步长或幅值步长的方式提高操作精度，但同时操作耗时会有所延长；
此外，可通过增加最大幅值或最大宽度的方式，提高存储单元的状态收敛到目标阈值电压范围的可能性；
为了满足不同的应用需求，本发明所提供的精确调控非易失性存储单元状态的方法，还包括，在编程操作失败时，调整最大宽度tmax、最大幅值Vm、宽度步长Δt以及幅值步长ΔV中的一个或多个参数，并转入步骤(51)，以重新执行对存储单元的编程操作。
本发明还提供了一种精确调控非易失性存储单元状态的系统，用于实现上述精确调控非易失性存储单元状态的方法，该系统包括：目标区间获取模块、第一判决模块、擦除模块、第二判决模块以及编程模块；
目标区间获取模块用于根据目标数据状态确定目标阈值电压范围[Vmin,Vmax]，以使得存储单元的阈值电压位于目标阈值电压范围时，存储单元处于目标数据状态；
第一判决模块用于读取存储单元的阈值电压Vread，并判断阈值电压Vread的范围；第一判决模块还用于在Vread∈[Vmin,Vmax]时判定状态调控成功，以结束操作；
擦除模块用于在第一判决模块判定Vread＞Vmax时，对存储单元执行擦除操作；
第二判决模块用于在擦除模块对存储单元执行擦除操作之后，读取存储单元的阈值电压Vread2，并Vread2＞Vmin时，判定状态调控失败，以结束操作；
编程模块用于在第一判决模块判定Vread＜Vmin时，对存储单元施加编程脉冲，并通过增加宽度和幅值的方式调整编程脉冲，直至存储单元的阈值电压大于或等于目标阈值电压范围的下界Vmin；
其中，Vmin＜Vmax；
在本实施例中，上述目标区间获取模块所确定的目标阈值电压范围[Vmin,Vmax]为目标数据状态所对应的阈值电压范围[V1,V2]；
或者，V1＜Vmin＜Vmax＜V2；
在本实施例中，各模块的具体实施方式可参考上述方法实施例的描述，在此将不作复述。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种精确调控非易失性存储单元状态的方法，其特征在于，包括：
(1)根据目标数据状态确定目标阈值电压范围[Vmin,Vmax]，以使得存储单元的阈值电压位于所述目标阈值电压范围时，所述存储单元处于所述目标数据状态；
(2)读取存储单元的阈值电压Vread，并判断所述阈值电压Vread的范围，若Vread∈[Vmin,Vmax]，则状态调控成功，操作结束；若Vread＞Vmax，则转入步骤(3)；若Vread＜Vmin，则转入步骤(5)；
(3)对所述存储单元执行擦除操作，并转入步骤(4)；
(4)读取所述存储单元的阈值电压Vread2，若Vread2＞Vmin，则状态调控失败，操作结束；否则，转入步骤(2)；
(5)对所述存储单元施加编程脉冲，并通过逐步增加宽度和幅值的方式调整所述编程脉冲，直至所述存储单元的阈值电压大于或等于所述目标阈值电压范围的下界Vmin，然后转入步骤(2)；
其中，Vmin＜Vmax。
2.如权利要求1所述的精确调控非易失性存储单元状态的方法，其特征在于，所述步骤(5)中，对所述存储单元施加编程脉冲，并通过逐步增加宽度和幅值的方式调整编程脉冲，直至所述存储单元的阈值电压大于或等于所述目标阈值电压范围的下界Vmin，包括：
(51)初始化编程脉冲的宽度和幅值后，将所述编程脉冲施加于所述存储单元；
(52)在所述编程脉冲结束后，读取所述存储单元的阈值电压Vread1，若Vread1＜Vmin，则转入步骤(53)；否则，编程操作成功，转入步骤(55)；
(53)若所述编程脉冲的宽度大于预设的最大宽度tmax，则编程操作失败，转入步骤(55)；否则，转入步骤(54)；
(54)若所述编程脉冲的幅值达到预设的最大幅值Vm，则根据预设的宽度步长Δt增加所述编程脉冲的宽度，并转入步骤(52)；否则，根据预设的幅值步长ΔV增加所述编程脉冲的幅值，并转入步骤(52)；
(55)操作结束。
3.如权利要求2所述的精确调控非易失性存储单元状态的方法，其特征在于，还包括，在编程操作失败时，调整所述最大宽度tmax、所述最大幅值Vm、所述宽度步长Δt以及所述幅值步长ΔV中的一个或多个参数，并转入步骤(51)，以重新执行对所述存储单元的编程操作。
4.如权利要求1所述的精确调控非易失性存储单元状态的方法，其特征在于，所述步骤(1)包括：
获得所述存储单元的阈值电压分布，以得到所述目标数据状态所对应的阈值电压范围[V1,V2]；
将所述阈值电压范围[V1,V2]作为所述目标阈值电压范围。
5.如权利要求1所述的精确调控非易失性存储单元状态的方法，其特征在于，所述步骤(1)包括：
获得所述存储单元的阈值电压分布，以得到所述目标数据状态所对应的阈值电压范围[V1,V2]；
根据所述阈值电压范围[V1,V2]确定所述目标阈值电压范围[Vmin,Vmax]，使得V1＜Vmin＜Vmax＜V2。
6.一种精确调控非易失性存储单元状态的系统，其特征在于，包括：目标区间获取模块、第一判决模块、擦除模块、第二判决模块以及编程模块；
所述目标区间获取模块用于根据目标数据状态确定目标阈值电压范围[Vmin,Vmax]，以使得存储单元的阈值电压位于所述目标阈值电压范围时，所述存储单元处于所述目标数据状态；
所述第一判决模块用于读取存储单元的阈值电压Vread，并判断所述阈值电压Vread的范围；所述第一判决模块还用于在Vread∈[Vmin,Vmax]时判定状态调控成功，以结束操作；
所述擦除模块用于在所述第一判决模块判定Vread＞Vmax时，对所述存储单元执行擦除操作；
所述第二判决模块用于在所述擦除模块对所述存储单元执行擦除操作之后，读取所述存储单元的阈值电压Vread2，并Vread2＞Vmin时，判定状态调控失败，以结束操作；
所述编程模块用于在所述第一判决模块判定Vread＜Vmin时，对所述存储单元施加编程脉冲，并通过增加宽度和幅值的方式调整所述编程脉冲，直至所述存储单元的阈值电压大于或等于所述目标阈值电压范围的下界Vmin；
其中，Vmin＜Vmax。
7.如权利要求6所述的精确调控非易失性存储单元状态的系统，其特征在于，所述目标区间获取模块所确定的目标阈值电压范围[Vmin,Vmax]为所述目标数据状态所对应的阈值电压范围[V1,V2]；
或者，V1＜Vmin＜Vmax＜V2。
CN201910302127.1A 2019-04-16 2019-04-16 一种精确调控非易失性存储单元状态的方法及系统 Active CN110176269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910302127.1A CN110176269B (zh) 2019-04-16 2019-04-16 一种精确调控非易失性存储单元状态的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910302127.1A CN110176269B (zh) 2019-04-16 2019-04-16 一种精确调控非易失性存储单元状态的方法及系统

Publications (2)

Publication Number Publication Date
CN110176269A CN110176269A (zh) 2019-08-27
CN110176269B true CN110176269B (zh) 2020-11-17

Family

ID=67689463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910302127.1A Active CN110176269B (zh) 2019-04-16 2019-04-16 一种精确调控非易失性存储单元状态的方法及系统

Country Status (1)

Country Link
CN (1) CN110176269B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110580932B (zh) * 2019-08-29 2021-04-06 华中科技大学 一种应用于损耗均衡的存储单元质量度量方法
CN115312104B (zh) * 2022-09-30 2022-12-13 芯天下技术股份有限公司 闪存芯片配置信息读取方法、装置、电子设备及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821811A (zh) * 2007-10-10 2010-09-01 美光科技公司 多级单元nand中的非相等阈值电压范围
CN101847439A (zh) * 2008-12-12 2010-09-29 三星电子株式会社 非易失性存储器件的存取方法
CN102270501A (zh) * 2010-06-01 2011-12-07 三星电子株式会社 利用编程定序器的闪存器件和系统，以及编程方法
CN102568596A (zh) * 2012-01-10 2012-07-11 清华大学 一种降低快闪存储器阈值电压分布范围的方法
CN103081015A (zh) * 2010-07-19 2013-05-01 桑迪士克技术有限公司 利用位线电压逐步增加来对非易失性存储器进行编程
CN104008778A (zh) * 2013-02-27 2014-08-27 三星电子株式会社 非易失性存储器及非易失性存储器的操作方法
CN104094354A (zh) * 2011-12-16 2014-10-08 桑迪士克科技股份有限公司 使用改进的第一遍编程的非易失性存储器及方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027555A (ko) * 1998-10-28 2000-05-15 김영환 플래쉬 메모리 칩의 기준셀 트리밍 방법
JP2004295724A (ja) * 2003-03-28 2004-10-21 Renesas Technology Corp 半導体処理装置
US6775187B1 (en) * 2003-04-24 2004-08-10 Advanced Micro Devices, Inc. Method of programming a dual cell memory device
US7110298B2 (en) * 2004-07-20 2006-09-19 Sandisk Corporation Non-volatile system with program time control
KR100824203B1 (ko) * 2007-04-03 2008-04-21 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
JP2008293616A (ja) * 2007-05-28 2008-12-04 Sharp Corp 不揮発性半導体記憶装置の消去方法
US8117375B2 (en) * 2007-10-17 2012-02-14 Micron Technology, Inc. Memory device program window adjustment
KR100965071B1 (ko) * 2008-07-10 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR101617810B1 (ko) * 2009-08-24 2016-05-03 삼성전자주식회사 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
JP2011118984A (ja) * 2009-12-03 2011-06-16 Toshiba Corp 不揮発性半導体記憶装置
US9601544B2 (en) * 2013-07-16 2017-03-21 Imec Three-dimensional magnetic memory element
KR20160139991A (ko) * 2015-05-29 2016-12-07 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821811A (zh) * 2007-10-10 2010-09-01 美光科技公司 多级单元nand中的非相等阈值电压范围
CN101847439A (zh) * 2008-12-12 2010-09-29 三星电子株式会社 非易失性存储器件的存取方法
CN102270501A (zh) * 2010-06-01 2011-12-07 三星电子株式会社 利用编程定序器的闪存器件和系统，以及编程方法
CN103081015A (zh) * 2010-07-19 2013-05-01 桑迪士克技术有限公司 利用位线电压逐步增加来对非易失性存储器进行编程
CN104094354A (zh) * 2011-12-16 2014-10-08 桑迪士克科技股份有限公司 使用改进的第一遍编程的非易失性存储器及方法
CN102568596A (zh) * 2012-01-10 2012-07-11 清华大学 一种降低快闪存储器阈值电压分布范围的方法
CN104008778A (zh) * 2013-02-27 2014-08-27 三星电子株式会社 非易失性存储器及非易失性存储器的操作方法

Also Published As

Publication number Publication date
CN110176269A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
US11592987B2 (en) Nonvolatile semiconductor memory device
US7042766B1 (en) Method of programming a flash memory device using multilevel charge storage
US10720218B2 (en) Nonvolatile memory device and an erase method thereof
US5774400A (en) Structure and method to prevent over erasure of nonvolatile memory transistors
JP4372196B2 (ja) 初期データを用いる不揮発性メモリのパイプライン形プログラミング
US7773429B2 (en) Non-volatile memory device and driving method thereof
US7532518B2 (en) Compensation method to achieve uniform programming speed of flash memory devices
WO2014123739A1 (en) Programming select gate transistors and memory cells using dynamic verify level
CN110176269B (zh) 一种精确调控非易失性存储单元状态的方法及系统
WO2008078877A1 (en) 2t nor-type non-volatile memory cell array and method of processing data of 2t nor-type non-volatile memory
KR100708582B1 (ko) 메모리 셀 동작 방법 및 메모리 장치
US10424384B2 (en) Semiconductor memory device and control method of semiconductor memory device
CN110189783B (zh) 非易失性三维半导体存储器件的多值编程方法及系统
KR100858293B1 (ko) Ｎａｎｄ 메모리 셀 어레이, 상기 ｎａｎｄ 메모리 셀어레이를 구비하는 ｎａｎｄ 플래시 메모리 및 ｎａｎｄ플래시 메모리의 데이터 처리방법
KR100558004B1 (ko) 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
JP4602331B2 (ja) 個別電荷蓄積素子を有するメモリのプログラミング
US6091637A (en) Method for writing data into non-volatile semiconductor memory cell
JP4517503B2 (ja) 不揮発性半導体記憶装置の多値書き込み及び読み出し方法
US20070231991A1 (en) Semiconductor memory device and method of operating a semiconductor memory device
US7852680B2 (en) Operating method of multi-level memory cell
US20090122616A1 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
CN113437085B (zh) 闪存单元的写入方法
JP2001210733A (ja) マルチレベルフラッシュｅｅｐｒｏｍセル及びその製造方法
JPH1032272A (ja) フラッシュメモリセルのプログラム方法
JP2009038370A (ja) パッドオキサイドレイヤーを通じてチャージトラップレイヤー間で電子を移動させる不揮発性メモリ装置及びプログラミング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant