CN102509559B - 一种提高非挥发性快闪存储器高密度存储特性的操作方法 - Google Patents
一种提高非挥发性快闪存储器高密度存储特性的操作方法 Download PDFInfo
- Publication number
- CN102509559B CN102509559B CN201110376309.7A CN201110376309A CN102509559B CN 102509559 B CN102509559 B CN 102509559B CN 201110376309 A CN201110376309 A CN 201110376309A CN 102509559 B CN102509559 B CN 102509559B
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- storage
- voltage
- storage unit
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 title claims abstract description 89
- 238000000034 method Methods 0.000 title claims abstract description 74
- 230000001965 increasing effect Effects 0.000 title abstract description 6
- 230000008569 process Effects 0.000 claims abstract description 40
- 230000002146 bilateral effect Effects 0.000 claims abstract description 18
- 238000002347 injection Methods 0.000 claims abstract description 12
- 239000007924 injection Substances 0.000 claims abstract description 12
- 230000001052 transient effect Effects 0.000 claims abstract description 5
- 238000009825 accumulation Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 30
- 230000014759 maintenance of location Effects 0.000 claims description 14
- 238000009826 distribution Methods 0.000 claims description 8
- 239000002784 hot electron Substances 0.000 claims description 5
- 230000003252 repetitive effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 40
- 230000007547 defect Effects 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000000452 restraining effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNBPGDKNNUJQGC-UHFFFAOYSA-N [Si].[Si].O=[Si]=O Chemical compound [Si].[Si].O=[Si]=O PNBPGDKNNUJQGC-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种提高非挥发性快闪存储器高密度多值存储特性的操作方法，1)首先将局部俘获型非挥发性快闪存储单元的初始状态调整到阈值电压-2V～-1V：采用双边的带-带遂穿热空穴注入(BBHH)的擦除方法进行调整到所述阈值电压；然后再进行瞬态的FN操作，促使沟道中电荷分布均匀；2)通过反复进行几次进行步骤1)，双边BBHH与FN操作步骤将初始状态调整到阈值电压为-2V～-1V，并且最终实现沟道区的阈值电压分布处处相同；3)以上述阈值为多值存储的初始状态，对NOR型局部俘获存储单元进行多值单元的编程操作；4)在达到编程状态后进行次短时间的-FN过程；本发明可达到提高存储器件的保持特性与耐受特性。
Description
技术领域
本发明涉及非挥发性快闪存储器(Flash)的操作方法，特别是一种在局部俘获型存储器的高密度多值存储编程后，能有效提高存储保持特性、增强存储器件的耐受性的方法。
背景技术
如今，非挥发性快闪存储器已广泛地应用于各种便携式电子产品，比如数码相机、个人数字助理、移动电话和手提电脑等，高容量和低成本的flash存储器已经成为市场的迫切需求。然而随着存储器的单元尺寸进一步减小，接近物理极限时，通过减小单元尺寸来增大存储容量的方法就越来越难实现，因此多值单元存储的概念一经提出，立刻就吸引了大家目光。但是在现有的多值存储方法中，为了能将多值单元存储的信息准确地读出，不同编程状态的阈值电压之间必须要有足够的间距。但是受存储单元总的阈值电压分布范围的限制，在实现3位以上的多值存储时，每一个阈值电压允许的分布范围就很窄，且不同阈值电压的间距又很小，并且使用高密度存储器件的编程/擦除的耐受力和保持特性的退化非常严重，因此使用现有的编程技术很难精确地将存储单元的阈值电压反复多次编程到特定值。
当器件在多次反复编程擦除后，Si与SiO2界面上的界面态以及氮化硅层中的缺陷数目都迅速增加而且在存储层中存在大量的浅能级的电子，使得氮化硅层中捕获的电荷更容易发生复合、丢失，造成阈值电压的漂移。因此如何能有效的提高多值存储器件的重复使用率，以及编程后信息存储的保持特性，是目前多值存储发展中的一个重点难点。
局部俘获型硅-二氧化硅-氮化硅-二氧化硅-硅(SONOS)非挥发性快闪存储器能在一个存储单元的左右两边的源、漏结上方的Si3N4层中各实现1比特的局部存储，相比于传统的SONOS存储器，局部俘获型SONOS存储器能实现每个单元2比特的存储，NROM是它的典型代表。但如果要在NROM单元每边实现3比特的存储，就相当于要在3V的操作窗口中实现8个阈值电压分布，传统的CHE编程技术是很难实现这样小的分布区间(0.3V)。
因此寻找一种新的多值存储的操作方法，既能够实现提高编程精度，同时又能提高反复编程/擦除后器件的保持特性与耐受特性，对于提高单位面积的存储量有重大意义。
发明内容
本发明目的是：针对局部俘获型Flash存储器，提出了一种增强高密度多值存储特性的新方法。这种方法在实现存储窗口增加一倍，达到多值存储的目的的同时显著提高的器件的存储特性。相对于以往的多值操作方法操作，该操作使每个存储单元在反复多次编程/擦除后，不但耐受特性有明显提高，而且保持特性也有提高。
本发明技术方案是：提高非挥发性快闪存储器高密度多值存储特性的操作方法，根据本发明，局部俘获型多值单元的存储操作包括下面的步骤。
首先将局部俘获型非挥发性快闪存储单元的初始状态调整到阈值电压-2V～-1V：为了实现擦除后局部俘获型存储单元左右两边存储位的阈值电压相同，且存储位在存储层中存储的电荷沿着沟道均匀的分布。本发明首先采用双边的带-带遂穿热空穴注入(BBHH)的擦除方法，即在源、漏极同时加一个正偏电压，栅极加一个负偏电压，衬底接地，可以将沟道区域和源漏结上方存储层的电荷均匀地擦除。
然后再进行瞬态的FN操作，即在栅极加一个7～9V正偏电压，衬底加一个-5～-7V负偏电压，源、漏极浮空，这样可以将初始状态调整到更稳定状态，促使沟道中电荷分布均匀。这是因为在双边BBHH的操作过程中，空穴被注入到氮化硅存储层了，在这一过程中硅与氧化硅界面处产生大量的界面态，而且在空穴注入存储层中也会在其中产生一定的缺陷，它们在存储过程中会加剧电荷在氮化硅存储层中的水平分布，增加其中的电荷复合过程，这些都是引起存储单元保持特性和耐受特性退化的重要原因。因此在增加这一瞬态FN过程，可以通过电子中和减少界面态与缺陷数，极大的改善器件的存储特性。同时FN过程还可以用来防止双边BBHH过程过擦除现象的发生，即当擦除后单元的阈值电压小于预定的阈值，采用瞬态的FN过程，将衬底中电子均匀地注入存储层中，实现一次细微的编程过程，调整被过擦除的阈值。通过反复进行几次双边BBHH与FN操作步骤将初始状态调整到阈值电压为-2V～-1V，并且最终实现沟道区的阈值电压分布处处相同。
通过双边的BBHH擦除与FN操作过程将存储单元的阈值电压调整到预定值-2V～-1V，接下来以这一阈值为多值存储的初始状态，对NOR型局部俘获存储单元进行多值单元的编程操作；对于负阈值电压的存储单元，过量的空穴均匀地分布在存储层上，为防止传统的沟道热电子注入(CHE)编程过程中注入的热电子分布在器件的沟道区，无法将编程后的状态擦除到初始的状态，可采用衬底正偏压抑制第二代热电子注入的CHE编程方法，或者采用脉冲激发的衬底热电子注入(PASHEI)的编程方法实现电荷局部的存储。
在达到编程状态后进行次短时间的-FN过程，即在器件的栅极加-7～-9V负偏电压，衬底接5～7V正偏电压，源极与漏极浮空，这一步骤可以提高编程后存储器件的保持特性。因为器件在编程过程中注入的电子会有相当的一部分处于较浅的能级状态上，这些浅能级的电子在存储中很容易逃逸或者丢失，导致保持特性变差。因此为保证最终编程状态下处于浅能级的电子数目尽量的少，需要将上面的编程与后续的-FN过程重复操作几次，尽量增加编程后处于深能级上的电子数，以提高存储单元的保持特性。
综上所述，本发明提出的这种新颖的多值单元操作方法分为三个过程。首先将存储单元的阈值电压均匀地擦除到-2V～-1V左右。然后以负的阈值电压为新的编程初始状态，通过选用合适的编程和擦除技术进行局部的编程和擦除。其中在初始阈值的调整过程，为了保证每个存储单元存储层的电荷在沟道区上方的氮化硅存储层均匀分布，同时尽量减少缺陷与界面态的数目，需要将双边BBHH与短时间的FN注入过程反复几次；而在编程过程中也需要将编程与-FN过程反复操作几次，保证注入的电荷大部分处于深能级上，同时减少存储层中的缺陷数目，减少电荷在水平方向上分布与复合过程，增强存储的保持特性。在这样的操作步骤下，就可以实现在不增加成本且保证存储信息可靠性的基础下，大大增加存储密度。
本发明的有益效果：本发明所述的多值单元存储的操作方法相对于现有的多值单元存储的各种发明，主要存在以下几个突出的优点：
(1)总的编程窗口大，使得不同编程状态下所对应的阈值电压之间的间距大，不易出现交叠现象。
(2)较高的存储密度，比现有的多值存储单元的密度至少高1.5倍以上。
(3)良好的编程/擦除的耐受力，减少氧化层缺陷数目，提高器件的反复编程擦除次数。
(4)对于单边多值存储时，可以避免电荷沿沟道分布变宽，以及电荷复合引起的阈值变化。
(5)对于双边多值存储时，因为电荷的分布范围靠近源极(漏极)上方，减少了双边存储后，两边电荷间的相互影响。
(6)提高器件存储的保持特性，因为编程后大量电荷都处于深能级上，使得器件的保持特性明显提高。
附图说明
图1是传统的NOR型多值存储单元的阈值电压分布示意图。
图2是本发明进行多值单元存储的操作流程图。
图3是局部俘获存储单元的基本结构。
图4是本发明将存储单元的阈值电压擦除到负值的擦除操作示意图。
图5是本发明在图4过擦除操作后进行FN编程调整操作示意图(其中存储层15中虚线下的空穴是一些由于空穴注入过程中产生的缺陷，虚线上的空穴则是双边BBHH过程中注入的空穴)。
图6A是在负阈值擦除状态采用衬底正偏压的CHE方法实现不同阈值电压状态的编程操作示意图。
图6B是在负阈值擦除状态采用结雪崩热电子注入方法实现不同阈值电压状态的编程操作示意图。
图7是编程完成后，进行的减少注入存储层中浅能级电荷数的-FN过程操作示意图(其中存储层15中虚线上的电子是处于深能级的电子，虚线下的电子是浅能级状态下的电子)。
具体实施方式
本发明针对局部俘获型非易失存储器提出了一种提高多值单元存储性质的新方法，它实现了3比特的多值存储，避免不同编程状态间出现交叠，同时增强多值存储保持特性与耐受特性，解决了多值单元存储的可靠性差等问题。
图2是本发明进行多值单元存储操作的流程图。首先对初始存储单元进行双边BBHH擦除过程与短时间FN编程操作，使存储单元的初始阈值电压设定在-2V～-1V的范围内。可以通过重复几次上面操作，以保证每个存储单元存储层中电荷在沟道区上方均匀分布，并尽量减少氮化硅存储层中的缺陷数。考虑到在擦除的过程中发生过擦除的现象，还可结合FN编程操作，将存储单元的阈值电压精确调节到-2V～-1V范围内。接着以-2V～-1V的阈值电压为多值单元编程的初始状态，通过相应的编程方式，改变编程电压或时间，将电子注入到漏极上方的局部存储区域内。然后通过快速-FN操作，释放其中的浅能级电子，再进行编程操作，重复几次-FN软擦除与编程操作，保证注入到存储区域的电子大都在深能级的位置上。这样通过控制注入的电子都处在深能级位置上实现稳定可靠的多值的存储。读出操作，则可以根据不同读取电压下读出的漏极电流大小确定存储的比特位。
具体的操作流程如下：
按图2操作流程所示的步骤1，先提供一个局部俘获存储单元，其基本结构如图3所示。在一个P型半导体衬底10上方的两侧设有N型半导体区域构成源极11和漏极12，衬底的正上方，源极和漏极之间是沟道区。沟道区的正上方分别设有隧穿层16、电荷存储层15和阻挡层14，阻挡层的上方是栅极13。
按图2操作流程所示的步骤2，将存储单元的初始阈值电压从2V～3V擦除至-2V～-1V。具体的擦除操作如图4所示。在栅极13上加一个-4V～-8V偏置电压Vg1，在源极11和漏极12上分别加上4V～6V偏置电压Vs1和Vd1，衬底10电压VB1可接地，则沟道区有空穴产生，空穴被注入到沟道上方的存储层15中。存储单元的阈值电压随着擦除的时间逐渐减小，从初始的2V～3V擦除到-2V～-1V左右。为了能准确的将存储单元的初始阈值设定在-2V～-1V，每次双边BBHH过程后都要读取一次阈值，判断是否达到-2V～-1V，保证最终的阈值能准确的擦到预定值。
按图2操作流程所示的步骤3，它是对步骤2中完成初始阈值设定的存储单元，进行短时间的FN编程操作，将沟道中产生的电子注入到存储层中，可以减少P型半导体衬底10与氧化硅隧穿层16界面的界面态，同时还可以减少电荷存储层15中的缺陷数。具体操作如图5所示，其中存储层15中虚线下的空穴是一些由于空穴注入过程中产生的缺陷，虚线上的空穴则是双边BBHH过程中注入的空穴。在栅极13上加一个正的偏置电压Vg2，在衬底10接电压VB2，源极11与漏极12则都处于浮空状态。此时在沟道区有电子产生，且隧穿层中电场强度较大，在沟道中产生的电子可以减少界面的界面态数量，而在短时间的FN中会有少量的电子穿过隧穿层到存储层中，可以减少存储层中由于空穴注入过程中引入的缺陷。为了保证在初始状态下(阈值为-2V～-1V)，界面态以及存储层中缺陷数量尽量的少，我们会将双边BBHH擦除与短时间FN过程反复执行几次，以保证每一个存储单元存储层的电荷在沟道区上方的氮化硅存储层均匀分布，并尽量减少氮化硅存储层中的缺陷数。最后在步骤4操作下验证存储单元达到设定的初始状态后，转入步骤5，开始对存储单元进行编程操作。
按图2操作流程所示的步骤5，进行以负阈值电压为擦除状态的多值单元的存储操作，具体的编程操作如图6A和图6B所示。图6A中采用衬底正偏压抑制第二代热电子注入的CHE编程方法为局部俘获型存储单元实现多值存储，其中器件的衬底10接～2V的正偏压，漏极12接3V～5V的正偏压，栅极13接5V～8V的正偏压，源极11接地。由于衬底10接正偏压，抑制了衬底的第二代热电子的产生，使热电子仅在漏结注入到存储层15，提高了局部存储的性能。通过改变漏极12编程电压或者漏极编程时间，可实现8种以上的编程状态，将器件阈值电压分为8个以上的区间。由于最高的阈值电压仍为5V～6V，因此整个操作窗口比传统多值操作的局部俘获存储器增加了1.5倍。若实现3比特存储操作，每个阈值电压的分布范围可达0.7V，且不同阈值电压范围之间有足够的间距。同时也可采用图6B所示的脉冲激发的衬底热电子注入(PASHEI)的编程方法，该编程方法分为前后两个连续的阶段。首先在第一阶段将器件的漏极12接～2V的正偏压，栅极13接～0.2V的正偏压，衬底10和源极11接地。由于P型衬底10和漏区12之间的PN结处于正偏，则衬底10和漏区12之间产生大量的电子-空穴对。紧接着器件进入第二编程阶段。漏极12的电压在最短的时间内变成2.5V～4V正偏压，栅极13的正偏压也增加到4V～5V，衬底10和源极11依然接地。在第二编程阶段，衬底10和漏极12之间的PN结迅速地由正偏变成反偏，则在漏结形成了较宽的耗尽区。与此同时第一编程阶段在衬底收集的电子在电场作用下漂移到漏结的耗尽区并与品格发生碰撞电离产生大量的电子-空穴对。一部分产生的电子获得足够的能量后越过Si/SiO2的势垒注入到漏结上方的存储层15中。通过微小的改变漏极13上电压大小，可控制注入到存储层15中电荷的数量，从而实现多值存储。
按图2操作流程所示的步骤6，它是验证步骤5进行的多值单元存储操作后的多个阈值电压是否达到了设置的要求。若没有达到要求则继续进行步骤5进行的多值存储操作，若达到了要求则进行步骤7的-FN操作。
按图2的操作流程所示的步骤7，对存储单元进行-FN软擦除操作。如图7所示，在栅极13加一负的偏置电压，衬底10加一正向偏置电压，将源极11漏极12浮空，其中栅极13与衬底10所加的电压都是很短时间的脉冲电压，以释放编程后存储层中的浅能级电子。其中图7存储层15中虚线上的电子是处于深能级的电子，虚线下的电子是浅能级状态下的电子。为了保证存储单元在编程后其中的电子大部分处于深能级状态，我们需要反复执行这一操作，即当-FN软擦除操作的次数N＜5时，进行-FN软擦除释放浅能级的电子后，再转到第5步骤，重复进行第5、6步操作，一直到软擦除操作次数N＝5以后，结束这次多值编程操作。
本发明在多值单元编程后使用单边的BBHH擦除机制，将编程后的状态擦除到负阈值的擦除状态。擦除操作后设有验证步骤，如果擦除后的阈值电压小于擦除验证电压则停止擦除。
以上所述的高密度多值单元的操作方法均适用于各种材料和结构的局部俘获型非挥发器存储器。
Claims (2)
1.提高非挥发性快闪存储器高密度多值存储特性的操作方法，其特征是包括下面的步骤：
1）首先将局部俘获型非挥发性快闪存储单元的初始状态调整到阈值电压-2V～-1V：采用双边的带-带遂穿热空穴注入(BBHH)的擦除方法进行调整到所述阈值电压，即在源、漏极同时加一个正偏电压，栅极加一个负偏电压，衬底接地，将沟道区域和源漏结上方存储层的电荷均匀地擦除；
然后再进行瞬态的FN操作，即在栅极加一个7～9V正偏电压，衬底加一个-5～-7V负偏电压，源、漏极浮空，这样可将初始状态调整到更稳定状态，促使沟道中电荷分布均匀；
2）通过反复进行几次进行步骤1），即双边BBHH与FN操作步骤将初始状态调整到阈值电压为-2V～-1V，并且最终实现沟道区的阈值电压分布处处相同；
3）以上述阈值为多值存储的初始状态，对NOR型局部俘获存储单元进行多值单元的编程操作；对于负阈值电压的存储单元，过量的空穴均匀地分布在存储层上，采用衬底正偏压抑制第二代热电子注入的CHE编程方法，或者采用脉冲激发的衬底热电子注入（PASHEI）的编程方法实现电荷局部的存储；
4）在达到编程状态后进行次短时间的-FN过程，即在器件的栅极加-7～-9V负偏电压，衬底接5～7V正偏电压，源极与漏极浮空；
5）通过反复几次进行步骤3-4）操作，即需要将上面的编程操作与后续的-FN过程重复操作几次，提高存储单元的保持特性。
2.根据权利要求1所述的提高非挥发性快闪存储器高密度多值存储特性的操作方法，其特征是步骤2）中，将存储单元的初始阈值电压从2V～3V擦除至-2V～-1V：在栅极上加一个-4V～-8V偏置电压Vg1，在源极和漏极上分别加上4V～6V偏置电压Vs1和Vd1,衬底电压VB1接地，则沟道区有空穴产生，空穴被注入到沟道上方的存储层中；存储单元的阈值电压随着擦除的时间逐渐减小，从初始的2V～3V擦除到-2V～-1V左右；为了能准确的将存储单元的初始阈值设定在-2V～-1V，每次双边BBHH过程后都要读取一次阈值，判断是否达到-2V～-1V，保证最终的阈值能准确的擦到预定值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110376309.7A CN102509559B (zh) | 2011-11-24 | 2011-11-24 | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110376309.7A CN102509559B (zh) | 2011-11-24 | 2011-11-24 | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102509559A CN102509559A (zh) | 2012-06-20 |
| CN102509559B true CN102509559B (zh) | 2014-08-27 |
Family
ID=46221633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110376309.7A Active CN102509559B (zh) | 2011-11-24 | 2011-11-24 | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102509559B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103761989B (zh) * | 2014-01-03 | 2016-01-20 | 南京大学 | 利用单电荷技术测量sonos存储器中局域电荷分布的方法 |
| US9753657B2 (en) * | 2015-09-18 | 2017-09-05 | Sandisk Technologies Llc | Dynamic reconditioning of charge trapped based memory |
| CN110838322A (zh) * | 2018-08-17 | 2020-02-25 | 北京兆易创新科技股份有限公司 | 一种提高存储器数据可靠性的方法和系统 |
| CN111771243B (zh) * | 2020-04-29 | 2022-07-12 | 长江存储科技有限责任公司 | 存储器件及其编程方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211927A (zh) * | 2006-12-29 | 2008-07-02 | 旺宏电子股份有限公司 | 多位准存储单元的操作方法 |
| CN101794788A (zh) * | 2006-04-06 | 2010-08-04 | 旺宏电子股份有限公司 | 非易失性存储器衬底瞬时热载流子注入编程和擦除方法 |
| CN101814322A (zh) * | 2008-12-02 | 2010-08-25 | 旺宏电子股份有限公司 | 非挥发性记忆胞的操作方法及运用该方法的记忆体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7710787B2 (en) * | 2006-04-11 | 2010-05-04 | Analog Devices, Inc. | Method of erasing an EEPROM device |
| US7924610B2 (en) * | 2009-01-08 | 2011-04-12 | Elite Semiconductor Memory Technology Inc. | Method for conducting over-erase correction |
-
2011
- 2011-11-24 CN CN201110376309.7A patent/CN102509559B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101794788A (zh) * | 2006-04-06 | 2010-08-04 | 旺宏电子股份有限公司 | 非易失性存储器衬底瞬时热载流子注入编程和擦除方法 |
| CN101211927A (zh) * | 2006-12-29 | 2008-07-02 | 旺宏电子股份有限公司 | 多位准存储单元的操作方法 |
| CN101814322A (zh) * | 2008-12-02 | 2010-08-25 | 旺宏电子股份有限公司 | 非挥发性记忆胞的操作方法及运用该方法的记忆体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102509559A (zh) | 2012-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101064765B1 (ko) | 반도체 기억 장치 | |
| CN1864231B (zh) | 内存装置以及使用正栅极应力以恢复过度擦除存储单元的方法 | |
| CN101728394B (zh) | 用于多位存储的沟槽型非挥发存储器 | |
| JPH09162314A (ja) | 不揮発性半導体記憶装置および記憶方法 | |
| CN100570898C (zh) | 用于多位存储的非挥发存储器件及其制作方法 | |
| CN102509727B (zh) | 陷阱电荷俘获型快闪存储器阵列结构及其操作方法 | |
| CN102509559B (zh) | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 | |
| CN102385930B (zh) | 一种精确的多值存储单元的编程方法 | |
| JP5080663B2 (ja) | 半導体記憶装置 | |
| CN105226065B (zh) | 一种双位sonos存储器及其编译、擦除和读取方法 | |
| CN102436849B (zh) | 一种局部俘获型快闪存储器实现多值/多位存储的操作方法 | |
| CN110546708B (zh) | 快闪存储器的编程电路、编程方法及快闪存储器 | |
| Park et al. | Challenges and limitations of NAND flash memory devices based on floating gates | |
| CN113437085B (zh) | 闪存单元的写入方法 | |
| CN101345262A (zh) | 降低存储器元件的第二位效应的半导体结构以及方法 | |
| CN102298971B (zh) | 一种非挥发性快闪存储器高密度多值存储的操作方法 | |
| US8462556B1 (en) | Method for operating a high density multi-level cell non-volatile flash memory device | |
| CN107342106A (zh) | 闪存单元、闪存单元的编程方法及闪存单元的擦除方法 | |
| Lee et al. | The challenges and limitations on triple level cell geometry and process beyond 20 nm NAND Flash technology | |
| CN102411991A (zh) | 一种非挥发性存储器低压快速窄注入编程方法 | |
| CN102117656B (zh) | 基于纳米晶浮栅结构的多值非挥发性存储器的存储方法 | |
| CN103066131B (zh) | 多位非挥发存储器及其操作方法 | |
| CN103165188A (zh) | 一种多位非挥发存储单元及阵列的编程方法 | |
| Lee et al. | 2T-FN eNVM with 90 nm logic process for smart card | |
| JP4498815B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |