CN102436849B - 一种局部俘获型快闪存储器实现多值/多位存储的操作方法 - Google Patents
一种局部俘获型快闪存储器实现多值/多位存储的操作方法 Download PDFInfo
- Publication number
- CN102436849B CN102436849B CN201110393572.7A CN201110393572A CN102436849B CN 102436849 B CN102436849 B CN 102436849B CN 201110393572 A CN201110393572 A CN 201110393572A CN 102436849 B CN102436849 B CN 102436849B
- Authority
- CN
- China
- Prior art keywords
- storage unit
- state
- threshold voltage
- programming
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003860 storage Methods 0.000 title claims abstract description 158
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims description 34
- 230000002146 bilateral effect Effects 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 239000002784 hot electron Substances 0.000 claims description 9
- 230000007246 mechanism Effects 0.000 claims description 5
- 230000009471 action Effects 0.000 abstract description 6
- 238000009825 accumulation Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 230000014759 maintenance of location Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000000452 restraining effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
局部俘获型快闪存储器的多值/多位存储单元操作方法，对4位比特多值/多位存储单元的编程和擦除：对于存储单元左右物理存储位存储相同比特情况，先将存储单元置于擦除状态，则存储单元左右存储位同时实现“11”状态存储；若存储单元左右存储位同时实现“10”状态存储，则将处于擦除状态的单元均匀地编程到低位阈值电压编程状态；若存储单元左右存储位同时实现“01”状态存储，即次高位阈值电压编程状态，则将处于擦除状态的单元均匀编程到次高位阈值电压编程状态；若存储单元左右存储位同时实现“00”状态存储，则将处于擦除状态的单元均匀编程到最高位阈值电压编程状态；以上三种编程状态存储单元进行擦除作时使用均匀擦除操作方式。
Description
技术领域
本发明涉及非挥发性快闪存储器的编程和擦除方法，特别是局部俘获型存储器实现高密度多值/多位存储的操作方法。
背景技术
非挥发快闪存储器(flash memory)已广泛地应用于MP3播放器、数码相机、个人数字助理、移动电话和手提电脑等各种便携式电子产品中进行信息的存储，正朝着高存储容量和低成本的方向快速发展。为了提高单位面积的存储密度，一个最直接的方法是减小存储器单元的物理尺寸。然而随着存储单元的尺寸进一步缩小，接近物理极限时，通过缩小单元尺寸增大存储容量的方法就行不通了。另一种方法是通过多值多位的存储来增加存储密度。由于该方法在一个存储单元内能实现多个比特的存储，可以大大降低存储的成本，因此该方法一经提出立刻就立刻成为了研究的热点。相对于传统的单值单元存储操作，每个存储单元只能存储1位比特。而多值单元存储是利用不同的编程电压或编程时间，改变存储层上存储的电荷数量，从而使一个存储单元可以根据不同的编程条件得到若干个不同的阈值电压。通过读取操作可以确定单元所存储的多个比特值。对于局部俘获型存储器由于电荷可以存储在一个存储单元沟道两边的不同物理位置，从而实现一个单元存储2个比特的多位存储。相对于其他类型的非挥发性快闪存储器，局部俘获型存储器可同时实现多值/多位的存储，大大提高了单个存储单元的存储密度。NROM存储器就是一个多值/多位存储的典型运用，它能在一个存储单元的左右两边的不同物理位置实现2比特的多位存储，同时在每个存储位使用4值多值存储，因此可以实现每个单元存储4个比特。
对于局部俘获型存储器通常使用沟道热电子注入(CHEI)方法进行局部编程，采用带-带遂穿的热空穴注入(BBHH)方法进行局部擦除。由于电子和空穴注入的位置不能很好的匹配，存储层中的电子不能完全被擦除掉，经过多次编程/擦除之后，电子会逐渐堆积起来使编程和擦除后的阈值电压同时升高，使读出窗口明显减小，大大降低了存储单元的耐受力以及保持特性。此外对于局部俘获型存储单元的多值存储操作，由于受到总的编程窗口的限制，多个存储状态对应的阈值电压的分布宽度很窄，而且它们之间的间距也很小，因此经过多次编程/擦除以后，多值存储单元的耐受力和保持特性比单值存储单元的退化更加严重，可靠性问题成为制约高密度多值存储的一个瓶颈问题。另一方面，当存储单元的沟道长度减小到90nm以下，实现多位存储时，左右两个比特之间的影响，即第二位比特效应日趋严重。这又限制了多位存储的进一步应用。因此发明一种新的高可靠性多值/多位存储的操作方法对局部俘获型存储器实现高密度存储是非常迫切和需要的。
发明内容
本发明目的是：针对局部俘获型快闪存储器，提出了一种进行高密度多值/多位存储操作的新方法，使一个存储单元实现4比特的存储。该方法不会出现电子和空穴注入位置不匹配而造成存储层的电子不能被有效擦除而发生的堆积现象，使存储单元的耐受力和保持能力得到提高，同时该方法可以有效降低第二位比特效应，大大提高了多值/多位存储的可靠性。
本发明的技术方案，一种局部俘获型快闪存储器的多值/多位存储单元的操作方法，4位比特的多值/多位存储单元的编程和擦除操作包括下面的步骤：
对于存储单元左右物理存储位存储相同的比特情况，按下面的步骤操作：首先将存储单元置于擦除状态，并保证存储单元的阈值电压沿着沟道均匀分布，则单元左右存储为可同时实现“11”状态存储，即同时为擦除状态；若存储单元左右存储位同时实现“10”状态存储，即低位阈值电压编程状态，则将处于擦除状态的单元均匀地编程到低位阈值电压编程状态，并保证存储单元的阈值电压沿着沟道均匀分布；若存储单元左右存储位同时实现“01”状态存储，即次高位阈值电压编程状态，则将处于擦除状态的单元均匀编程到次高位阈值电压编程状态，并保证存储单元的阈值电压沿着沟道均匀分布；若存储单元左右存储位同时实现“00”状态存储，即最高位阈值电压编程状态，则将处于擦除状态的单元均匀编程到最高位阈值电压编程状态，并保证存储单元的阈值电压沿着沟道均匀分布；处于以上三种编程状态的存储单元可使用均匀的擦除操作；
考虑可能存在过擦除现象，在均匀的擦除操作后进行均匀的编程操作，使存储单元重新回到擦除状态，并保证存储单元的阈值电压沿着沟道均匀分布。
对于存储单元左右存储位存储不同的比特情况，可按下面的步骤操作：先将存储单元置于擦除状态，并保证存储单元的阈值电压沿着沟道均匀分布；若存储单元左右存储位分别实现“00”和“01”状态存储，则将处于擦除状态的单元均匀编程到“00”编程状态，首先实现左边存储位“00”状态的存储，然后对右边存储位进行局部的擦除操作，考虑到可能存在过擦除现象，在局部的擦除操作后进行局部的编程操作，将阈值电压调整到预定的值，使其处于“01”状态；若存储单元左右存储位分别实现“00”和“10”状态存储，则将处于擦除状态的单元均匀编程到“00”编程状态，首先实现左边存储位“00”状态的存储，然后对右边存储位进行局部的擦除操作，考虑到可能存在过擦除现象，在局部的擦除操作后进行局部的编程操作，将阈值电压调整到预定的值，使其处于“10”状态；若存储单元左右存储位分别实现“00”和“11”状态存储，则将处于擦除状态的单元均匀编程到“00”编程状态，首先实现左边存储位“00”状态的存储，然后对右边存储位进行局部的擦除操作，考虑到可能存在过擦除现象，在局部的擦除操作后进行局部的编程操作，将阈值电压调整到预定的值，使其处于“11”状态。对于存储单元左右物理位置存储其他比特的情况，操作方法相同，即首先判断左和右存储位谁是阈值电压高的存储状态，先将左右存储位均匀地编程到这个状态，然后根据另外一个存储位的状态，使用单边的局部擦除操作，将其编程到所需的比特位。考虑到可能存在过擦除现象，在局部的擦除操作后进行局部的编程操作，将阈值电压调整到预定的值，使其处于“11”状态。处于以上各种编程状态的存储单元可使用均匀的擦除操作，并结合均匀的编程操作，使存储单元重新回到擦除状态，并保证存储单元的阈值电压沿着沟道均匀分布。
以上所述的存储单元的均匀编程操作，可采用双边的碰撞电离产生衬底热电子注入(IIHE)的编程机制。即在源、漏极同时加一个4V～6V的正电压，栅极加一个6V～10V的正电压，衬底接地。来自源极和漏极的空穴在电场作用下向衬底运动，在加速的运动过程会产生大量的电子和空穴对。电子在栅极17正向电场下向栅极运动，获得足够能量后，通过遂穿层到达存储层，使存储单元阈值电压增高。并在存储层中均匀地分布。
以上所述的存储单元的均匀擦除操作，可使用双边的带-带遂穿的热空穴(BBHH)注入擦除机制。即在漏极和源极加一个4V～6V的正电压，栅极加一个-6V～-8V的负电压，源极和衬底接地。则在源结、漏结和衬底之间产生带-带的电子空穴对，空穴在横向电场下加速获得足够的能量，在栅极负电压的作用下均匀地注入到存储层中，并复合掉存储层部分电子，使存储单元的阈值电压下降。
以上所述的存储单元的单边局部擦除操作，可使用单边的带-带遂穿的热空穴(BBHH)注入擦除机制。即在漏极加一个4V～6V的正电压，栅极加一个-6V～-8V的负电压，源极和衬底接地。则仅在漏结产生带-带的电子空穴对，空穴在横向电场下加速获得足够的能量，在栅极负电压的作用下均匀地注入到存储层中，并复合掉漏结上方存储层部分电子，使存储单元左或右存储位的阈值电压下降。
以上所述的存储单元局部编程操作，可采用脉冲激发的衬底热电子注入(PASHEI)的编程方法实现。该编程方法分为前后两个连续的阶段。首先在第一阶段将器件的漏极接～-2V的负偏压，栅极接～0.2V的正偏压，衬底和源极接地。由于P型衬底和漏极之间的PN结处于正偏，则衬底和漏极之间产生大量的电子-空穴对。紧接着器件进入第二编程阶段。漏极的电压在最短的时间内变成2.5V～5V正偏压，栅极的正偏压也增加到4V～8V，衬底和源极依然接地。在第二编程阶段，衬底和漏极之间的PN结迅速地由正偏变成反偏，则在漏结形成了较宽的耗尽区。与此同时第一编程阶段在衬底收集的电子在电场作用下漂移到漏结的耗尽区并与晶格发生碰撞电离产生大量的电子-空穴对。一部分产生的电子获得足够的能量后越过Si/SiO2的势垒注入到漏结上方的存储层中。PASHEI编程操作能使注入到存储层中的电子仅在漏结上方局部分布，使存储单元左或右存储位的阈值电压局部增大。
本发明的有益效果：本发明所述的局部俘获型多值/多位单元存储操作方法相对于现有的局部俘获型多值/多位单元存储操作方法的各种发明，主要存在以下几个突出的优点：
(1)不会发生编程和擦除时电子和空穴注入位置不匹配的问题，在编程/擦除过程中不会引起电荷的积累，因此存储单元的耐受力和数据保持特性得到提高；
(2)某些情况下，可同时实现多值/多位的存储，不需要左右存储位分别操作；
(3)第二位比特效应降低。
附图说明
图1是本发明使用的局部俘获型存储单元的基本结构。
图2是本发明进行局部俘获型多值/多位单元存储时左右存储位实现相同比特位时的阈值电压分布示意图。
图3是本发明进行局部俘获型多值/多位单元存储时左右存储位实现不同比特位时的阈值电压分布示意图。
图4是本发明进行双边的碰撞电离产生衬底热电子注入(IIHE)的均匀编程操作示意图。
图5是本发明进行双边的带-带遂穿热空穴注入(BBHH)的均匀擦除操作示意图。
图6是本发明进行单边的带-带遂穿热空穴注入(BBHH)的局部擦除操作示意图。
图7是本发明进行单边的脉冲激发的衬底热电子注入(PASHEI)的局部编程操作示意图。
具体实施方式
局部俘获型非挥发性快闪存储器实现多值/多位存储操作通常使用沟道热电子注入(CHE)方式进行局部的编程操作，先进行其中一个物理存储位的多值编程操作，然后再进行另一个物理存储位的多值编程操作，即先多值再进行多位操作。对于局部编程的左右存储位分别进行局部的带-带遂穿的热空穴注入(BBHH)的擦除方式，使存储单元回到擦除状态。如以最典型的局部俘获存储器NROM作为实施例，由于局部电子注入的位置和空穴注入的位置不匹配，使存储层中局部存储的电荷不能被完全擦除掉，则存储单元经过多次编程/擦除后，残余的电子会逐渐堆积起来，引起擦除状态和编程状态的阈值电压明显升高，使存储单元的耐受性能发生严重的退化。同时由于存储的电子不能被完全擦除，经过反复多次编程/擦除后，存储在漏结上方的电荷呈现电子-空穴-电子的分布，空穴很容易从陷阱中发射出来和存储的电子发生复合从而使存储单元的保持性能大大降低。此外传统的CHE编程方法使电子在存储层的分布较宽，对于短沟道存储单元来说第二位比特效应更加严重，左右两个存储位之间会互相干扰。因此必须发明新的多值/多位存储操作方法，提高多值/多位存储的可靠性。
本发明针对局部俘获型非易失存储器提出了一种多值/多位单元存储操作的新方法，它首先实现多位存储，然后再实现多值存储。该方法可有效地解决传统多值/多位单元存储可靠性差等问题。本发明所使用的局部俘获型存储单元的基本结构如图1所示。在一个P型半导体衬底10上方的两侧设有N型半导体区域分别构成源极11和漏极12，衬底的正上方，源极和漏极之间是沟道区13。沟道区的正上方分别设有隧穿层14、电荷存储层15和阻挡层16，阻挡层的上方是栅极17。本发明提出的局部俘获型多值/多位存储单元存储操作的流程图如下。
对于本发明存储单元左右物理存储位存储相同比特情况，其操作流程图如下：首先将存储单元处于擦除状态，并保证存储单元的阈值电压沿着沟道均匀分布，则单元左右存储位可同时实现“11”状态存储，即同时为擦除状态；若存储单元左右存储位同时实现“10”状态存储，即低位阈值电压编程状态，则将处于擦除状态“11”的单元均匀编程到低位阈值电压编程状态“10”，并保证存储单元的阈值电压沿着沟道均匀分布，操作过程中阈值电压的分布示意图如图2(a)所示；若存储单元左右存储位同时实现“01”状态存储，即次高位阈值电压编程状态，则将处于擦除状态“11”的单元均匀编程到次高位阈值电压编程状态“01”，并保证存储单元的阈值电压沿着沟道均匀分布，操作过程中阈值电压的分布示意图如图2(b)所示；若存储单元左右存储位同时实现“00”状态存储，即最高位阈值电压编程状态，则将处于擦除状态“11”的单元均匀编程到最高位阈值电压编程状态“00”，并保证存储单元的阈值电压沿着沟道均匀分布，操作过程中阈值电压的分布示意图如图2(c)所示；处于以上三种编程状态的存储单元可使用均匀的擦除操作。考虑到过擦除现象，在均匀的擦除操作后进行双边均匀编程操作，使存储单元回到擦除状态预定值，并保证存储单元的阈值电压沿着沟道均匀分布。
对于本发明存储单元左右物理存储位存储不同的比特情况，其操作流程如下：先将存储单元处于擦除状态“11”，并保证存储单元的阈值电压沿着沟道均匀分布；若存储单元左右存储位分别实现“00”和“01”状态存储，则将处于擦除状态的单元均匀编程到“00”编程状态，首先实现左边存储位“00”状态的存储，然后对右边存储位进行局部的擦除操作，使其处于“01”状态。考虑到可能存在过擦除现象，在局部的擦除操作后进行局部的编程操作，将阈值电压调整到预定的值。操作过程中阈值电压的分布示意图如图3(a)所示；若存储单元左右存储位分别实现“00”和“10”状态存储，则将处于擦除状态的单元均匀编程到“00”编程状态，首先实现左边存储位“00”状态的存储，然后对右边存储位进行局部的擦除操作，使其处于“10”状态，考虑到可能存在过擦除现象，在局部的擦除操作后进行局部的编程操作，将阈值电压调整到预定的值。操作过程中阈值电压的分布示意图如图3(b)所示；若存储单元左右存储位分别实现“00”和“11”状态存储，则将处于擦除状态的单元均匀编程到“00”编程状态，首先实现左边存储位“00”状态的存储，然后对右边存储位进行局部的擦除操作，使其处于“11”状态，考虑到可能存在过擦除现象，在局部的擦除操作后进行局部的编程操作，将阈值电压调整到预定的值。操作过程中阈值电压的分布示意图如图3(c)所示。对于存储单元左右存储位存储其他比特的情况，操作方法和上述过程相同，即首先判断左和右存储位谁是阈值电压高的存储状态，先将左右存储位均匀地编程到这个状态，然后根据另外一个存储位的状态，使用单边的局部擦除操作，结合单边局部的编程操作，将另有个存储位编程到预定的状态上。处于以上各种编程状态的存储单元可使用均匀的擦除操作，并结合均匀编程操作，使存储单元重新回到擦除状态，并保证存储单元的阈值电压沿着沟道均匀分布。
对于上述过程中进行的存储单元均匀编程操作，可采用双边的碰撞电离产生衬底热电子注入(IIHE)的编程方法实现，如图4所示。即在源极11和漏极12同时加一个4V～6V的正电压，栅极17加一个6V～10V的正电压，衬底接地。来自源极11和漏极12的空穴在电场作用下向衬底运动，在加速的运动过程会产生大量的电子和空穴对。电子在栅极17正向电场下向栅极运动，获得足够能量后，通过遂穿层14到达存储层15，使存储单元阈值电压增高。双边的IIHE编程操作能使注入到存储层15中的电子均匀分布，使阈值电压沿着沟道区13均匀的分布。
对于上述过程中进行的存储单元均匀擦除操作，可使用双边的带-带遂穿的热空穴(BBHH)注入擦除方法实现，如图5所示。即在漏极11和漏极12同时加一个4V～6V的正电压，栅极17加一个-6V～-10V的负电压，衬底接地。则在源、漏结和衬底之间产生带-带的电子空穴对，空穴在横向电场下加速获得足够的能量，在栅极17负电压的作用下通过遂穿层14均匀地注入到存储层15中，使存储单元的阈值电压下降。双边的BBHH擦除操作能使注入到存储层15中的空穴均匀分布，使阈值电压沿着沟道区13均匀的分布。
对于上述过程中进行的存储单元局部擦除操作，可采用单边的带-带遂穿热空穴(BBHH)注入擦除方法实现，如图6所示。即在栅极17加一个-6V～-8V的电压，漏极12加一个4V～6V的电压，源极11和衬底10接地。则仅在漏极12和衬底10之间形成耗尽区，产生带-带遂穿的电子、空穴对，空穴在横向电场的作用下加速运动，在加速的运动过程获得足够能量后，在栅极17反向电场的作用下在漏结通过遂穿层14后到达存储层15。单边的BBHH擦除操作能使注入到存储层15中的空穴仅在漏结上方局部分布，使存储单元的阈值电压局部降低。
对于上述过程中进行的存储单元局部编程操作，可采用脉冲激发的衬底热电子注入(PASHEI)的编程方法实现，如图7所示。该编程方法分为前后两个连续的阶段。首先在第一阶段将器件的漏极12接～-2V的负偏压，栅极17接～0.2V的正偏压，衬底和源极接地。由于P型衬底10和漏极12之间的PN结处于正偏，则衬底10和漏极12之间产生大量的电子-空穴对。紧接着器件进入第二编程阶段。漏极12的电压在最短的时间内变成2.5V～5V正偏压，栅极13的正偏压也增加到4V～8V，衬底10和源极11依然接地。在第二编程阶段，衬底10和漏极12之间的PN结迅速地由正偏变成反偏，则在漏结形成了较宽的耗尽区。与此同时第一编程阶段在衬底收集的电子在电场作用下漂移到漏结的耗尽区并与晶格发生碰撞电离产生大量的电子-空穴对。一部分产生的电子获得足够的能量后越过Si/SiO2的势垒注入到漏结上方的存储层15中。PASHEI编程操作能使注入到存储层15中的电子仅在漏结上方局部分布，使存储单元的阈值电压局部增大。
Claims (1)
1.一种局部俘获型快闪存储器的多值/多位存储单元的操作方法，其特征是包括下面的步骤：对于存储单元左右物理存储位存储相同的比特情况，按下面的步骤操作，首先将存储单元置于擦除状态，并保证存储单元的阈值电压沿着沟道均匀分布，则存储单元左右存储位同时实现“11”状态存储，即同时为擦除状态；若存储单元左右存储位同时实现“10”状态存储，即低位阈值电压编程状态，则将处于擦除状态的单元均匀地编程到低位阈值电压编程状态，并保证存储单元的阈值电压沿着沟道均匀分布；若存储单元左右存储位同时实现“01”状态存储，即次高位阈值电压编程状态，则将处于擦除状态的单元均匀编程到次高位阈值电压编程状态，并保证存储单元的阈值电压沿着沟道均匀分布；若存储单元左右存储位同时实现“00”状态存储，即最高位阈值电压编程状态，则将处于擦除状态的单元均匀编程到最高位阈值电压编程状态，并保证存储单元的阈值电压沿着沟道均匀分布；处于以上三种编程状态的存储单元进行擦除操作时使用均匀的擦除操作方式；考虑存在过擦除现象，在均匀的擦除操作后进行均匀的编程操作；
对4位比特的多值/多位存储单元的编程和擦除操作包括下面的步骤：
对于存储单元左右存储位存储不同的比特情况，按下面的步骤操作：先将存储单元置于擦除状态，并保证存储单元的阈值电压沿着沟道均匀分布；若存储单元左右存储位分别实现“00”和“01”状态存储，则将处于擦除状态的单元均匀编程到“00”编程状态，首先实现左边存储位“00”状态的存储，然后对右边存储位进行局部的擦除操作；考虑到可能存在过擦除现象，在局部的擦除操作后进行局部的编程操作，将阈值电压调整到预定的值，使其处于“01”状态；若存储单元左右存储位分别实现“00”和“10”状态存储，则将处于擦除状态的单元均匀编程到“00”编程状态，首先实现左边存储位“00”状态的存储，然后对右边存储位进行局部的擦除操作，考虑到可能存在过擦除现象，在局部的擦除操作后进行局部的编程操作，将阈值电压调整到预定的值，使其处于“10”状态；若存储单元左右存储位分别实现“00”和“11”状态存储，则将处于擦除状态的单元均匀编程到“00”编程状态，首先实现左边存储位“00”状态的存储，然后对右边存储位进行局部的擦除操作，考虑到可能存在过擦除现象，在局部的擦除操作后进行局部的编程操作，将阈值电压调整到预定的值，使其处于“11”状态；
对于存储单元左右物理位置存储其他比特的情况，操作方法相同，即首先判断左和右存储位谁是阈值电压高的存储状态，先将左右存储位均匀地编程到这个状态，然后根据另外一个存储位的状态，使用单边的局部擦除操作，将其编程到所需的比特位；考虑到可能存在过擦除现象，在局部的擦除操作后进行局部的编程操作，将阈值电压调整到预定的值；处于以上各种编程状态的存储单元使用均匀的擦除操作，并结合均匀的编程操作，使存储单元重新回到擦除状态，并保证存储单元的阈值电压沿着沟道均匀分布。
2．根据权利要求1所述的局部俘获型快闪存储器的多值/多位存储单元的操作方法，其特征是所述的存储单元的均匀编程操作，采用双边的碰撞电离产生衬底热电子注入(IIHE)的编程机制，即在源、漏极同时加一个4V～6V的正电压，栅极加一个6V～10V的正电压，衬底接地。
3．根据权利要求1所述的局部俘获型快闪存储器的多值/多位存储单元的操作方法，其特征是所述的存储单元的均匀擦除操作，使用双边的带-带遂穿的热空穴(BBHH)注入擦除机制，即在漏极和源极之间加一个4V～6V的正电压，栅极加一个-6V～-8V的负电压，源极和衬底接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110393572.7A CN102436849B (zh) | 2011-12-02 | 2011-12-02 | 一种局部俘获型快闪存储器实现多值/多位存储的操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110393572.7A CN102436849B (zh) | 2011-12-02 | 2011-12-02 | 一种局部俘获型快闪存储器实现多值/多位存储的操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102436849A CN102436849A (zh) | 2012-05-02 |
| CN102436849B true CN102436849B (zh) | 2015-03-11 |
Family
ID=45984861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110393572.7A Expired - Fee Related CN102436849B (zh) | 2011-12-02 | 2011-12-02 | 一种局部俘获型快闪存储器实现多值/多位存储的操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102436849B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102320861B1 (ko) * | 2015-10-06 | 2021-11-03 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
| CN112201291B (zh) * | 2020-09-11 | 2021-08-17 | 中天弘宇集成电路有限责任公司 | Nor闪存电路及数据写入方法 |
| CN112349328B (zh) * | 2020-10-21 | 2021-08-17 | 中天弘宇集成电路有限责任公司 | 电荷捕获型快闪存储器的编程方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011725A (en) * | 1997-08-01 | 2000-01-04 | Saifun Semiconductors, Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| CN1992082A (zh) * | 2005-12-28 | 2007-07-04 | 松下电器产业株式会社 | 用于存储多值数据的非易失性半导体存储器 |
| CN101174462A (zh) * | 2006-09-06 | 2008-05-07 | 三星电子株式会社 | 用于编程多层非易失性存储装置的方法 |
| CN101409107A (zh) * | 2007-10-08 | 2009-04-15 | 三星电子株式会社 | 对非易失性存储单元编程的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7133316B2 (en) * | 2004-06-02 | 2006-11-07 | Macronix International Co., Ltd. | Program/erase method for P-channel charge trapping memory device |
| US7221592B2 (en) * | 2005-02-25 | 2007-05-22 | Micron Technology, Inc. | Multiple level programming in a non-volatile memory device |
-
2011
- 2011-12-02 CN CN201110393572.7A patent/CN102436849B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011725A (en) * | 1997-08-01 | 2000-01-04 | Saifun Semiconductors, Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| CN1992082A (zh) * | 2005-12-28 | 2007-07-04 | 松下电器产业株式会社 | 用于存储多值数据的非易失性半导体存储器 |
| CN101174462A (zh) * | 2006-09-06 | 2008-05-07 | 三星电子株式会社 | 用于编程多层非易失性存储装置的方法 |
| CN101409107A (zh) * | 2007-10-08 | 2009-04-15 | 三星电子株式会社 | 对非易失性存储单元编程的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102436849A (zh) | 2012-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4664707B2 (ja) | 半導体記憶装置 | |
| US9529570B2 (en) | Random number generation using pulsed programming parameters | |
| CN100452406C (zh) | 一种陷阱电荷俘获型的快闪存储器阵列的操作方法 | |
| CN101728394B (zh) | 用于多位存储的沟槽型非挥发存储器 | |
| CN102385930B (zh) | 一种精确的多值存储单元的编程方法 | |
| CN100570898C (zh) | 用于多位存储的非挥发存储器件及其制作方法 | |
| CN102509727B (zh) | 陷阱电荷俘获型快闪存储器阵列结构及其操作方法 | |
| JP5080663B2 (ja) | 半導体記憶装置 | |
| CN102436849B (zh) | 一种局部俘获型快闪存储器实现多值/多位存储的操作方法 | |
| CN102509559B (zh) | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 | |
| CN105226065A (zh) | 一种双位sonos存储器及其编译、擦除和读取方法 | |
| TWI362666B (en) | Method of programming dual cell memory device to store multiple data states per cell | |
| CN104733045A (zh) | 一种双位闪存存储器及其编程、擦除和读取方法 | |
| CN110546708B (zh) | 快闪存储器的编程电路、编程方法及快闪存储器 | |
| US7583530B2 (en) | Multi-bit memory technology (MMT) and cells | |
| CN103745748A (zh) | 一种改进的差分架构SONOS Flash存储单元 | |
| US7835192B2 (en) | Method for programming a nonvolatile memory | |
| CN101494087A (zh) | 存储单元的操作方法 | |
| CN101345262A (zh) | 降低存储器元件的第二位效应的半导体结构以及方法 | |
| Doi et al. | A scaling scenario of asymmetric coding to reduce both data retention and program disturbance of NAND flash memories | |
| US8462556B1 (en) | Method for operating a high density multi-level cell non-volatile flash memory device | |
| CN102298971B (zh) | 一种非挥发性快闪存储器高密度多值存储的操作方法 | |
| TWI566249B (zh) | 快閃記憶體的資料寫入方法與其控制裝置 | |
| CN102054535A (zh) | 一种临界电压调降方法及程序化方法 | |
| CN102117656B (zh) | 基于纳米晶浮栅结构的多值非挥发性存储器的存储方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150311 Termination date: 20151202 |
|
| EXPY | Termination of patent right or utility model |