CN102298971B - 一种非挥发性快闪存储器高密度多值存储的操作方法 - Google Patents
一种非挥发性快闪存储器高密度多值存储的操作方法 Download PDFInfo
- Publication number
- CN102298971B CN102298971B CN201110250842.9A CN201110250842A CN102298971B CN 102298971 B CN102298971 B CN 102298971B CN 201110250842 A CN201110250842 A CN 201110250842A CN 102298971 B CN102298971 B CN 102298971B
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- storage
- substrate
- programming
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003860 storage Methods 0.000 title claims abstract description 131
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 claims description 61
- 238000009825 accumulation Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 14
- 230000002146 bilateral effect Effects 0.000 claims description 12
- 239000002784 hot electron Substances 0.000 claims description 12
- 238000012795 verification Methods 0.000 claims description 10
- 230000005684 electric field Effects 0.000 claims description 8
- 230000009471 action Effects 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 230000008030 elimination Effects 0.000 claims 1
- 238000003379 elimination reaction Methods 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000000452 restraining effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- PNBPGDKNNUJQGC-UHFFFAOYSA-N [Si].[Si].O=[Si]=O Chemical compound [Si].[Si].O=[Si]=O PNBPGDKNNUJQGC-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
非挥发性快闪存储器高密度多值存储的操作方法，对局部俘获型多值单元的存储操作采用下面的步骤：1）首先将局部俘获型存储单元擦除到阈值电压-2V～-1V的初始状态；擦除后使局部俘获型存储单元左右两边存储位的阈值电压相同；2）存储单元的阈值电压调整到预定值-2V～-1V，以这个预定值为多值存储的初始状态，对局部俘获存储单元进行多值存储的编程操作；3）通过改变栅极或漏极的编程电压，或者改变栅极或漏极编程时间，实现8种以上的编程状态。本发明有高的存储密度：多值存储单元总的编程窗口大。每个编程状态允许的阈值电压分布宽。不同编程状态所对应的阈值电压分布不会出现交叠及良好的编程/擦除的耐受力和保持性。
Description
一、技术领域
本发明涉及非挥发性快闪存储器（Flash）的操作方法，特别是局部俘获型存储器的高密度多值存储的编程和擦除方法。
二、背景技术
如今，非挥发性快闪存储器已广泛地应用于各种便携式电子产品，比如MP3播放器、数码相机、个人数字助理、移动电话和手提电脑等，高容量和低成本的flash存储器已经成为市场的迫切需求，因此增加存储容量和降低生产成本成为存储器生产商追求的目标。然而当存储器单元的尺寸进一步减小，接近物理极限时，通过减小单元尺寸增大存储容量的方法就行不通了，通过多值存储技术来增加存储密度就显得更加重要。因此多值单元存储的概念一经提出，立刻就成为了研究的热点，成为了提高存储密度的一个重要方法。不同于单值存储单元只能存储1位比特，多值存储单元是利用不同的编程电压或编程时间，改变存储层上存储的电荷的数量得到若干个不同的阈值电压。通过读取存储单元的电流值可以确定单元的阈值电压范围，从而可以确定所存储的多位比特值。为了将多值单元存储的信息准确地读出，不同编程状态的阈值电压之间应当要有足够的间距。但是受存储单元总的阈值电压分布范围的限制，在实现3位比特以上的多值存储时，每一个阈值电压允许的分布范围就很窄，且不同阈值电压之间允许的间距又很小，而现有的编程技术很难精确地将存储单元的阈值电压编程到特定值，因此多值单元具有的多个阈值电压之间容易出现交叠，从而使读出电路很难分辨出所存储的比特。另一方面，多值存储允许的每个阈值电压分布很窄，编程/擦除的耐受力和保持特性的退化非常严重，因此可靠性问题也严重影响了高密度多值存储技术的进一步应用。
局部俘获型硅-二氧化硅-氮化硅-二氧化硅-硅（SONOS）非挥发性快闪存储器能在一个存储单元的左右两边的源、漏结上方的SiN层中各实现1比特的局部存储。因此相比于传统的SONOS存储器，局部俘获型SONOS存储器能实现每个单元2比特的存储，NROM是它的典型代表，可参考美国专利No.7,110,300。如果每边存储位使用4值的多值存储，则每个存储单元可存储4比特，这就大大增加了存储密度，减小了成本。NROM的初始阈值电压分布一般为2V～3V，编程后的阈值电压分布一般为5V～6V。整个阈值电压的操作窗口限在3V左右，如果NROM单元每边要实现3比特的存储，则在3V的窗口上要有8个阈值电压分布区间，那么每个阈值电压的分布区间就只有0.3V左右。用传统的CHE编程技术去控制阈值电压达到这么精确的分布是非常困难的。
现在传统的多值操作方法很难实现8值3比特以上的高密度多值存储，因此寻找一种新的多值存储的操作方法来提高存储密度是非常迫切的。同时提高编程/擦除的精度，提高多值存储的可靠性，即增加编程/擦除的耐受力和信息的保持时间也是至关重要的技术。
三、发明内容
本发明目的是：针对局部俘获型Flash存储器，提出了一种进行高密度多值存储操作的新方法，使整个存储操作窗口增加了1倍，使存储单元能实现8值3比特以上的多值存储能力。该操作方法不但大大提高了存储单元的存储密度，同时提高了存储单元耐受力和保持能力，使8值3比特多值存储单元具有和4值2比特多值存储单元相同的可靠性。
本发明的技术方案是：非挥发性快闪存储器高密度多值存储的操作方法，根据本发明，局部俘获型多值单元的存储操作包括下面的步骤。首先将局部俘获型存储单元从阈值电压为2V～3V初始状态擦除到阈值电压-2V～-1V的初始状态。擦除后使局部俘获型存储单元左右两边存储位的阈值电压相同，且存储位在存储层中存储的电荷沿着沟道均匀地分布。由于传统的单边的带-带隧穿热空穴注入(BBHH)擦除方法不能将沟道区的阈值电压擦除的一致，本发明采用双边BBHH的擦除方法，即在源、漏极同时加一个正偏电压，栅极加一个负偏电压，衬底接地，可以将沟道区域和源漏结上方存储层的电荷均匀地擦除。但为了防止过擦除现象的发生，即擦除后单元的阈值电压小于预定的负值，本发明采用双边的碰撞电离产生衬底热电子注入(IIHE)的编程方法，即在源、漏极同时加一个正偏电压，栅极加一个正偏电压，衬底接地，将衬底碰撞电离产生的热电子均匀地注入到存储层中，使沟道区的阈值电压分布处处相同。
通过双边的BBHH擦除和双边的IIHE编程使存储单元的阈值电压调整到预定值-2V～-1V，接下来以这个预定值为多值存储的初始状态，对NOR型局部俘获存储单元进行多层单元的编程操作。对于负阈值电压的存储单元，过量的空穴均匀地分布在存储层上，当使用传统的沟道热电子注入(CHE)的方式编程，容易使注入的热电子分布在器件的沟道区，那么使用单边的BBHH方法进行局部的擦除时，就不能将编程后的状态擦除到初始的状态。
本发明针对存储单元具有初始负阈值电压的特点，采用了衬底正偏压抑制第二代热电子注入的CHE编程方法，或者采用脉冲激发的衬底热电子注入（PASHEI）的编程方法实现电荷局部的存储。当采用衬底正偏压CHE编程方法，器件的衬底接～2V的正偏压，漏极接3V～5V的正偏压，栅极接5V～8V的正偏压，源极接地。由于衬底接正偏压，抑制了衬底的第二代热电子的产生，使热电子仅在漏结附近注入到存储层，提高了局部存储的性能。通过改变栅极或漏极的编程电压，或者改变栅极或漏极编程时间，可实现8种以上的编程状态，将器件阈值电压分为8个以上的区间。由于最高的阈值电压仍为5V～6V，因此整个操作窗口比传统的局部俘获多值存储器增加了1倍。若实现8值3比特多值存储操作，每个阈值电压的分布范围可达0.7V，且不同阈值电压范围之间有足够的间距。
上述方案也可采用脉冲激发的衬底热电子注入的编程方法进行多值存储的操作，该编程方法分为两个阶段。该编程方法分为两个阶段。首先在第一阶段将器件的漏极接～-2V的负偏压，栅极接～0.2V的正偏压，衬底和源极接地。由于P型衬底和漏区之间的PN结处于正偏，则衬底和漏区之间产生大量的电子-空穴对。紧接着器件进入第二编程阶段。漏极的电压在最短的时间内迅速变成2.5V～4V，栅极的正偏压增加到4V～5V，衬底和源极依然接地。从编程第一阶段转到第二阶段，衬底和漏极之间的PN结迅速地由正偏变成反偏，则在漏结形成了较宽的耗尽区。与此同时第一编程阶段在衬底收集的电子在电场作用下漂移到漏结的耗尽区并与晶格发生碰撞电离产生大量的电子-空穴对。一部分产生的电子获得足够的能量后越过Si/SiO2的势垒注入到漏结上方的存储层中。通过微小的改变漏极上电压大小，可控制注入到存储层中电荷的数量，从而实现多值存储。对于采用衬底正偏压CHE编程和脉冲激发的衬底热电子注入的编程方法实现不同的编程状态，均可使用单边的BBHH擦除机制，将编程后的状态擦除到负阈值的初始状态。擦除操作后可设有验证步骤，如果擦除后的阈值电压高于擦除设定值，则执行擦除操作；如果阈值电压低于擦除设定值，则存在过擦除的现象。
综上所述，本发明提出的这种新颖的多值单元存储的操作方法分为前后两个过程。首先将存储单元的阈值电压均匀地擦除到-2V～-1V左右。然后以负的阈值电压为新的编程初始状态，通过选用合适的编程和擦除技术进行局部的编程和擦除，在-2V～6V很宽的阈值电压范围进行多值单元存储操作，可实现3比特、8个不同阈值电压的编程，而可靠性和2比特、4个阈值电压的编程操作相同，因此在不增加成本的情况下，可大大增加存储密度。
本发明的有益效果：本发明所述的多值单元存储的操作方法相对于现有的多值单元存储的各种发明，主要存在以下几个突出的优点：
（1）多值存储单元总的编程窗口大。
（2）每个编程状态允许的阈值电压分布宽。
（3）不同编程状态所对应的阈值电压之间的间距大，且它们之间的分布不会出现交叠。
（4）良好的编程/擦除的耐受力和保持特性。
（5）高的存储密度，比现有的多值存储单元的密度至少高1.5倍以上。
（6）低电压编程和擦除操作，实现方法简单，成本低。
四、附图说明
图1是传统的NOR型多值存储单元的阈值电压分布示意图。
图2是本发明进行多值单元存储的操作流程图。
图3是局部俘获存储单元的基本结构。
图4是本发明将存储单元的阈值电压擦除到负值的擦除操作示意图。
图5是本发明在图4过擦除操作后进行阈值电压调整的编程操作示意图。
图6A是在负阈值擦除状态采用衬底正偏压的CHE方法实现不同阈值电压状态的编程操作示意图。
图6B是在负阈值擦除状态采用结雪崩热电子注入方法实现不同阈值电压状态的编程操作示意图。
图7是实测得到的多值单元编程操作后8个不同编程状态下的Ids-Vds的曲线图。
五、具体实施方式
局部俘获型非挥发性快闪存储器实现多值存储操作通常以2V～3V的阈值电压为初始状态，通过CHE方式编程，控制栅极和漏极编程电压，或者控制编程时间，在整个～3V的编程窗口内实现1比特或2比特存储，即实现2种或4种不同的存储状态。通过单边的BBHH擦除机制将存储在漏结上方狭窄区域的电子擦除掉。
如以最典型的局部俘获存储器NROM作为实施例，每个单元的左右两边物理位各能实现4值2比特的多值存储，不同阈值电压的分布区间大概为0.7V，其分布的示意图如图1所示。当进行3比特以上的多值存储时，精确的编程技术和可靠性问题成为多值单元存储最难解决的问题。
本发明针对局部俘获型非易失存储器提出了一种多值单元存储操作的新方法，它能将多值单元的编程操作窗口加大1倍，实现3比特以上的多值存储，提高了多值存储的密度，避免了不同编程状态的阈值电压之间出现交叠，解决了多值单元存储的可靠性差等问题。图2是本发明进行多值单元存储操作的流程图。首先对初始电压为2V～3V的存储单元进行擦除操作，使存储单元的阈值电压设定为-2V～-1V的范围内，且使每个存储单元存储层的电荷在沟道区均匀分布。考虑到在擦除的过程中发生过擦除的现象，结合编程写入的方式，将存储单元的阈值电压精确调节到-2V～-1V范围内。接着以-2V～-1V的阈值电压为多值单元编程的初始状态，通过相应的编程方式，改变编程条件，将电子注入到漏极上方的局部存储区域内，控制注入的电子的数量实现多值的存储。最后通过读出操作，根据漏极电流的大小确定存储的比特位。所存储的电荷可通过局部BBHH擦除，存储单元回到阈值电压为-2V～-1V的初始状态。具体的操作流程如下：
按图2操作流程所示的步骤1，先提供一个局部俘获存储单元，其基本结构如图3所示。在一个P型半导体衬底10上方的两侧设有N型半导体区域构成源极11和漏极12，衬底的正上方，源极和漏极之间是沟道区。沟道区的正上方分别设有隧穿层16、电荷存储层15和阻挡层14，阻挡层的上方是栅极13。
按图2操作流程所示的步骤2，将存储单元的初始阈值电压从2V～3V擦除至-2V～-1V。具体的擦除操作如图4所示。在栅极13上加一个偏置电压Vg1，在源极11和漏极12上分别加一个偏置电压Vs1和Vd1,衬底10接VB1，则沟道区有空穴产生，空穴被均匀地注入到沟道上方的存储层15中。存储单元的阈值电压随着擦除的时间逐渐减小，从初始的2V～3V擦除到-2V～-1V左右。此步骤主要是将存储单元设置到一个新的预定状态，后续的编程操作以此状态作为初始状态进行多值单元的存储操作。
上述步骤2可以通过双边的BBHH擦除方式实现。当图4所示的存储单元的栅极13加上-4V～-8V的电压，源极11和漏极12同时加上4V～6V的偏压，衬底接地。则源极11和漏极12的耗尽区会产生带-带的空穴，空穴在栅极反向电场作用下获得足够能量通过隧穿层16注入到存储层15中并和电子复合。当注入过量的空穴，存储单元的阈值电压变为负值。由于目前主流存储单元的沟道较短，已小于0.13μm，双边的BBHH擦除方法可保证存储层中的电荷均匀分布，沟道区的阈值电压有相同的分布。但实现此擦除操作的技术并不局限于此，还可以使用-FN的擦除操作。当衬底接地，栅极13上加一个负偏电压-8V～-12V，源极11和漏极12接地，当存储单元隧穿层的电场大于10MV/cm，则衬底的空穴通过FN隧穿到达存储层15。当注入过量的空穴，存储单元的阈值电压可以实现负值，且沟道区阈值电压有相同的分布。
按图2操作流程所示的步骤3，它是验证步骤2进行的擦除操作。如果擦除后的阈值电压高于擦除设定值，则执行步骤6的验证操作。如果阈值电压低于擦除设定值，则存在过擦除的现象，于是进行步骤4的编程操作。
按图2操作流程所示的步骤4，电子被注入到存储层中。具体的编程操作如图5所示。在栅极13上加一个偏置电压Vg2，在源极11和漏极12分别加一个偏置电压Vs2和Vd2,则沟道区有电子产生，均匀地注入到沟道上方的存储层13中。存储单元的阈值电压随着编程的时间逐渐增大，使步骤2发生过擦除后的阈值电压调整到-2V～-1V左右。
步骤4可以通过双边的IIHE编程方式来实现。当图2所示的存储单元的栅极13加上4V～8V的电压，源极11和漏极12同时加上4V～6V的偏压，衬底10接地。来自源极11和漏极12的空穴在电场作用下向衬底运动，在加速的运动过程会产生大量的电子和空穴对。电子在栅极13正向电场下向栅极13运动，获得足够能量后，通过隧穿层后到达存储层15，使存储单元阈值电压增高。双边的IIHE编程能使存储层中的电荷均匀分布，沟道区的阈值电压相同。但实现此编程操作的技术并不局限于此，还可以使用FN的编程操作。当衬底10接地，栅极13上加一个正偏电压8V～12V，源极11和漏极12接地，则衬底的电子向沟道表面表面运动，当隧穿层16的电场达到10MV/cm时电子通过FN隧穿到达存储层15，使存储单元的阈值电压增加。
按图2操作流程所示的步骤5，它是验证步骤4进行的编程操作后存储单元的阈值电压是否高于设置的阈值电压的范围。若没有则转入步骤4继续进行编程操作，若高于预定的阈值电压则进入步骤6验证阈值电压是否达到设置的阈值电压。
按图2操作流程所示的步骤6，它是验证步骤2进行的擦除操作和步骤4进行的编程操作后存储单元的阈值电压是否达到了设置的阈值电压的范围。若达到了则转入步骤7进行多值单元的存储操作，若没有达到则转入步骤2进行擦除操作。
按图2操作流程所示的步骤7，进行以负阈值电压为擦除状态的多值单元的存储操作，具体的编程操作如图6A和图6B所示。在栅极13上加一个偏置电压Vg3，在漏极12加一个偏置电压Vd3,源极11接Vs3，衬底10接VB3，则沟道区有电子产生，电子只在漏结局部区域注入到漏结上方的存储层15中。通过设置不同的漏极12电压或者编程时间控制注入到存储层15中电子的数量实现多值的存储。
上述步骤7可采用衬底正偏压抑制第二代热电子注入的CHE编程方法为局部俘获型存储单元实现多值存储。当采用图6A所示的衬底正偏压CHE编程方法，器件的衬底10接～2V的正偏压，漏极12接3V～5V的正偏压，栅极13接5V～8V的正偏压，源极11接地。由于衬底10接正偏压，抑制了衬底的第二代热电子的产生，使热电子仅在漏结注入到存储层15，提高了局部存储的性能。通过改变漏极12编程电压或者漏极编程时间，可实现8种以上的编程状态，将器件阈值电压分为8个以上的区间。由于最高的阈值电压仍为5V～6V，因此整个操作窗口比传统多值操作的局部俘获存储器增加了1.5倍。若实现3比特存储操作，每个阈值电压的分布范围可达0.7V，且不同阈值电压范围之间有足够的间距。
上述多值编程操作也可采用图6B所示的脉冲激发的衬底热电子注入（PASHEI）的编程方法，该编程方法分为前后两个连续的阶段。首先在第一阶段将器件的漏极12接～-2V的负偏压，栅极13接～0.2V的正偏压，衬底10和源极11接地。由于P型衬底10和漏区12之间的PN结处于正偏，则衬底10和漏区12之间产生大量的电子-空穴对。紧接着器件进入第二编程阶段。漏极12的电压在最短的时间内变成2.5V～4V正偏压，栅极13的正偏压也增加到4V～5V，衬底10和源极11依然接地。在第二编程阶段，衬底10和漏极12之间的PN结迅速地由正偏变成反偏，则在漏结形成了较宽的耗尽区。与此同时第一编程阶段在衬底收集的电子在电场作用下漂移到漏结的耗尽区并与晶格发生碰撞电离产生大量的电子-空穴对。一部分产生的电子获得足够的能量后越过Si/SiO2的势垒注入到漏结上方的存储层15中。通过微小的改变漏极13上电压大小，可控制注入到存储层15中电荷的数量，从而实现多值存储。对于采用衬底正偏压CHE编程和脉冲激发的衬底热电子注入的编程方法实现不同的编程状态，均可使用单边的BBHH擦除机制，将编程后的状态擦除到负阈值的初始状态。按照上述的编程方法，我们对一个90nm工艺生产的NROM单元进行了8值的多值存储。该单元的左右两边的物理位各能存储3位比特信息，即每边各实现8个不同的存储状态，实际测量得到的8种编程状态的Ids-Vds的曲线图如图7所示。可以看出不同的编程状态的Ids-Vds曲线明显地分开，且不同的阈值电压之间有较大的间距。
按图2操作流程所示的步骤8，它是验证步骤7进行的多值单元存储操作后的多个阈值电压是否达到了设置的要求。若达到了要求则结束多值存储操作，若没有达到要求则继续进行步骤7进行的多值存储操作。
本发明在多值单元编程后使用单边的BBHH擦除机制，将编程后的状态擦除到负阈值的擦除状态。擦除操作后设有验证步骤，如果擦除后的阈值电压小于擦除验证电压则停止擦除。
以上所述的高密度多值单元的操作方法均适用于各种材料和结构的局部俘获型非挥发器存储器。
Claims (3)
1.非挥发性快闪存储器高密度多值存储的操作方法，其特征是对局部俘获型多值单元的存储操作采用以下步骤：
1）首先将局部俘获型存储单元从阈值电压为2V～3V初始状态擦除到阈值电压-2V～-1V的初始状态；擦除后使局部俘获型存储单元左右两边存储位的阈值电压相同，且存储位的存储层中存储的电荷沿着沟道均匀地分布；
2）所述存储单元的阈值电压调整到预定值-2V～-1V，以这个预定值为多值存储的初始状态，对所述存储单元进行多值存储的编程操作；采用衬底正偏压抑制第二代热电子注入的CHE编程方法，或者采用脉冲激发的衬底热电子注入PASHEI编程方法实现电荷局部的存储；
3）通过改变栅极或漏极的编程电压、或者改变栅极或漏极编程时间，实现8种以上的编程状态，将所述存储单元阈值电压分为8个以上的区间；
步骤1）中采用双边带-带隧穿热空穴注入BBHH的擦除方法，即在源、漏极同时加一个正偏电压，栅极加一个负偏电压，衬底接地，将沟道区域和源、漏结上方存储层的电荷均匀地擦除；
步骤1）之后防止过擦除现象的发生，即消除擦除后单元的阈值电压小于预定的负值；采用双边的碰撞电离产生衬底热电子注入IIHE的编程方法，即在源、漏极同时加一个正偏电压，栅极加一个正偏电压，衬底接地，将衬底碰撞电离产生的热电子均匀地注入到存储层中，使沟道区的阈值电压分布处处相同；
步骤2）中当采用衬底正偏压CHE编程方法，存储单元的衬底接～2V的正偏压，漏极接3V～5V的正偏压，栅极接5V～8V的正偏压，源极接地；当采用脉冲激发的衬底热电子注入PASHEI编程方法，该编程方法分为前后两个连续的阶段：在第一阶段将存储单元的漏极接～-2V的负偏压，栅极接～0.2V的正偏压，衬底和源极接地；在第二阶段，将存储单元的漏极接2.5V～4V正偏压，栅极接4V～5V正偏压，衬底和源极接地。
2.根据权利要求1所述的非挥发性快闪存储器高密度多值存储的操作方法，其特征是双边的碰撞电离产生衬底热电子注入IIHE编程方法，即在源、漏极同时加一个正偏电压，栅极加一个正偏电压的电压范围：具体而言，在存储单元的栅极加上4V～8V的电压，源极和漏极同时加上4V～6V的偏压，衬底接地；来自源极和漏极的空穴在电场作用下向衬底运动，在加速的运动过程会产生大量的电子和空穴对；电子在栅极正向电场下向栅极运动，获得足够能量后，通过隧穿层后到达存储层，使存储单元阈值电压增高；双边的IIHE编程能使存储层中的电荷均匀分布，沟道区的阈值电压相同；
或使用FN的编程操作：当衬底接地，栅极上加一个正偏电压8V～12V，源极和漏极接地，则衬底的电子向沟道表面运动，当隧穿层的电场达到10MV/cm时电子通过FN隧穿到达存储层，使存储单元的阈值电压增加。
3.根据权利要求1所述的非挥发性快闪存储器高密度多值存储的操作方法，其特征是擦除操作后设有验证步骤，如果擦除后的阈值电压高于擦除设定值，则执行操作；如果阈值电压低于擦除设定值，则存在过擦除的现象。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110250842.9A CN102298971B (zh) | 2011-08-29 | 2011-08-29 | 一种非挥发性快闪存储器高密度多值存储的操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110250842.9A CN102298971B (zh) | 2011-08-29 | 2011-08-29 | 一种非挥发性快闪存储器高密度多值存储的操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102298971A CN102298971A (zh) | 2011-12-28 |
| CN102298971B true CN102298971B (zh) | 2014-05-21 |
Family
ID=45359319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110250842.9A Expired - Fee Related CN102298971B (zh) | 2011-08-29 | 2011-08-29 | 一种非挥发性快闪存储器高密度多值存储的操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102298971B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1705101A (zh) * | 2004-06-02 | 2005-12-07 | 旺宏电子股份有限公司 | p通道电荷捕捉记忆元件的编程与擦除方法 |
| CN101174471A (zh) * | 2006-11-03 | 2008-05-07 | 海力士半导体有限公司 | 为闪存装置设定编程起始偏压的方法和使用它的编程方法 |
| CN101521042A (zh) * | 2008-02-26 | 2009-09-02 | 三星电子株式会社 | 用于非易失性存储设备的编程方法 |
| CN101868829A (zh) * | 2007-11-21 | 2010-10-20 | 美光科技公司 | 用于m位存储器单元的m+n位编程和m+l位读取 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100463138C (zh) * | 2004-04-26 | 2009-02-18 | 旺宏电子股份有限公司 | 电荷陷入非易失性存储器的电荷平衡操作方法 |
| TWI250526B (en) * | 2004-06-24 | 2006-03-01 | Macronix Int Co Ltd | Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory |
| US6980471B1 (en) * | 2004-12-23 | 2005-12-27 | Sandisk Corporation | Substrate electron injection techniques for programming non-volatile charge storage memory cells |
| US7242622B2 (en) * | 2005-12-06 | 2007-07-10 | Macronix International Co., Ltd. | Methods to resolve hard-to-erase condition in charge trapping non-volatile memory |
| US8117375B2 (en) * | 2007-10-17 | 2012-02-14 | Micron Technology, Inc. | Memory device program window adjustment |
-
2011
- 2011-08-29 CN CN201110250842.9A patent/CN102298971B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1705101A (zh) * | 2004-06-02 | 2005-12-07 | 旺宏电子股份有限公司 | p通道电荷捕捉记忆元件的编程与擦除方法 |
| CN101174471A (zh) * | 2006-11-03 | 2008-05-07 | 海力士半导体有限公司 | 为闪存装置设定编程起始偏压的方法和使用它的编程方法 |
| CN101868829A (zh) * | 2007-11-21 | 2010-10-20 | 美光科技公司 | 用于m位存储器单元的m+n位编程和m+l位读取 |
| CN101521042A (zh) * | 2008-02-26 | 2009-09-02 | 三星电子株式会社 | 用于非易失性存储设备的编程方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102298971A (zh) | 2011-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101847437B (zh) | 半导体存储器件的操作方法 | |
| CN101728394B (zh) | 用于多位存储的沟槽型非挥发存储器 | |
| US7733700B2 (en) | Method and structures for highly efficient hot carrier injection programming for non-volatile memories | |
| CN100570898C (zh) | 用于多位存储的非挥发存储器件及其制作方法 | |
| CN102385930B (zh) | 一种精确的多值存储单元的编程方法 | |
| US6963107B2 (en) | Nonvolatile semiconductor memory apparatus and the operation method | |
| CN102509727A (zh) | 陷阱电荷俘获型快闪存储器阵列结构及其操作方法 | |
| JP5080663B2 (ja) | 半導体記憶装置 | |
| CN102509559B (zh) | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 | |
| CN105226065A (zh) | 一种双位sonos存储器及其编译、擦除和读取方法 | |
| CN102436849B (zh) | 一种局部俘获型快闪存储器实现多值/多位存储的操作方法 | |
| CN104733045A (zh) | 一种双位闪存存储器及其编程、擦除和读取方法 | |
| CN102298971B (zh) | 一种非挥发性快闪存储器高密度多值存储的操作方法 | |
| CN110546708B (zh) | 快闪存储器的编程电路、编程方法及快闪存储器 | |
| CN1774769A (zh) | 编程双单元存储器件以在各单元中储存多个数据状态的方法 | |
| US8462556B1 (en) | Method for operating a high density multi-level cell non-volatile flash memory device | |
| CN107342106B (zh) | 闪存单元、闪存单元的编程方法及闪存单元的擦除方法 | |
| CN102496629A (zh) | 一种电感应的可变浅结作为源漏区的浮栅型快闪存储器 | |
| Park et al. | Challenges and limitations of NAND flash memory devices based on floating gates | |
| JPH1032272A (ja) | フラッシュメモリセルのプログラム方法 | |
| KR20060089262A (ko) | 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아 플래시 메모리 어레이 및 그 동작방법 | |
| CN102411991A (zh) | 一种非挥发性存储器低压快速窄注入编程方法 | |
| JP4469556B2 (ja) | 半導体記憶装置 | |
| CN102117656B (zh) | 基于纳米晶浮栅结构的多值非挥发性存储器的存储方法 | |
| CN103165188A (zh) | 一种多位非挥发存储单元及阵列的编程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140521 Termination date: 20170829 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |