CN100570898C - 用于多位存储的非挥发存储器件及其制作方法 - Google Patents
用于多位存储的非挥发存储器件及其制作方法 Download PDFInfo
- Publication number
- CN100570898C CN100570898C CNB200710118558XA CN200710118558A CN100570898C CN 100570898 C CN100570898 C CN 100570898C CN B200710118558X A CNB200710118558X A CN B200710118558XA CN 200710118558 A CN200710118558 A CN 200710118558A CN 100570898 C CN100570898 C CN 100570898C
- Authority
- CN
- China
- Prior art keywords
- memory device
- voltage
- raceway groove
- substrate
- trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003860 storage Methods 0.000 title claims abstract description 30
- 238000002360 preparation method Methods 0.000 title abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 22
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 17
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 150000001875 compounds Chemical class 0.000 claims abstract description 14
- 239000000203 mixture Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 125000001475 halogen functional group Chemical group 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000007667 floating Methods 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 2
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 230000005641 tunneling Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000002784 hot electron Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了属于半导体器件领域的涉及利用杂质掺杂形成不均匀沟道的一种用于多位存储的非挥发存储器件及其制作方法。用于多位存储的非挥发存储器件，包括位于p型半导体衬底上的p阱，在p阱上面为不均匀沟道；在沟道以上依次为隧穿二氧化硅层、氮化硅层、二氧化硅层组成复合介质层、在复合介质层上是起控制作用的多晶硅控制栅，与复合介质层共同构成栅结构；源极区在栅结构第一边缘处衬底中，漏极区在栅结构第二边缘处衬底中。该结构通过带带隧穿热空穴注入来执行存储单元写入操作；通过控制栅到衬底的F-N隧穿电子来执行擦除操作。该存储器件可以应用于电荷俘获型存储器、多位存储器、非挥发半导体存储器。
Description
技术领域
本发明属于半导体器件领域，特别涉及利用杂质掺杂形成不均匀沟道的一种用于多位存储的非挥发存储器件及其制作方法。具体说该存储器件可以应用于电荷俘获型存储器、多位存储器、非挥发半导体存储器。
背景技术
利用氮化硅层作为电荷俘获层是H.A.R.Wegener等人于1967年提出的，目的在于解决D.Kahng与S.Sze提出的MIMIS结构中的电荷泄露问题。利用金属层或多晶硅层作为电荷俘获层，当隧穿氧化层减小到一定厚度之后，由于金属层和多晶硅层本身为导体，由工艺带来的隧穿氧化层中的一个缺陷可能导致整个电荷俘获层上的电荷全部泄露。氮化硅利用其中的陷阱俘获电荷，因其本身为绝缘体，隧穿氧化层中一个缺陷只影响到其周围的俘获电荷，不会导致整个俘获层上电荷的流失。随着器件尺寸的减小，隧穿氧化层越来越薄，利用氮化硅作为电荷俘获层越来越受到人们的重视。随着对非挥发存储器高密度、大容量的要求，利用氮化硅作为电荷俘获层从而构成的多位存储单元已经有人提出。B.Eitan等人于2000年在U.S 6,011,725“EEPROM cell capable of storing two bits ofinformation”中提出了一种2-bit/cell结构NROM，并提出一种新的读取方法。
图1所示为NROM结构单元的剖视图。此单元为由多晶硅控制栅50，ONO叠栅结构52/54/56，源极区和漏极区58、60构成。此单元采用沟道热电子注入(channel hot electron injection)实现编程操作，如在图1漏端上加一4.5V电压，控制栅上加一9V电压，源极和衬底接地，此时沟道中产生的热电子就可以穿透漏端pn结处的隧穿氧化层注入到氮化硅层54中，由于注入电子对应区域沟道阈值电压升高，而整个器件的阈值电压由沟道阈值电压最高点决定，故从源端读取漏端信息时，器件阈值电压升高，从而实现写操作；采用隧道增强热空穴注入(tunneling enhanced hot hole injection)实现擦除操作，沟道中热空穴由带带隧穿(band-to-band tunneling)产生，注入到氮化硅层中的空穴与编程时注入的电子中和，完成器件的擦除操作，图2为NROM器件编程和擦除操作下沟道能带分图；采用反向读取(reverse reading)的方法对器件进行读操作，所谓反向读取是指读取方向与编程方向相反，如欲读取图1漏端的信息，需在源端加一电压(如1.5V)，使源端信息不会对漏端信息的读取造成影响。
NROM存储单元采用热电子注入实现编程操作，虽然速度较快，但因编程时存储单元处于导通状态，需要耗费很大的编程电流，导致编程效率低。而且热电子注入到氮化硅层54中的区域较大，随着线宽的减小，左右位线处存储的信息容易相互影响，限制了器件的进一步缩小。
2002年，C.C.Yeh等人在文献Electron Devices Meeting，2002.IEDM′02.Digest.International，8-11 Dec.2002 Page(s)：931-934中的″PHINES：a novel low powerprogram/erase，small pitch，2-bit per cell flash memory，″中提出了一种新的2-bit/cell结构PHINES，此结构采用带带隧穿热空穴注入(band-to-band hot hole injection)进行编程，采用沟道FN隧穿进行擦除操作，因此该器件的编程功耗比较低。图3是PHINES器件写入核擦除时沟道能带的示意图，该结构与一般SONOS器件相似，仍然采用氮化硅层进行电荷俘获。此器件由于采用了短沟道效应，当器件沟道较短时，读取电压可以进一步降低，读取窗口也会有所增加，所以特别适合小尺寸应用。然而这种利用短沟效应得读取方式限制了编程窗口的大小。
根据以上的介绍，目前主要的2-bit/cell单元结构，无论是NROM还是PHINES，都存在其不足之处，如高功耗、两比特间的串扰、小窗口等等。随着器件特征尺寸的减小和市场对于高密度、大容量存储器件的需求，开发一种低功耗、大窗口的用于多位存储的非挥发存储器件就显得尤为重要。
发明内容
本发明的目的在于提出一种用于多位存储的非挥发存储器件及其制作方法。该器件是一种具有不均匀沟道的存储器件，并采用带带隧穿热空穴注入(band-to-band hot hole tunneling)进行写入操作、利用沟道FN隧穿进行擦除操作，利用反向读取进行读操作。本发明可以改善目前多位存储器件存在的缺点，利用较小的编程功耗和读取电压得到较大的编程窗口。
所述用于多位存储的非挥发存储器件，其特征在于，该非挥发存储器件是多位存储器单元401，其结构包括位于p型半导体衬底上的p阱，在p阱上面为不均匀沟道406，沟道406的掺杂情况为在水平方向为p+/n-/p+，或者p-/p-/p+，或者p+/耗尽区/p+；在沟道406以上依次为隧穿二氧化硅层405、用于电荷俘获的氮化硅层404、二氧化硅层403组成复合介质层、在复合介质层上是起控制作用的多晶硅控制栅402，与复合介质层共同构成栅结构；在p阱上面不均匀沟道406左边位于栅结构第一边缘处衬底中的源极区407；在p阱上面不均匀沟道406右边位于栅结构第二边缘处衬底中的漏极区408。
所述多位存储的非挥发存储器件的操作方法，所述多位存储的非挥发存储器件作为多位存储器单元401的p阱接地，漏极区408与电压源VD连接，源极区407与电压源VS连接，浮栅402与电压源VCG连接。
所述存储器件执行写入操作时，若对漏极区信息位进行编程，则施加偏压使VD为Vd1，施加偏压使VS介于0至1/2Vd1之间，施加偏压使VCG为-VPP1；若对源极区信息位进行编程，则施加偏压使VS为Vs1，施加偏压使VD介于0至1/2Vs1之间，施加偏压使VCG为-VPP2。
所述存储器件执行擦除操作时，则施加偏压使VCG为VPP，使VD和VS为浮空状态或接地。
所述存储器件执行读取操作时，若对源极区信息位进行读取，则施加偏压使VD为Vd1，施加偏压使VS介于0至1/2Vd1之间，施加偏压使VCG为VPP1；若对漏极区信息位进行读取，则施加偏压使VS为Vs1，施加偏压使VD介于0至1/2Vs1之间，施加偏压使VCG为VPP2。
所述用于多位存储的非挥发存储器件的制造方法，其特征在于，该方法包括下列步骤：(a)在该半导体p型衬底上注入硼，形成p阱；(b)向该p阱中注入磷，形成沟道内的n-区；(c)在p型衬底上形成隧穿二氧化硅层405/氮化硅404/二氧化硅403的复合介质层；(d)在该复合层上形成多晶硅层，对该多晶硅层构图形成起控制作用的控制栅402，所述控制栅、复合介质层共同构成栅结构；(e)在栅结构的第一边缘处和第二边缘处构图，并以该栅结构为自对准的掩模，进行两次斜角BF2离子注入，在栅结构之下形成两个p-halo区，进行斜角BF2离子注入的注入条件是注入角度为30度至60度，注入能量为30keV至90keV，注入剂量为1×1011/cm2至1×1015/cm2之间(f)以上述构图为掩模，进行高浓度砷注入，形成源极区407和漏极区408。
所述在栅结构之下形成两个p-halo区；通过斜角BF2离子注入形成的p-halo区浓度为1×1016/cm3至1×1019/cm3。
所述在叠栅结构之下形成一个n-区，进行磷注入，注入剂量为1×1011/cm2至1×1014/cm2之间。
本发明的有益效果是本发明提供的用于多位存储的非挥发存储器件，可以改善目前多位存储器件存在的缺点，利用较小的编程功耗和读取电压得到较大的编程窗口。采用带带隧穿热空穴注入原理进行编程，采用沟道F-N进行擦除，具有编程功耗低，比特与比特之间干扰小，编程窗口大等特点。
附图说明
图1为NROM结构单元剖面图。
图2为NROM器件漏端进行写操作注入电子后的沟道能带分布图。
图3为PHINES器件编程和擦除时沟道能带分布图。
图4为依照本发明的优选实例，用于多位存储的非挥发存储器件单元的剖面示意图。
图5为依照本发明的优选实例，用于多位存储的非挥发存储器件单元编程操作的剖面图。
图6为依照本发明的优选实例，用于多位存储的非挥发存储器件单元漏端注入空穴前后沟道能带结构的变化图。
图7为依照本发明的优选实例，用于多位存储的非挥发存储器件单元擦除操作的剖面图。
图8为依照本发明的优选实例，用于多位存储的非挥发存储器件单元读取操作的剖面图。
图9为依照本发明的优选实例，用于多位存储的非挥发存储器件单元读取操作时施加电压后沿沟道的能带分布图。
图10至图13为用于多位存储的非挥发存储器件单元的制造流程剖面图。
具体实施方式
下面特举优选实例，并配合附图对本发明作详细说明。
图4为依照本发明的优选实例，一种p型半导体衬底上的用于多位存储的非挥发存储器单元401的剖面示意图。此多位存储单元401包括不均匀沟道406，沟道掺杂情况在水平方向为p+/n-/p+或者p+/p-/p+或者p+/耗尽区/p+；位于沟道上方的隧穿二氧化硅层405；位于隧穿氧化层之上用于电荷俘获的氮化硅层404；位于氮化硅层上的二氧化硅层403；位于二氧化硅层403之上的多晶硅控制栅402；二氧化硅层405、氮化硅层404、二氧化硅层403、多晶硅控制栅402共同构成栅结构；位于栅结构第一边缘处衬底中的源极区407；位于栅结构第二边缘处衬底中的漏极区408。漏极区408与电压源VD连接，源极区407与电压源VS连接，控制栅402与电压源VCG连接，多位存储器单元401的p阱接地。
图5至图9此多位存储器单元401编程、擦除、读取操作时的示意图和沟道能带分布图。
图5为依照本发明的优选实例，多位存储器单元401在对漏端信息位编程操作时各偏置电压示意图，此编程操作方法是基于带带隧穿热空穴注入效应。在编程操作中，各优选偏压如下：施加偏压使VD为Vd，施加偏压使VS介于0至1/2Vd之间，施加偏压使VCG为-VPP，使p阱接地，优选的电源电压Vd为2V至6V，优选的高压-VPP为-4V至-15V之间。
当漏极端加正电压，栅极连接较高负电压且衬底接地时，在栅极和漏极的交迭区建立一个高的纵向电场，而漏结和衬底的pn结则偏置在高的反向横向电场下。在纵向电场和横向电场的共同作用下，源结边的能带向上弯曲，发生深耗尽。当能带弯曲大于硅的禁带宽度时，价带中电子能够穿越势垒隧穿到导带中形成电子-空穴对，即发生了带带隧穿效应。带带隧穿产生的电子将被漏极收集而空穴在p-n结横向电场的加速下大部分会越过结区被衬底收集，其中少部分能量较高的空穴在栅极电场的吸引下会越过Si/SiO2势垒注入到氮化硅层中，即发生了带带隧穿热空穴注入。空穴被注入到漏极区上方的氮化硅层中，由于空穴的注入沿沟道的能带会发生变化，与空穴注入区域对应的部分能带向下弯曲，从而实现了信息的存储。
图6为漏端注入空穴前后沟道能带结构的变化。由于采用带带隧穿热空穴注入时器件不开启，故器件编程时功耗很小，同时注入的空穴在氮化硅层中分布的区域和电子相比较窄，可以一定程度上避免左右两比特间的串扰，有利于器件尺寸的减小。由于本器件阈值电压的改变完全依赖于注入的空穴对沟道p+区表面能级的作用，故本器件可以得到很大的编程窗口。
图7为依照本发明优选实施例，用于非挥发存储器的多位存储器单元401在擦除操作时各偏置电压示意图，此擦除操作方法是基于沟道F-N隧穿效应。在擦除操作中，各优选的偏压如下：使p阱接地，使VS、VD接地，施加一偏压使VCG为VPP。
在施加的电压偏置条件下，在氮化硅层404和沟道之间建立约为-10MV/cm的强电场，沟道中的电子将通过F-N隧道穿通效应隧穿到氮化硅层404种，与其中的空穴中和，从而进行多位存储器单元401的擦除操作。由于沟道F-N隧穿效应为沿整个沟道的均匀隧穿，而实际中则只需要使编程操作时注入的空穴区域注入电子即可，然而，由于多位存储器单元401的沟道为不均匀沟道，故在F-N隧穿过程中沿沟道横向的电子隧穿几率也存在差异，在沟道P型区所对应区域，纵向电场较大，电子隧穿几率较大，在沟道N型区所对应区域的纵向电场较小，电子隧穿几率较小，以此实现了沟道F-N隧穿效应的不均匀隧穿。
图8为依照本发明优选实施例，用于多位存储的非挥发性多位存储器单元401在读取操作时各偏置电压示意图，此读取操作方法基于反向读取方法。在读取操作过程中，如欲读取源端所对应信息，各优选的偏压如下：施加偏压使VD为Vd、使VS为Vs；施加偏压使VCG为Vpp，使p阱接地。
在施加的电压偏置条件下，对于器件单元401，其漏端的信息由于施加了一较大电压，故漏端的信息被屏蔽掉，此时读取的结果即为源端存储的信息。
图9为施加电压偏置后沿沟道的能带分布，图中清楚地反映出读取电压将漏端屏蔽之后，源端是否有空穴存在，从而知道源端的状态。
图10至图13为依照本发明的优选实施例，一种用于多位存储的非挥发存储器件单元401的制造流程剖视图，用于在p型半导体衬底形成器件单元401。
参照图10，提供p型半导体衬底，通过硼离子注入工艺和热扩散阱推工艺在该半导体衬底中形成p阱，该p阱的优选深度约为1微米至2微米之间，掺杂浓度约为1×1017/cm3。
参照图11，在该半导体衬底上进行磷注入工艺，形成n型扩散区，该区域的优选深度约为0.1微米至0.5微米之间，掺杂浓度约为1×1016/cm3至1×1019/cm3之间。
参照图12，在该半导体衬底上形成ONO型复合介质层结构(隧穿二氧化硅405/氮化硅404/二氧化硅403)之后，在该复合介质层结构上形成以多晶硅层，对该多晶硅层构图形成控制栅402，该复合介质层和控制栅402共同构成栅结构。
参照图13，在栅结构的第一边缘处构图，并以该栅结构为自对准的掩模，进行斜角BF2离子注入，在栅结构下，衬底中形成p+区域，该斜角注入注入角度约为45度，注入剂量约为1×1014/cm2；以上述构图为掩模进行低浓度砷离子注入，形成n+结构，该n+结构深度约为0.2微米，掺杂浓度约为1×1020/cm3。
如上所述，本发明提供一种用于多位存储的非挥发存储器件，该器件采用带带隧穿热空穴注入原理进行编程，采用沟道F-N进行擦除，具有编程功耗低，比特与比特之间干扰小，编程窗口大等特点。另外本发明提供一种不均匀沟道(p型/n型/p型)的制造方法。
虽然以上结合优选实施例揭露了本发明，然而其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，可作各种的更动于润饰，因此本发明的保护范围应当视为附上的权利要求所界定的为准。
Claims (6)
1.一种用于多位存储的非挥发存储器件，该非挥发存储器件是多位存储器单元(401)，多位存储器单元(401)的结构包括位于p型半导体衬底上的p阱，在p阱上面为不均匀沟道(406)，在衬底上由隧穿二氧化硅(405)/氮化硅(404)/二氧化硅(403)形成ONO型复合介质层结构，在该复合介质层结构上形成多晶硅层，对该多晶硅层构图形成控制栅(402)，该复合介质层和控制栅(402)共同构成栅结构；沟道(406)的掺杂情况是在水平方向为p+/n-/p+，或者p+/p-/p+，或者p+/耗尽区/p+；其特征在于，在p阱上面的不均匀沟道(406)左边位于栅结构第一边缘处衬底中的源极区(407)；在p阱上面的不均匀沟道(406)右边位于栅结构第二边缘处衬底中的漏极区(408)；多位存储器单元(401)的p阱接地，漏极区(408)与电压源VD连接，源极区(407)与电压源VS连接，控制栅(402)与电压源VCG连接。
2.根据权利要求1所述用于多位存储的非挥发存储器件，其特征在于，所述存储器件执行写入操作时，若对漏极区信息位进行编程，则施加漏端电压VD，源端电压VS介于0至1/2VD之间，控制栅电压为-VCG；若对源极区信息位进行编程，则施加源端电压VS，漏端电压VD介于0至1/2VS之间，控制栅电压为-VCG。
3.根据权利要求1所述用于多位存储的非挥发存储器件，其特征在于，所述存储器件执行擦除操作时，则使控制栅电压为VCG’，使VD和VS为浮空状态或接地。
4.根据权利要求1所述用于多位存储的非挥发存储器件，其特征在于，所述存储器件执行读取操作时，若对源极区信息位进行读取，则使漏端电压为VD’，使源端电压VS介于0至VD’之间，使控制栅电压为VCG”；若对源极区信息位进行读取，则使源端电压为VS’，使漏端电压VD介于0至VS’之间，使控制栅电压为VCG”
5.一种用于多位存储的非挥发存储器件的制造方法，该方法包括下列步骤：(a)在该半导体p型衬底上注入硼，形成p阱；(b)向该p阱中注入磷，形成沟道内的n-区；(c)在p型衬底上形成由隧穿二氧化硅层(405)/氮化硅(404)/二氧化硅(403)的复合介质层；(d)在该复合层上形成多晶硅层，对该多晶硅层构图形成起控制作用的控制栅(402)，所述控制栅、复合介质层共同构成栅结构；(e)在栅结构的第一边缘处和第二边缘处构图，并以该栅结构为自对准的掩模，进行两次斜角BF2离子注入，其特征在于，在栅结构之下形成不均匀沟道的两个p-halo区；离子注入形成的p-halo区BF2离子浓度为1×1016/cm3至1×1019/cm3，从而在衬底中形成p+区域为p型/n型/p型结构。
6.根据根据权利要求5所述用于多位存储的非挥发存储器件的制造方法，其特征在于，在栅结构之下形成n-区，进行磷注入，注入剂量为1×1011/cm2至1×1014/cm2之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710118558XA CN100570898C (zh) | 2007-07-10 | 2007-07-10 | 用于多位存储的非挥发存储器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710118558XA CN100570898C (zh) | 2007-07-10 | 2007-07-10 | 用于多位存储的非挥发存储器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101101926A CN101101926A (zh) | 2008-01-09 |
| CN100570898C true CN100570898C (zh) | 2009-12-16 |
Family
ID=39036107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200710118558XA Expired - Fee Related CN100570898C (zh) | 2007-07-10 | 2007-07-10 | 用于多位存储的非挥发存储器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100570898C (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826526B (zh) * | 2009-03-06 | 2012-01-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器单元、驱动其的方法及半导体存储器 |
| CN101826531B (zh) * | 2009-03-06 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器单元、驱动其的方法及半导体存储器 |
| CN102655167A (zh) * | 2011-03-02 | 2012-09-05 | 中国科学院微电子研究所 | 电荷俘获型栅堆栈及存储单元 |
| US8917549B2 (en) | 2011-12-02 | 2014-12-23 | Tsinghua University | NOR flash memory array structure, mixed nonvolatile flash memory and memory system comprising the same |
| CN102509727B (zh) * | 2011-12-02 | 2014-04-09 | 清华大学 | 陷阱电荷俘获型快闪存储器阵列结构及其操作方法 |
| CN102610617B (zh) * | 2012-03-31 | 2017-11-24 | 上海华虹宏力半导体制造有限公司 | 一种多比特sonos闪存单元、阵列及操作方法 |
| CN102820304A (zh) * | 2012-08-15 | 2012-12-12 | 清华大学 | 多位非挥发存储器及其操作方法和形成方法 |
| CN109378028B (zh) * | 2018-08-22 | 2020-11-17 | 长江存储科技有限责任公司 | 一种降低编程干扰的控制方法及装置 |
| CN109346528B (zh) * | 2018-09-27 | 2022-03-29 | 上海华力微电子有限公司 | 闪存结构及对应的编程、擦除和读取方法 |
| US20220254799A1 (en) * | 2021-02-05 | 2022-08-11 | Macronix International Co., Ltd. | Semiconductor device and operation method thereof |
-
2007
- 2007-07-10 CN CNB200710118558XA patent/CN100570898C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101101926A (zh) | 2008-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100570898C (zh) | 用于多位存储的非挥发存储器件及其制作方法 | |
| CN101728394B (zh) | 用于多位存储的沟槽型非挥发存储器 | |
| CN100590853C (zh) | 半导体存储器及其形成方法 | |
| US6949788B2 (en) | Nonvolatile semiconductor memory device and method for operating the same | |
| US6977209B2 (en) | Method of manufacturing non-volatile semiconductor memory device and method for controlling same | |
| US7057931B2 (en) | Flash memory programming using gate induced junction leakage current | |
| CN102456745A (zh) | 一种快闪存储器及其制备方法和操作方法 | |
| CN1136614C (zh) | 利用栅极感应漏极漏电流的快闪存储单元 | |
| JP2877642B2 (ja) | 半導体記憶装置およびその駆動方式 | |
| JP4694016B2 (ja) | フラッシュメモリセルの消去方法 | |
| CN1176493C (zh) | 快闪存储单元及其制造方法 | |
| JP4845110B2 (ja) | スプリットゲート型不揮発性メモリとその製造方法 | |
| JP4815695B2 (ja) | 不揮発性半導体メモリ装置の動作方法 | |
| TW480736B (en) | Program and erase method of flash memory | |
| CN105226065A (zh) | 一种双位sonos存储器及其编译、擦除和读取方法 | |
| CN102509559B (zh) | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 | |
| CN102738244B (zh) | 一种sonos快闪存储器及其制备方法和操作方法 | |
| CN102496629B (zh) | 一种电感应的可变浅结作为源漏区的浮栅型快闪存储器 | |
| TWI344693B (en) | Gated diode nonvolatile memory structure with diffusion barrier structure | |
| JP2963882B2 (ja) | フラッシュメモリセルのプログラム方法 | |
| CN100485963C (zh) | 半导体元件,储存元件,储存单元与储存元件的操作方法 | |
| CN103872059B (zh) | P型沟道闪存器件及其制造方法 | |
| CN105870067B (zh) | P沟道快闪存储器的制作方法 | |
| CN103066131B (zh) | 多位非挥发存储器及其操作方法 | |
| CN102945850A (zh) | 镜像闪存器件及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091216 Termination date: 20170710 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |