CN102945850A - 镜像闪存器件及其操作方法 - Google Patents
镜像闪存器件及其操作方法 Download PDFInfo
- Publication number
- CN102945850A CN102945850A CN2012105075787A CN201210507578A CN102945850A CN 102945850 A CN102945850 A CN 102945850A CN 2012105075787 A CN2012105075787 A CN 2012105075787A CN 201210507578 A CN201210507578 A CN 201210507578A CN 102945850 A CN102945850 A CN 102945850A
- Authority
- CN
- China
- Prior art keywords
- memory device
- grid
- mirror image
- flush memory
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011017 operating method Methods 0.000 title abstract 2
- 238000007667 floating Methods 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000926 separation method Methods 0.000 claims abstract description 9
- 238000003860 storage Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 239000002159 nanocrystal Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 230000009467 reduction Effects 0.000 abstract description 2
- 239000011232 storage material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 239000002784 hot electron Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000011982 device technology Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种镜像闪存器件及其操作方法，其中，所述镜像闪存器件至少包括：半导体基底，形成于所述半导体基底上的栅极，形成于所述栅极下方的半导体基底中的沟道，分别对称的分布在所述沟道两侧的源极和漏极；其中，所述半导体基底至少包括：与基底相反掺杂类型的离子注入深井，以及位于该深井中且与基底相同掺杂类型的离子注入井，所述沟道形成于所述离子注入井中；所述栅极至少包括采用电荷分离存储材料的浮栅和控制栅。本发明在读操作时利用了栅致漏电流，规避了传统镜像器件对沟道电流的依赖，有利于器件持续缩减。
Description
技术领域
本发明涉及闪存器件及操作方法，且特别涉及镜像闪存器件及其操作方法。
背景技术
闪存是一种常见的非易失性存储器，其具有低成本密度高的特点。传统的闪存器件每个存储单元通常只能存储一位数据，不是“1”就是“0”。
近年来，为了提高闪存的存储密度，工程师们尝试了多种技术方案。参考图1，在申请号为201010027279、名称为“EEPROM器件及其制造方法”的中国发明专利申请中，公开了一种闪存器件，由于多晶硅具有电荷连续存储的特性，因此该技术方案通过在多晶硅浮栅中设置介质层，从而将多晶硅浮栅隔离为两个互不干扰的部分，以实现在一个存储单元存储两位数据。然而这种闪存结构在制作过程中需要增加多次光刻，成本较高。
此外，随着材料技术的发展，人们发现采用电荷分离存储材料进行存储，例如氮化硅（SIN）、硅纳米晶等，也能够降低栅氧层厚度，实现镜像的存储。在专利号为US7583530、名称为“Multi-bit memorytechnology（MMT）and cells”的美国专利申请中背景技术部分提到了采用电荷分离存储材料实现在一个存储单元中存储两位数据。
然而，无论是采用引入介质层对多晶硅浮栅进行隔断或是采用电荷分离材料，所形成的镜像存储器件在进行读取操作时，都是基于沟道电流大小进行判断，而随着器件尺寸的进一步缩小，短沟道效应所导致的漏电流往往无法忽视，其大小甚至会超出原有的沟道电流，从而对读取造成妨碍，给器件尺寸的持续缩减带来困难。
发明内容
本发明提供了一种镜像闪存器件及其操作方法，能够在提高器件存储密度的同时，有效的降低器件尺寸。
为了实现上述技术目的，本发明提出一种镜像闪存器件，至少包括：半导体基底，形成于所述半导体基底上的栅极，形成于所述栅极下方的半导体基底中的沟道，分别对称的分布在所述沟道两侧的源极和漏极；其中，所述半导体基底至少包括：与基底相反掺杂类型的离子注入深井，以及位于该深井中且与基底相同掺杂类型的离子注入井，所述沟道形成于所述离子注入井中；所述栅极至少包括用于俘获电荷的浮栅和控制栅，所述浮栅采用电荷分离存储材料。
可选的，所述浮栅采用氮化硅或硅纳米晶颗粒。
可选的，所述栅极还包括：位于所述基底表面的浮栅介质层，用于隔离沟道和浮栅；以及位于所述浮栅和所述控制栅之间的控制栅介质层，用于隔离所述控制栅和所述浮栅。
可选的，所述浮栅介质层为二氧化硅。
可选的，所述浮栅介质层材料具有高介电常数。
可选的，所述浮栅介质层材料为三氧化二铝或二氧化铪。
可选的，所述控制栅介质层为二氧化硅或氧化硅-氮化硅-氧化硅多层结构。
可选的，所述源极和漏极具有相同的掺杂浓度。
此外，本发明还提供了一种上述镜像闪存器件的操作方法，包括读取操作、擦除操作和编程操作，其中，所述读取操作至少包括：使源极和漏极中的至少一端悬浮，并在另一端以及栅极施加预定的电压，从而利用栅致漏电流进行读取。
可选的，对于具有n沟道的镜像闪存器件，所述读取操作至少包括：使源极和漏极中的至少一端悬浮，并在另一端施加正电压，在栅极施加一绝对值大于阈值电压的负电压。。
相较于现有镜像器件技术，本发明镜像闪存器件基于其电荷存储局域性的特点，在1个存储单元中存储了两位数据，提高了器件的存储密度，并且基于栅偏二极管，通过在读取操作时，将源极或漏极置于悬浮状态，彻底消除了源漏之间的漏电流，避免了短沟道效应的影响，有利器件尺寸缩减，提高了器件的集成密度
附图说明
图1为现有技术中一种闪存器件单个存储单元的剖面示意图；
图2为本发明镜像闪存器件单个存储单元的剖面示意图；
图3至图6为本发明镜像闪存器件操作方法对应的存储单元剖面示意图。
具体实施方式
下面将结合具体实施例和附图，对本发明进行详细阐述。
本发明提供了一种镜像闪存器件。参考图2，本发明一种优选实施方式至少包括：半导体基底300，形成于半导体基底300上的栅极310，栅极310下方的半导体基底300中形成沟道320，分别对称的分布在沟道320两侧的源极330和漏极340。其中，栅极310至少包括用于俘获电荷的浮栅311和控制栅313，浮栅313采用电荷分离存储材料。
其中，对具有n沟道的镜像闪存器件而言，一深n井301形成于一p型半导体基底300中，一p井302形成于该深n井301之中，可采用常规的扩散或离子注入技术形成该深n井301或p井302。沟道320形成于p井302中。n沟道位于p井中，在读取操作时还可使p井接地或施加负电压，以提高电荷收集效率。深n井便于隔离p井和衬底，避免所产生的电流对衬底或者通过衬底对衬底上其它的器件产生影响。
其中，栅极310还可包括：位于基底300表面的浮栅介质层312，用于隔离沟道320和浮栅311；以及位于浮栅311和控制栅313之间的控制栅介质层314，用于隔离控制栅313和浮栅311。具体的，浮栅介质层312可为二氧化硅或具有高介电常数的介质，例如三氧化二铝或二氧化铪等；控制栅介质层314可为二氧化硅单层结构也可为氧化硅-氮化硅-氧化硅多层结构。
其中，源极330和漏极340分别对称的分布在沟道320两侧，并且源极330和漏极340掺杂浓度相同，从而相对于沟道320形成镜像对称的结构。对于n型镜像闪存器件而言，源极330和漏极340可具有n型重掺杂。
该镜像闪存器件的工作过程包括读取操作、擦除操作和编程操作，其中，所述读取操作至少包括：将源极或漏极置于悬浮状态，通过在漏极或源极施加电压以及在栅极施加电压，从而利用栅致漏电流进行读取，彻底消除由于短沟道效应所引起的源漏之间的栅致漏电流的影响。
具体来说，以n型镜像闪存器件的一个存储单元为例：
参考图3，在编程操作中，在源极施加Vs，栅极施加Vg，并且将漏极和半导体基底接地，当源极电压Vs为正电压，例如5V，并且栅极电压Vg大于阈值电压，例如Vg为10V时，沟道内会产生很强的电场，从而发生热电子注入效应，使得热电子注入靠近源端的浮栅中。由于浮栅采用电荷分离存储材料，电荷存储具有局限性，热电子注入之后不会从源端移动至漏端，因此在热电子注入效应的作用下，浮栅靠近源端的一侧积聚了越来越多的热电子，相对于栅极的电势降低，而浮栅靠近漏端的一侧则形成较少甚至没有热电子的聚集，相对于栅极的电势升高，因此，将较多热电子聚集的状态定义为“1”，将较少热电子聚集的状态定义为“0”，则在源极施加较大正电压、漏极和半导体基底接地且栅极电压大于阈值电压的情况下，该存储单元处于“10”的状态。此外，由于该镜像闪存器件的存储单元具有镜像对称结构，因此，参考图4，当漏极施加较大正电压、源极和半导体基底接地且栅极电压大于阈值电压时，该存储单元处于“01”的状态。通过热电子注入效应以及镜像对称结构，能够使该镜像闪存单元实现在一个存储单元存储两位数据。
参考图5，在读取操作中，在源极施加一正电压Vss，例如3V，半导体基底接地，漏极呈悬浮状态，当栅极施加一较高的负电压Vgg，例如-10V时，半导体基底中的p井和浮栅所构成的pn结在栅极电压Vgg的作用下导通，此时由于p井和源极所构成的pn结在源极电压Vss的作用下导通，从而产生栅致漏电流。该栅致漏电流的产生机制来自两方面：一是沿沟道方向运动的电子，二是沿垂直于沟道方向运动的空穴。利用该栅致漏电流进行读取，能够获得该镜像闪存器件当前存储单元源极一侧所存储的数据，从而规避了传统镜像存储器件对沟道电流的依赖，有利于器件尺寸持续减小。此外，p井也可以施加负电压，以增加电荷收集效率，提高器件的读取速度。
类似的，在漏极施加正电压，源极悬浮，栅极施加一定的负电压，则可对当前存储单元漏极一侧所存储的数据进行读取。在其它实施方式中，例如对于p沟道器件而言，可在源极或漏极施加负电压，漏极或源极悬浮，栅极施加正电压，从而读取源极或漏极一侧的数据。
参考图6，在擦除操作中，源极、漏极和半导体基底都接地，栅极施加一较高的负电压VG，例如-12V，利用F-N隧道效应实现擦除。
应该看到，上述各实施方式中，由于本发明镜像闪存器件具有镜像对称的结构，源极和漏极互成镜像，相互对称，而不再具有其在传统存储器件中的特定含义，换句话说，源极和漏极可以相互转换，对源极一侧或漏极一侧的操作也相互独立，源极和漏极仅仅起到有源区的作用。
相较于现有镜像器件技术，本发明采用电荷分离存储材料对电荷进行俘获，基于其电荷存储局域性的特点，在1个存储单元中存储了两位数据，提高了器件的存储密度。此外，本发明在半导体基底中设置与基底相反掺杂类型的离子注入深井以及位于该深井中且与基底相同掺杂类型的离子注入井，使得在读取操作时，通过将半导体基底接地或施加负电压，以及将源极或漏极中一端置于悬浮状态，对另一端施加电压，根据所产生的栅致漏电流对该存储单元相应一侧所存储的数据进行读取，从而巧妙地对原本需要遏制的栅致漏电流加以应用，彻底消除了源漏之间的沟道漏电流，避免了短沟道效应的影响，有利于器件尺寸进一步缩减。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种镜像闪存器件，至少包括：半导体基底，形成于所述半导体基底上的栅极，形成于所述栅极下方的半导体基底中的沟道，分别对称的分布在所述沟道两侧的源极和漏极；其特征在于，所述半导体基底至少包括：与基底相反掺杂类型的离子注入深井，以及位于该深井中且与基底相同掺杂类型的离子注入井，所述沟道形成于所述离子注入井中；所述栅极至少包括用于俘获电荷的浮栅和控制栅，所述浮栅采用电荷分离存储材料。
2.如权利要求1所述的镜像闪存器件，其特征在于，所述浮栅采用氮化硅或硅纳米晶颗粒。
3.如权利要求1所述的镜像闪存器件，其特征在于，所述栅极还包括：位于所述基底表面的浮栅介质层，用于隔离沟道和浮栅；以及位于所述浮栅和所述控制栅之间的控制栅介质层，用于隔离所述控制栅和所述浮栅。
4.如权利要求3所述的镜像闪存器件，其特征在于，所述浮栅介质层为二氧化硅。
5.如权利要求3所述的镜像闪存器件，其特征在于，所述浮栅介质层材料具有高介电常数。
6.如权利要求5所述的镜像闪存器件，其特征在于，所述浮栅介质层材料为三氧化二铝或二氧化铪。
7.如权利要求3所述的镜像闪存器件，其特征在于，所述控制栅介质层为二氧化硅或氧化硅-氮化硅-氧化硅多层结构。
8.如权利要求1所述的镜像闪存器件，其特征在于，所述源极和漏极具有相同的掺杂浓度。
9.一种如权利要求1所述镜像闪存器件的操作方法，包括读取操作、擦除操作和编程操作，其中，所述读取操作至少包括：使源极和漏极中的至少一端悬浮，并在另一端以及栅极施加预定的电压，从而利用栅致漏电流进行读取。
10.如权利要求9所述的操作方法，其特征在于，对于具有n沟道的镜像闪存器件，所述读取操作至少包括：使源极和漏极中的至少一端悬浮，并在另一端施加正电压，在栅极施加一绝对值大于阈值电压的负电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210507578.7A CN102945850B (zh) | 2012-11-30 | 2012-11-30 | 镜像闪存器件及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210507578.7A CN102945850B (zh) | 2012-11-30 | 2012-11-30 | 镜像闪存器件及其操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102945850A true CN102945850A (zh) | 2013-02-27 |
| CN102945850B CN102945850B (zh) | 2016-08-10 |
Family
ID=47728779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210507578.7A Active CN102945850B (zh) | 2012-11-30 | 2012-11-30 | 镜像闪存器件及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102945850B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531735A (zh) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | 半导体装置 |
| CN114284365A (zh) * | 2021-12-06 | 2022-04-05 | 华虹半导体(无锡)有限公司 | 闪存器件编程操作方法和装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6122201A (en) * | 1999-10-20 | 2000-09-19 | Taiwan Semiconductor Manufacturing Company | Clipped sine wave channel erase method to reduce oxide trapping charge generation rate of flash EEPROM |
| TW429630B (en) * | 1999-11-11 | 2001-04-11 | Taiwan Semiconductor Mfg | Using sine cutting-waveform channel erase manner to decrease the generation rate of oxide trapping charge for flash device |
| US20060140009A1 (en) * | 2004-12-23 | 2006-06-29 | Bohumil Lojek | Programming method for nanocrystal memory device |
| CN101494225A (zh) * | 2009-02-23 | 2009-07-29 | 中国科学院微电子研究所 | 存储器及其制作方法 |
-
2012
- 2012-11-30 CN CN201210507578.7A patent/CN102945850B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6122201A (en) * | 1999-10-20 | 2000-09-19 | Taiwan Semiconductor Manufacturing Company | Clipped sine wave channel erase method to reduce oxide trapping charge generation rate of flash EEPROM |
| TW429630B (en) * | 1999-11-11 | 2001-04-11 | Taiwan Semiconductor Mfg | Using sine cutting-waveform channel erase manner to decrease the generation rate of oxide trapping charge for flash device |
| US20060140009A1 (en) * | 2004-12-23 | 2006-06-29 | Bohumil Lojek | Programming method for nanocrystal memory device |
| CN101494225A (zh) * | 2009-02-23 | 2009-07-29 | 中国科学院微电子研究所 | 存储器及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531735A (zh) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | 半导体装置 |
| CN114284365A (zh) * | 2021-12-06 | 2022-04-05 | 华虹半导体(无锡)有限公司 | 闪存器件编程操作方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102945850B (zh) | 2016-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100365819C (zh) | 一种快闪存储器结构及其制备方法 | |
| CN1967878A (zh) | 单层多晶硅非易失性存储器装置的操作方法 | |
| CN1794458A (zh) | 非挥发存储器及其制造方法 | |
| CN1841785A (zh) | 分裂栅极存储单元及制造分裂栅极存储单元阵列的方法 | |
| CN100356570C (zh) | 闪存存储单元的浮栅及其制备方法和一种闪存存储单元 | |
| CN103794610A (zh) | 非挥发性内存单元及其制造方法 | |
| CN103137626A (zh) | 一种平面浮栅闪存器件及其制备方法 | |
| CN1656614A (zh) | 用于非易失性半导体存储器的密集阵列结构 | |
| US8921916B2 (en) | Single poly electrically erasable programmable read only memory (single poly EEPROM) device | |
| CN102945850A (zh) | 镜像闪存器件及其操作方法 | |
| CN102496629B (zh) | 一种电感应的可变浅结作为源漏区的浮栅型快闪存储器 | |
| CN103872059B (zh) | P型沟道闪存器件及其制造方法 | |
| CN101714560A (zh) | Eeprom以及用于制造eeprom的方法 | |
| CN102063938B (zh) | Mtp器件的单元结构 | |
| CN102385927B (zh) | 钳位电路及闪速电可擦写存储器 | |
| CN102569088B (zh) | 半导体器件结构和制作该半导体器件结构的方法 | |
| CN102280378A (zh) | Sonos结构和sonos存储器的形成方法 | |
| Wu et al. | High-gate-injection tunneling field effect transistor for flash memory applications | |
| CN105870067B (zh) | P沟道快闪存储器的制作方法 | |
| CN103928468B (zh) | 闪存结构 | |
| JP2003318291A (ja) | フラッシュメモリ、フラッシュメモリセルの構造及びアレイ構造 | |
| CN101211924B (zh) | 非挥发性存储器的擦除方法 | |
| CN104332469B (zh) | n沟道非易失性存储元件及其编译方法 | |
| CN102610617A (zh) | 一种多比特sonos闪存单元、阵列及操作方法 | |
| CN103681800A (zh) | 多次可编程半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140508 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140508 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |