CN101728394A - 用于多位存储的沟槽型非挥发存储器 - Google Patents
用于多位存储的沟槽型非挥发存储器 Download PDFInfo
- Publication number
- CN101728394A CN101728394A CN200910238783A CN200910238783A CN101728394A CN 101728394 A CN101728394 A CN 101728394A CN 200910238783 A CN200910238783 A CN 200910238783A CN 200910238783 A CN200910238783 A CN 200910238783A CN 101728394 A CN101728394 A CN 101728394A
- Authority
- CN
- China
- Prior art keywords
- groove
- drain region
- source area
- control grid
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了半导体器件及集成电路技术领域中的一种用于多位存储的沟槽型非挥发存储器。包括p型半导体衬底(411)、p型半导体衬底上的p阱(410)、p阱(410)上面的深槽(402)、深槽(402)底部的n型掺杂区(403)、p阱(410)上面深槽(402)一侧的边缘处衬底中的源极区(408)和p阱(410)上面深槽(402)另一侧的边缘处衬底中的漏极区(409)；深槽(402)内是由隧穿二氧化硅层(404)、电荷俘获层(405)、绝缘介质层(406)和多晶硅控制栅(407)构成的栅结构。本发明具有功耗低，两比特位间干扰小，编程操作窗口大、操作可靠性好的特点。
Description
技术领域
本发明属于半导体器件及集成电路技术领域，尤其涉及一种用于多位存储的沟槽型非挥发存储器。
背景技术
利用氮化硅层作为电荷俘获层是H.A.R.Wegener等人于1967年提出的，目的在于解决D.Kahng与S.Sze提出的MIMIS存储结构中的电荷泄露问题。利用金属层或多晶硅层作为电荷存储层，当隧穿氧化层减小到一定厚度之后，由于金属层和多晶硅层本身为导体，由工艺带来的隧穿氧化层中的一个缺陷可能导致整个电荷存储层上的电荷全部泄露。氮化硅利用其中的陷阱俘获电荷，因其本身为绝缘体，隧穿氧化层中一个缺陷只影响到其周围的俘获电荷，不会导致整个俘获层上电荷的流失。随着器件尺寸的减小，隧穿氧化层越来越薄，利用氮化硅作为电荷俘获层越来越受到人们的重视。随着对非挥发存储器高密度、大容量的要求，利用氮化硅作为电荷俘获层从而构成的多位存储单元已经有人提出。B.Eitan等人于2000年在U.S 6,011,725“EEPROM cellcapable of storing two bits of information”中提出了一种2-bit/cell结构NROM，并提出一种新的读取方法。
图1所示为NROM结构单元的剖面图。此单元由多晶硅控制栅101，ONO复合介质层102、103、104，源极区和漏极区105、106以及P型衬底107构成。其中102和104为二氧化硅层，103为氮化硅层。此单元采用沟道热电子注入(channel hot electron injection)实现编程操作，如在图1漏极区106上加一4.5V电压，多晶硅控制栅101上加一9V电压，源极区105和衬底107接地，此时沟道中产生的热电子就可以穿透漏极区的pn结处的隧穿氧化层注入到氮化硅层103中，由于注入电子对应区域沟道阈值电压升高，而整个器件的阈值电压由沟道阈值电压最高点决定，故从源极区读取漏极区信息时，器件阈值电压升高，从而实现写操作；采用隧道增强热空穴注入(tunneling enhanced hot holeinjection)实现擦除操作，沟道中热空穴由带带隧穿(band-to-band tunneling)产生，注入到氮化硅层中的空穴与编程时注入的电子中和，完成器件的擦除操作。图2为NROM器件编程和擦除操作下沟道能带分布图，图2中，(a)为写入前Bit1和Bit2沟道能带分布图，(b)为写入后Bit1和Bit2沟道能带分布图，(c)为擦除后Bit1和Bit2沟道能带分布图。图2中，NROM器件采用反向读取(reverse reading)的方法对器件进行读操作，所谓反向读取是指读取方向与编程方向相反，如欲读取图1漏极区106的信息，需在源极区105加一电压(如1.5V)，使源极区105信息不会对漏极区信息的读取造成影响。
NROM存储单元采用热电子注入实现编程操作，虽然速度较快，但因编程时存储单元处于导通状态，需要耗费很大的编程电流，导致编程效率低，操作功耗大。而且热电子注入到氮化硅层103中的区域较大，随着线宽的减小，左右位线处存储的信息容易相互影响，限制了器件的进一步缩小。
2002年，C.C.Yeh等人在文献Electron Devices Meeting，2002.IEDM′02.Digest.International，8-11 Dec.2002 Page(s)：931-934中的″PHINES：a novellow power program/erase，small pitch，2-bit per cell flash memory，″中提出了一种新的2-bit/cell结构PHINES，此结构采用带带隧穿热空穴注入(band-to-band hothole injection)进行编程，采用F-N隧穿进行擦除操作，因此该器件的编程功耗比较低。图3是PHINES器件写入和擦除时沟道能带的示意图。图3中，301为栅极、302为源极、303为漏极、304为P型衬底，(a)为擦除Bit1和Bit2时器件中电荷流动示意图和沟道能带分布图，(b)为编程Bit1时器件中电荷流动示意图和沟道能带分布图，(c)为编程Bit2时器件中电荷流动示意图和沟道能带分布图，(d)为编程Bit1和Bit2时器件中电荷流动示意图和沟道能带分布图。图3中，P型衬底上的三层分别为二氧化硅层、氮化硅层和二氧化硅层。该结构与一般SONOS器件相似，仍然采用氮化硅层进行电荷俘获。此器件由于采用了短沟道效应，当器件沟道较短时，读取电压可以进一步降低，读取窗口也会有所增加，所以特别适合小尺寸应用。然而这种利用短沟效应的读取方式一方面限制了编程窗口的大小，另一方面也使左右两比特信息在读取时产生严重的串扰，因此该器件的操作可靠性较差。
根据以上的介绍，目前主要的2-bit/cell单元结构，无论是NROM还是PHINES，都存在其不足之处，如功耗高、两比特间的串扰大、编程操作窗口小、操作可靠性差等等。随着器件特征尺寸的减小和市场对于高密度、大容量存储器件的需求，开发一种低功耗、大窗口的用于多位存储的非挥发存储器件就显得尤为重要。
发明内容
本发明的目的在于，提出一种用于多位存储的沟槽型非挥发存储器，用以解决目前多位存储器件存在的编程功耗高、读取电压得到的编程窗口小以及比特间存在串扰的缺点。
本发明的技术方案是，一种用于多位存储的沟槽型非挥发存储器，其特征是所述沟槽型非挥发存储器401包括p型半导体衬底411、p型半导体衬底上的p阱410、p阱410上面的深槽402、深槽402底部的n型掺杂区403、p阱410上面深槽402一侧的边缘处衬底中的源极区408和p阱410上面深槽402另一侧的边缘处衬底中的漏极区409；
所述深槽402内是由二氧化硅隧穿介质层404、电荷俘获层405、绝缘介质层406和多晶硅控制栅407构成的栅结构；
所述电荷俘获层405用于俘获电荷；
所述绝缘介质层406用于阻挡电荷在所述电荷俘获层405与所述多晶硅控制栅407之间的迁移；
所述多晶硅控制栅407用于控制源极区408和漏极区409之间的导通与断开。
所述电荷俘获层405是氮化硅材料或具有电荷俘获能力的介质材料。
所述绝缘介质层406是二氧化硅或者具有电荷阻挡能力的绝缘介质材料。
所述沟槽型非挥发存储器的p阱410接地。
所述源极区408、漏极区409和多晶硅控制栅407接电压源。
所述沟槽型非挥发存储器的写入操作过程是，若对漏极区409的信息位进行编程，则对漏极区409施加正电压，使源极区408浮空或接地，对多晶硅控制栅407施加负电压；若对源极区408的信息位进行编程，则对源极区408施加正电压，漏极区409浮空或接地，对多晶硅控制栅407施加负电压。
所述沟槽型非挥发存储器的擦除操作是，对多晶硅控制栅407施加正电压，源极区408和漏极区409浮空或接地。
所述沟槽型非挥发存储器的读取操作是，若对源极区408的信息位进行读取，则对漏极区409施加正电压，使源极区408接地，对多晶硅控制栅407施加正电压或者负电压；若对漏极区409的信息位进行读取，则对源极区408施加正电压，使漏极区接地，对多晶硅控制栅407施加正电压或者负电压。
本发明采用带带隧穿热空穴注入原理进行编程，采用沟道F-N进行擦除，具有编程功耗低，比特与比特之间干扰小，编程窗口大的特点。
附图说明
图1是NROM结构单元剖面图；
图2是NROM器件编程和擦除操作下沟道能带分布图，其中，(a)为写入前Bit1和Bit2沟道能带分布图，(b)为写入后Bit1和Bit2沟道能带分布图，(c)为擦除后Bit1和Bit2沟道能带分布图；
图3是PHINES器件写入和擦除时沟道能带的示意图，其中，(a)为擦除Bit1和Bit2时器件中电荷流动示意图和沟道能带分布图，(b)为编程Bit1时器件中电荷流动示意图和沟道能带分布图，(c)为编程Bit2时器件中电荷流动示意图和沟道能带分布图，(d)为编程Bit1和Bit2时器件中电荷流动示意图和沟道能带分布图；
图4是采用方形结构深槽的用于多位存储的沟槽型非挥发存储器剖面图；
图5是依照本发明提供的实施例对漏极区的信息位编程操作时各偏置电压示意图；
图6是依照本发明提供的实施例对漏极区的信息位编程操作时漏极区注入空穴前后沟道能带结构变化示意图；
图7是依照本发明提供的实施例进行擦除操作时各偏置电压示意图；
图8是依照本发明提供的实施例进行读取操作时各偏置电压示意图；
图9是依照本发明提供的实施例进行读取操作时施加电压偏置后沿沟道的能带分布图。
具体实施方式
下面结合附图，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
图4是采用方形结构深槽的用于多位存储的沟槽型非挥发存储器剖面图。本发明中，用于多位存储的沟槽型非挥发存储器的深槽可以是方形、梯形、半圆形或者其它别的形状。在图4的实施例中，用于多位存储的沟槽型非挥发存储器的深槽采用方形结构。该实施例的源极区408在p阱上面深槽402左侧，漏极区409在p阱上面深槽402右侧。用于多位存储的沟槽型非挥发存储器401包括位于p型半导体衬底411上的p阱410，在p阱410上面的深槽402，深槽402底部的n型掺杂区403。p阱410、在p阱410上面的深槽402、深槽402底部的n型掺杂区403都是由硅构成的，向p型半导体衬底中注入硼则形成了P阱，刻蚀出沟槽后再注入砷便形成了n型掺杂区403。
在深槽402内是由隧穿二氧化硅层404、用于俘获电荷的氮化硅层405、用于阻挡电荷在电荷俘获层405与多晶硅控制栅407之间迁移的二氧化硅层406和起控制作用的多晶硅控制栅407构成的栅结构；在p阱410上面深槽402左侧的边缘处的衬底中是源极区408；在p阱上面深槽402右侧的边缘处衬底中是漏极区409。漏极区409、源极区408与多晶硅控制栅407都与电压源连接，用于多位存储的沟槽型非挥发存储器401的p阱410接地。
多晶硅控制栅407用于控制源极区408和漏极区409之间的导通与断开。当多晶硅控制栅407上电压小于导通阈值电压时，沟槽左右两侧的两个P型沟道区域不导通，此时所述沟槽型非挥发存储器件不开启，源极区408和漏极区409两端之间没有电流流过；当多晶硅控制栅407上电压大于导通阈值电压时，沟槽左右两侧的两个P型沟道区域反型，形成N型导通沟道，此时所述沟槽型非挥发存储器件开启，源极区408和漏极区409两端之间有导通电流流过。所述导通阈值电压可以是正电压也可以是负电压，并受编程擦除操作注入电荷的影响而改变。
下面结合图5-图9，以方形结构的深槽为实施例，分别对用于多位存储的沟槽型非挥发存储器的编程操作、擦除操作和读取操作偏置电压施加方式和能带分布进行说明。
图5是依照本发明提供的实施例对漏极区的信息位编程操作时各偏置电压示意图，此编程操作方法基于带带隧穿热空穴注入效应。在编程操作中，各优选偏置电压如下：漏极区409施加偏置电压，优选的电压大小为2V至6V；源极区408电压浮空或者接地；多晶硅控制栅407施加负电压，优选的负电压为-4V至-15V之间；使p阱410接地。
当漏极区409加正电压，栅极区(即由多晶硅控制栅407和复合介质层组成的结构)连接较高负电压且衬底接地时，在栅极区和漏极区409的交迭区建立一个高的纵向电场，而漏结和衬底的pn结则偏置在高的反向横向电场下。在纵向电场和横向电场的共同作用下，漏结边的能带向上弯曲，发生深耗尽。当能带弯曲大于硅的禁带宽度时，价带中电子能够穿越势垒隧穿到导带中形成电子-空穴对，即发生了带带隧穿效应。带带隧穿产生的电子将被漏极区409收集而空穴在pn结横向电场的加速下大部分会越过结区被衬底收集，其中少部分能量较高的空穴在栅极区电场的吸引下会越过硅/二氧化硅势垒注入到氮化硅层405中，即发生了带带隧穿热空穴注入。空穴被注入到漏极区409上方的氮化硅层405中，由于空穴的注入沿沟道的能带会发生变化，与空穴注入区域对应的部分能带向下弯曲，器件导通阈值电压降低，从而实现了漏极区信息位的编程操作。源极区信息位的编程操作方法和漏极区信息位的编程操作方法类似，并通过在源极区408加编程操作电压实现。
图6是依照本发明提供的实施例对漏极区的信息位编程操作时漏极区注入空穴前后沟道能带结构变化示意图。图6中，EC、EF、EV分别代表导带能级、费米能级和价带能级。601为注入前空穴变化曲线、602为注入后空穴变化曲线、603为注入的空穴形成的电压阈值的变化。图6所示的能带结构是双箭头折粗线604所勾勒区域的能带结构。由于采用带带隧穿热空穴注入时器件不开启，故器件编程时功耗很小，同时器件左右两比特分别位于沟槽两侧，可以很大程度上避免左右两比特间的串扰，有利于器件尺寸的减小。由于本器件阈值电压的改变完全依赖于注入的空穴对沟道区表面能级的作用，故本器件可以得到很大的编程窗口，从而提高器件操作可靠性。
图7是依照本发明提供的实施例进行擦除操作时各偏置电压示意图。擦除操作方法是基于沟道F-N隧穿效应。在擦除操作中，各优选的偏压如下：使p阱接地，使源极区408和漏极区409接地；在多晶硅控制栅407施加正电压，电压大小优选5V至20V。在擦除过程中，会有电子注入氮化硅层405中。器件阈值电压升高，从而实现了源极区和漏极区信息位的擦除操作。
图8是依照本发明提供的实施例进行读取操作时各偏置电压示意图。读取操作方法基于反向读取方法。在读取操作过程中，如欲读取漏极区409所对应信息，在源极区408施加正电压，优选的电压大小为1V至4V，使漏极区409接地，在多晶硅控制栅407施加正电压或者负电压，优选在多晶硅控制栅407上施加的电压为-5V至5V，使p阱接地。在施加的电压偏置条件下，源极区408由于施加了一较大电压，故源极区408的信息被屏蔽掉，此时读取的结果即为漏极区409存储的信息。
图9是依照本发明提供的实施例进行读取操作时施加电压偏置后沿沟道的能带分布图。图9中，EC、EF、EV分别代表导带能级、费米能级和价带能级。901为源极区施加正电压前，EC、EF、EV能带分布曲线；902为源极区施加正电压后，EC、EF、EV能带分布曲线；903为源极区的信息屏蔽。图9所示的能带结构是双箭头折粗线904所勾勒区域的能带结构。图中清楚地反映出读取电压将源极区408屏蔽。由于普通半导体器件(包括本专利中的器件)，其阈值电压是受沟道区域的能级高低决定的(EC、EV)，能级越高，则阈值电压对应越高。沟道区注入空穴后，能级会被压低(参考图6)，相应阈值电压也会变低，从而就形成了高、低阈值电压这两种状态，这也就是存储器工作的基本原理。而本器件存在两个沟道区(沟槽左右两侧)，整个器件的阈值电压受到这两个沟道区的共同作用(这是因为整个器件的阈值电压是由这两个沟道区的能级最高点决定的，而恰恰在读取信息时，无论读取的是左侧信息或右侧信息，都等效为读取整个器件的阈值电压)，所以为了在读取右侧信息时，不受到左侧信息的干扰，在左侧施加一足够大电压将左侧沟道区的能级拉低，这样整个器件的阈值电压就只受到右侧沟道区能级高低(对应空穴注入前后)的控制了，此时左侧信息被屏蔽。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (8)
1.一种用于多位存储的沟槽型非挥发存储器，其特征是所述沟槽型非挥发存储器(401)包括p型半导体衬底(411)、p型半导体衬底上的p阱(410)、p阱(410)上面的深槽(402)、深槽(402)底部的n型掺杂区(403)、p阱(410)上面深槽(402)一侧的边缘处衬底中的源极区(408)和p阱上面深槽(402)另一侧的边缘处衬底中的漏极区(409)；
所述深槽(402)内是由二氧化硅隧穿介质层(404)、电荷俘获层(405)、绝缘介质层(406)和多晶硅控制栅(407)构成的栅结构；
所述电荷俘获层(405)用于俘获电荷；
所述绝缘介质层(406)用于阻挡电荷在所述电荷俘获层(405)与所述多晶硅控制栅(407)之间的迁移；
所述多晶硅控制栅(407)用于控制源极区(408)和漏极区(409)之间的导通与断开。
2.根据权利要求1所述的一种用于多位存储的沟槽型非挥发存储器，其特征是所述电荷俘获层(405)是氮化硅材料或具有电荷俘获能力的介质材料。
3.根据权利要求1所述的一种用于多位存储的沟槽型非挥发存储器，其特征是所述绝缘介质层(406)是二氧化硅或者具有电荷阻挡能力的绝缘介质材料。
4.根据权利要求1、2或3所述的一种用于多位存储的沟槽型非挥发存储器，其特征是所述沟槽型非挥发存储器的p阱(410)接地。
5.根据权利要求1、2或3所述的一种用于多位存储的沟槽型非挥发存储器，其特征是所述源极区(408)、漏极区(409)和多晶硅控制栅(407)接电压源。
6.根据权利要求1、2或3所述的一种用于多位存储的沟槽型非挥发存储器，其特征是所述沟槽型非挥发存储器的写入操作过程是，若对漏极区(409)的信息位进行编程，则对漏极区(409)施加正电压，使源极区(408)浮空或接地，对多晶硅控制栅(407)施加负电压；若对源极区(408)的信息位进行编程，则对源极区(408)施加正电压，使漏极区(409)浮空或接地，对多晶硅控制栅(407)施加负电压。
7.根据权利要求1、2或3所述的一种用于多位存储的沟槽型非挥发存储器，其特征是所述沟槽型非挥发存储器的擦除操作是，对多晶硅控制栅(407)施加正电压，源极区(408)和漏极区(409)浮空或接地。
8.根据权利要求1、2或3所述的一种用于多位存储的沟槽型非挥发存储器，其特征是所述沟槽型非挥发存储器的读取操作是，若对源极区(408)的信息位进行读取，则对漏极区(409)施加正电压，使源极区(408)接地，对多晶硅控制栅(407)施加正电压或负电压；若对漏极区(409)的信息位进行读取，则对源极区(408)施加正电压，使漏极区接地，对多晶硅控制栅(407)施加正电压或负电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102387836A CN101728394B (zh) | 2009-12-01 | 2009-12-01 | 用于多位存储的沟槽型非挥发存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102387836A CN101728394B (zh) | 2009-12-01 | 2009-12-01 | 用于多位存储的沟槽型非挥发存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101728394A true CN101728394A (zh) | 2010-06-09 |
| CN101728394B CN101728394B (zh) | 2011-11-09 |
Family
ID=42448989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102387836A Expired - Fee Related CN101728394B (zh) | 2009-12-01 | 2009-12-01 | 用于多位存储的沟槽型非挥发存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101728394B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738244A (zh) * | 2011-04-08 | 2012-10-17 | 北京大学 | 一种sonos快闪存储器及其制备方法和操作方法 |
| CN102738209A (zh) * | 2011-04-06 | 2012-10-17 | 旺宏电子股份有限公司 | 半导体元件及其制造方法 |
| CN102820304A (zh) * | 2012-08-15 | 2012-12-12 | 清华大学 | 多位非挥发存储器及其操作方法和形成方法 |
| CN103066131A (zh) * | 2012-12-28 | 2013-04-24 | 清华大学 | 多位非挥发存储器及其操作方法 |
| CN103545260A (zh) * | 2012-07-10 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器及其形成方法 |
| CN104465735A (zh) * | 2014-12-08 | 2015-03-25 | 沈阳工业大学 | 高转移特性低寄生电容内嵌栅绝缘隧穿增强晶体管 |
| CN105097821A (zh) * | 2015-08-20 | 2015-11-25 | 上海华力微电子有限公司 | 一种n沟道非易失性闪存器件及其编译、擦除和读取方法 |
| CN105118831A (zh) * | 2015-07-17 | 2015-12-02 | 上海华力微电子有限公司 | 一种双位无结闪存存储器及其编程、擦除和读取方法 |
| CN105226065A (zh) * | 2015-08-20 | 2016-01-06 | 上海华力微电子有限公司 | 一种双位sonos存储器及其编译、擦除和读取方法 |
| CN106560896A (zh) * | 2015-10-06 | 2017-04-12 | 爱思开海力士有限公司 | 具有改善的编程可靠性的半导体器件 |
-
2009
- 2009-12-01 CN CN2009102387836A patent/CN101728394B/zh not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738209A (zh) * | 2011-04-06 | 2012-10-17 | 旺宏电子股份有限公司 | 半导体元件及其制造方法 |
| CN102738244B (zh) * | 2011-04-08 | 2015-07-29 | 北京大学 | 一种sonos快闪存储器及其制备方法和操作方法 |
| CN102738244A (zh) * | 2011-04-08 | 2012-10-17 | 北京大学 | 一种sonos快闪存储器及其制备方法和操作方法 |
| CN103545260A (zh) * | 2012-07-10 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器及其形成方法 |
| CN103545260B (zh) * | 2012-07-10 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器及其形成方法 |
| CN102820304A (zh) * | 2012-08-15 | 2012-12-12 | 清华大学 | 多位非挥发存储器及其操作方法和形成方法 |
| CN103066131A (zh) * | 2012-12-28 | 2013-04-24 | 清华大学 | 多位非挥发存储器及其操作方法 |
| CN103066131B (zh) * | 2012-12-28 | 2015-08-12 | 清华大学 | 多位非挥发存储器及其操作方法 |
| CN104465735A (zh) * | 2014-12-08 | 2015-03-25 | 沈阳工业大学 | 高转移特性低寄生电容内嵌栅绝缘隧穿增强晶体管 |
| CN105118831B (zh) * | 2015-07-17 | 2018-06-29 | 上海华力微电子有限公司 | 一种双位无结闪存存储器及其编程、擦除和读取方法 |
| CN105118831A (zh) * | 2015-07-17 | 2015-12-02 | 上海华力微电子有限公司 | 一种双位无结闪存存储器及其编程、擦除和读取方法 |
| CN105097821A (zh) * | 2015-08-20 | 2015-11-25 | 上海华力微电子有限公司 | 一种n沟道非易失性闪存器件及其编译、擦除和读取方法 |
| CN105226065B (zh) * | 2015-08-20 | 2018-05-01 | 上海华力微电子有限公司 | 一种双位sonos存储器及其编译、擦除和读取方法 |
| CN105226065A (zh) * | 2015-08-20 | 2016-01-06 | 上海华力微电子有限公司 | 一种双位sonos存储器及其编译、擦除和读取方法 |
| CN106560896A (zh) * | 2015-10-06 | 2017-04-12 | 爱思开海力士有限公司 | 具有改善的编程可靠性的半导体器件 |
| CN106560896B (zh) * | 2015-10-06 | 2020-11-03 | 爱思开海力士有限公司 | 具有改善的编程可靠性的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101728394B (zh) | 2011-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101728394B (zh) | 用于多位存储的沟槽型非挥发存储器 | |
| CN100570898C (zh) | 用于多位存储的非挥发存储器件及其制作方法 | |
| CN1677675B (zh) | 非易失性半导体存储器件 | |
| CN100576568C (zh) | 分裂栅极存储单元及制造分裂栅极存储单元阵列的方法 | |
| CN1540762A (zh) | 具有沟槽型选择栅极的快闪存储器及制造方法 | |
| CN100356570C (zh) | 闪存存储单元的浮栅及其制备方法和一种闪存存储单元 | |
| CN102509727B (zh) | 陷阱电荷俘获型快闪存储器阵列结构及其操作方法 | |
| CN1310846A (zh) | 电可擦除非易失性存储器 | |
| CN1176493C (zh) | 快闪存储单元及其制造方法 | |
| CN105226065B (zh) | 一种双位sonos存储器及其编译、擦除和读取方法 | |
| CN101859602B (zh) | 一种嵌入式非挥发存储器单元及其工作方法、存储阵列 | |
| CN102509559B (zh) | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 | |
| CN102496629B (zh) | 一种电感应的可变浅结作为源漏区的浮栅型快闪存储器 | |
| TW480736B (en) | Program and erase method of flash memory | |
| CN110546708B (zh) | 快闪存储器的编程电路、编程方法及快闪存储器 | |
| JP2963882B2 (ja) | フラッシュメモリセルのプログラム方法 | |
| CN113437084B (zh) | 闪存单元的擦除方法 | |
| JP4071120B2 (ja) | フラッシュメモリ、フラッシュメモリセルの構造及びアレイ構造 | |
| CN104733045A (zh) | 一种双位闪存存储器及其编程、擦除和读取方法 | |
| US7668016B2 (en) | Non-volatile memory devices and programming methods thereof including moving electrons through pad oxide layers between charge trap layers | |
| CN105870067B (zh) | P沟道快闪存储器的制作方法 | |
| CN103066131B (zh) | 多位非挥发存储器及其操作方法 | |
| KR20060089262A (ko) | 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아 플래시 메모리 어레이 및 그 동작방법 | |
| CN102945850A (zh) | 镜像闪存器件及其操作方法 | |
| CN101211924B (zh) | 非挥发性存储器的擦除方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111109 Termination date: 20171201 |