JP2963882B2 - フラッシュメモリセルのプログラム方法 - Google Patents
フラッシュメモリセルのプログラム方法Info
- Publication number
- JP2963882B2 JP2963882B2 JP7936197A JP7936197A JP2963882B2 JP 2963882 B2 JP2963882 B2 JP 2963882B2 JP 7936197 A JP7936197 A JP 7936197A JP 7936197 A JP7936197 A JP 7936197A JP 2963882 B2 JP2963882 B2 JP 2963882B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- floating gate
- gate
- insulating film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 46
- 239000000758 substrate Substances 0.000 claims description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 70
- 229910052710 silicon Inorganic materials 0.000 claims description 70
- 239000010703 silicon Substances 0.000 claims description 70
- 239000002784 hot electron Substances 0.000 claims description 27
- 230000005684 electric field Effects 0.000 claims description 25
- 239000000969 carrier Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 10
- 235000019687 Lamb Nutrition 0.000 claims 1
- 230000008859 change Effects 0.000 description 9
- 238000005086 pumping Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はフラッシュメモリセ
ルのプログラム方法に関し、特にスプリットゲート型
（split-gatetype）フラッシュメモリセルの大きさを減
少し低電力素子を具現することができるフラッシュメモ
リセルのプログラム方法に関するものである。
ルのプログラム方法に関し、特にスプリットゲート型
（split-gatetype）フラッシュメモリセルの大きさを減
少し低電力素子を具現することができるフラッシュメモ
リセルのプログラム方法に関するものである。
【０００２】一般的にフラッシュＥＥＰＲＯＭセル（fl
ash electrically erasable and programmable read on
ly memory cell）のようなフラッシュメモリ素子は電気
的プログラム（program ）及び消去（erasure ）機能を
有し、構成されたゲート電極の形態により積層ゲート型
（stack-gate type ）とスプリットゲート型に区分され
る。
ash electrically erasable and programmable read on
ly memory cell）のようなフラッシュメモリ素子は電気
的プログラム（program ）及び消去（erasure ）機能を
有し、構成されたゲート電極の形態により積層ゲート型
（stack-gate type ）とスプリットゲート型に区分され
る。
【０００３】
【従来の技術】従来の積層ゲート型及びスプリットゲー
ト型フラッシュメモリセルの構造及び動作を詳細に説明
する。
ト型フラッシュメモリセルの構造及び動作を詳細に説明
する。
【０００４】従来の積層ゲート型フラッシュメモリセル
には図１（ａ）に図示されたようにシリコン基板１上に
トンネル酸化膜４、フローティングゲート５、誘電体膜
６及びコントロールゲート７が順次に積層され、その両
側部のシリコン基板１にはソース及びドレーン領域２，
３が各々形成される。このように形成されたフラッシュ
メモリセルのプログラム及び消去動作は次の通りであ
る。
には図１（ａ）に図示されたようにシリコン基板１上に
トンネル酸化膜４、フローティングゲート５、誘電体膜
６及びコントロールゲート７が順次に積層され、その両
側部のシリコン基板１にはソース及びドレーン領域２，
３が各々形成される。このように形成されたフラッシュ
メモリセルのプログラム及び消去動作は次の通りであ
る。
【０００５】フラッシュメモリセルに情報をプログラ
ム、即ちフローティングゲート５に電荷を貯蔵（charg
e）するためには図１（ｂ）に図示されたようにコント
ロ−ルゲート７に＋１２Ｖ、ドレーン領域３に＋５Ｖ、
更にソース領域２及びシリコン基板１に各々接地電圧を
印加する。
ム、即ちフローティングゲート５に電荷を貯蔵（charg
e）するためには図１（ｂ）に図示されたようにコント
ロ−ルゲート７に＋１２Ｖ、ドレーン領域３に＋５Ｖ、
更にソース領域２及びシリコン基板１に各々接地電圧を
印加する。
【０００６】こうするとコントロールゲート７に印加さ
れた高電圧によりフローティングゲート５下部のシリコ
ン基板１にはチャンネル（channel ）が形成され、ドレ
ーン領域３に印加された電圧によりドレ−ン領域３側部
のシリコン基板１には高電界領域が形成される。
れた高電圧によりフローティングゲート５下部のシリコ
ン基板１にはチャンネル（channel ）が形成され、ドレ
ーン領域３に印加された電圧によりドレ−ン領域３側部
のシリコン基板１には高電界領域が形成される。
【０００７】このときチャンネルに存在する電子のうち
一部が高電界領域からエネルギ（energy）を受けてホッ
トエレクトロン（hot electron）になり、このホットエ
レクトロンの一部がコントロールゲート７に印加された
高電圧により形成された垂直方向の電界によりトンネル
酸化膜４を介してフローティングゲート５に注入（inje
ction ）される。従ってこのようなホットエレクトロン
の注入によりフラッシュメモリセルのしきい値電圧（th
reshold voltage ）ＶT が上昇する。
一部が高電界領域からエネルギ（energy）を受けてホッ
トエレクトロン（hot electron）になり、このホットエ
レクトロンの一部がコントロールゲート７に印加された
高電圧により形成された垂直方向の電界によりトンネル
酸化膜４を介してフローティングゲート５に注入（inje
ction ）される。従ってこのようなホットエレクトロン
の注入によりフラッシュメモリセルのしきい値電圧（th
reshold voltage ）ＶT が上昇する。
【０００８】フラッシュメモリセルにプログラムされた
情報を消去、即ちフローティングゲ−ト５に貯蔵された
電荷を放電（discharge ）するためには図１（ｃ）に図
示されたようにコントロールゲート７及びシリコン基板
１には接地電圧を、ソース領域２には＋１２Ｖを各々印
加し、ドレーン領域３はフローティング（floating）さ
せる。そうするとフローティングゲ−ト５に注入された
電子はＦ−Ｎトンネリング（Fowler−Nordheimtunnelin
g ）現象によりソース領域２に移動し、これによりメモ
リセルのしきい値電圧ＶT が降下される。
情報を消去、即ちフローティングゲ−ト５に貯蔵された
電荷を放電（discharge ）するためには図１（ｃ）に図
示されたようにコントロールゲート７及びシリコン基板
１には接地電圧を、ソース領域２には＋１２Ｖを各々印
加し、ドレーン領域３はフローティング（floating）さ
せる。そうするとフローティングゲ−ト５に注入された
電子はＦ−Ｎトンネリング（Fowler−Nordheimtunnelin
g ）現象によりソース領域２に移動し、これによりメモ
リセルのしきい値電圧ＶT が降下される。
【０００９】フラッシュメモリセルの消去動作はソース
領域２とフローティングゲート５間において局部的に発
生するトンネリング現象によりつくられる。このため消
去動作時にソース領域２に移動する電子の量を制御する
ことが難しく、トンネル酸化膜４の特性が低下する場
合、フローティングゲート５が電気的に回復されない現
象、即ち過度消去（over erasure）が発生する。このよ
うな過度消去は素子の動作特性を低下させる原因に作用
する。
領域２とフローティングゲート５間において局部的に発
生するトンネリング現象によりつくられる。このため消
去動作時にソース領域２に移動する電子の量を制御する
ことが難しく、トンネル酸化膜４の特性が低下する場
合、フローティングゲート５が電気的に回復されない現
象、即ち過度消去（over erasure）が発生する。このよ
うな過度消去は素子の動作特性を低下させる原因に作用
する。
【００１０】一方、図２（ａ）に図示されたようにスプ
リットゲート型フラッシュメモリセルにはシリコン基板
11上に第１絶縁膜14、フローティングゲート15、第２絶
縁膜16及びコントロールゲート17が順次に積層されてお
り、この積層構造を含む全体構造上部に第３絶縁膜18及
びセレクトゲート19が積層される。さらにフローティン
グゲート15の一方の側面の下部のシリコン基板11にはド
レーン領域13が形成され、フローティングゲート15にお
いて所定距離に離隔されたシリコン基板11にはソース領
域12が形成される。
リットゲート型フラッシュメモリセルにはシリコン基板
11上に第１絶縁膜14、フローティングゲート15、第２絶
縁膜16及びコントロールゲート17が順次に積層されてお
り、この積層構造を含む全体構造上部に第３絶縁膜18及
びセレクトゲート19が積層される。さらにフローティン
グゲート15の一方の側面の下部のシリコン基板11にはド
レーン領域13が形成され、フローティングゲート15にお
いて所定距離に離隔されたシリコン基板11にはソース領
域12が形成される。
【００１１】このように形成された積層構造のゲート電
極及びセレクトトランジスタからなるフラッシュメモリ
セルのプログラム及び消去動作は次の通りである。
極及びセレクトトランジスタからなるフラッシュメモリ
セルのプログラム及び消去動作は次の通りである。
【００１２】フラッシュメモリセルに情報をプログラ
ム、即ちフローティングゲート15に電荷を貯蔵するため
には図２（ｂ）に図示されたようにコントロールゲート
17に＋１２Ｖ、セレクトゲート19に＋１．８Ｖ、ドレー
ン領域13に＋５Ｖ、ソース領域12及びシリコン基板11に
接地電圧を各々印加する。
ム、即ちフローティングゲート15に電荷を貯蔵するため
には図２（ｂ）に図示されたようにコントロールゲート
17に＋１２Ｖ、セレクトゲート19に＋１．８Ｖ、ドレー
ン領域13に＋５Ｖ、ソース領域12及びシリコン基板11に
接地電圧を各々印加する。
【００１３】そうするとセレクトゲート19に印加された
電圧によりセレクトゲート19下部のシリコン基板11には
セレクトチャンネル（select channel）が形成され、コ
ントロ−ルゲート17に印加された高電圧によりフローテ
ィングゲート15下部のシリコン基板11にもチャンネルが
形成される。
電圧によりセレクトゲート19下部のシリコン基板11には
セレクトチャンネル（select channel）が形成され、コ
ントロ−ルゲート17に印加された高電圧によりフローテ
ィングゲート15下部のシリコン基板11にもチャンネルが
形成される。
【００１４】また、セレクトチャンネルを介して２０乃
至３０μＡのドレーン電流が流れると同時にフローティ
ングゲート15下部のチャンネルには高電界領域が形成さ
れる。このときチャンネルに存在する電子の一部が高電
界領域からエネルギーを受けてホットエレクトロンにな
り、このホットエレクトロン中の一部がコントロールゲ
ート17に印加された高電位電圧により形成された垂直方
向の電界により第１絶縁膜14を介してフローティングゲ
ート15に注入される。これによりフラッシュメモリセル
のしきい値電圧ＶT が上昇する。
至３０μＡのドレーン電流が流れると同時にフローティ
ングゲート15下部のチャンネルには高電界領域が形成さ
れる。このときチャンネルに存在する電子の一部が高電
界領域からエネルギーを受けてホットエレクトロンにな
り、このホットエレクトロン中の一部がコントロールゲ
ート17に印加された高電位電圧により形成された垂直方
向の電界により第１絶縁膜14を介してフローティングゲ
ート15に注入される。これによりフラッシュメモリセル
のしきい値電圧ＶT が上昇する。
【００１５】フラッシュメモリセルにプログラムされた
情報を消去、即ちフロ−ティングゲート15に貯蔵された
電荷を放電させるためには図２（ｃ）に図示されたよう
にコントロールゲート17に−１２Ｖ、ドレーン領域13に
＋５Ｖ、セレクトゲート19及びシリコン基板11に接地電
圧を各々印加し、ソ−ス領域12はフローティングされる
ようにする。そうするとフローティングゲ−ト15に注入
された電子はＦ−Ｎトンネリング現象によりソース領域
12に移動することになり、そのためメモリセルのしきい
値電圧ＶT が降下する。
情報を消去、即ちフロ−ティングゲート15に貯蔵された
電荷を放電させるためには図２（ｃ）に図示されたよう
にコントロールゲート17に−１２Ｖ、ドレーン領域13に
＋５Ｖ、セレクトゲート19及びシリコン基板11に接地電
圧を各々印加し、ソ−ス領域12はフローティングされる
ようにする。そうするとフローティングゲ−ト15に注入
された電子はＦ−Ｎトンネリング現象によりソース領域
12に移動することになり、そのためメモリセルのしきい
値電圧ＶT が降下する。
【００１６】スプリットゲート型フラッシュメモリセル
はセレクトトランジスタがターンオン（turn-on ）され
た状態で読出し（read）動作がおこなわれる。そのため
過度の消去現象が発生しないという長所がある。しか
し、セレクトチャンネルの長さを減少させる場合、漏洩
電流（leakage current ）が発生するためメモリセルの
大きさが減少されにくいという短所がある。
はセレクトトランジスタがターンオン（turn-on ）され
た状態で読出し（read）動作がおこなわれる。そのため
過度の消去現象が発生しないという長所がある。しか
し、セレクトチャンネルの長さを減少させる場合、漏洩
電流（leakage current ）が発生するためメモリセルの
大きさが減少されにくいという短所がある。
【００１７】更に、プログラム時に積層ゲート型及びス
プリットゲート型フラッシュメモリセルのコントロール
ゲートには１２Ｖ以上の高電圧が印加される。このよう
な高電圧は５Ｖ程度の電源電圧を高電圧に上昇させる電
荷ポンピング回路から供給される。
プリットゲート型フラッシュメモリセルのコントロール
ゲートには１２Ｖ以上の高電圧が印加される。このよう
な高電圧は５Ｖ程度の電源電圧を高電圧に上昇させる電
荷ポンピング回路から供給される。
【００１８】
【発明が解決しようとする課題】したがって、以上のよ
うなメモリセルによって行われるフラッシュメモリ素子
は、先ず、電源電圧を高電圧に上昇させるポンピング動
作に多くの時間が所要されるため全体的なプログラム時
間が長くなり、そのため電力の消耗が大きくなるという
問題点が発生し、更には素子の信頼性を確保するために
はフローティングゲートとコントロールゲート間に形成
される第２絶縁膜の厚さを第１絶縁膜の厚さより２倍以
上厚く形成しなければならないため製造工程上の難しさ
がまつわることになる。
うなメモリセルによって行われるフラッシュメモリ素子
は、先ず、電源電圧を高電圧に上昇させるポンピング動
作に多くの時間が所要されるため全体的なプログラム時
間が長くなり、そのため電力の消耗が大きくなるという
問題点が発生し、更には素子の信頼性を確保するために
はフローティングゲートとコントロールゲート間に形成
される第２絶縁膜の厚さを第１絶縁膜の厚さより２倍以
上厚く形成しなければならないため製造工程上の難しさ
がまつわることになる。
【００１９】しかも最近では、３．３Ｖ又は２．５Ｖ等
の低電圧を利用する低電力メモリ素子が要求され、これ
を実現するための一つの方法としてプログラム時にドレ
ーン領域に印加される電圧を減少させる方法が提案され
ている。しかしこの方法を利用する場合、プログラム特
性を電源電圧（例えば５Ｖ）を利用する従来のメモリ素
子のような水準に保持するためにメモリセル又はドレー
ン接合の構造を変更しなければならない。そのため、こ
れによる製造工程の変化及び工程段階の増加等のような
問題点が発生する。
の低電圧を利用する低電力メモリ素子が要求され、これ
を実現するための一つの方法としてプログラム時にドレ
ーン領域に印加される電圧を減少させる方法が提案され
ている。しかしこの方法を利用する場合、プログラム特
性を電源電圧（例えば５Ｖ）を利用する従来のメモリ素
子のような水準に保持するためにメモリセル又はドレー
ン接合の構造を変更しなければならない。そのため、こ
れによる製造工程の変化及び工程段階の増加等のような
問題点が発生する。
【００２０】低電力メモリ素子を実現するため他の方法
によるプログラム時ドレーン領域に印加される電圧を５
Ｖ以上で上昇させるためにはメモリ素子に電荷ポンピン
グ（charge pumping）回路を付加する方法が提示されて
いる。しかし、この方法も又プログラム時に発生する３
０μＡ以上のドレーン電流のため電荷ポンピングによる
ドレーン電位の上昇が不可能になるという間題点があ
る。
によるプログラム時ドレーン領域に印加される電圧を５
Ｖ以上で上昇させるためにはメモリ素子に電荷ポンピン
グ（charge pumping）回路を付加する方法が提示されて
いる。しかし、この方法も又プログラム時に発生する３
０μＡ以上のドレーン電流のため電荷ポンピングによる
ドレーン電位の上昇が不可能になるという間題点があ
る。
【００２１】したがって、本発明はスプリットゲート型
フラッシュメモリセルの構造を変更することなくフラッ
シュメモリセルの大きさを減少することができると同時
に低電力素子を具現することができるフラッシュメモリ
セルのプログラム方法を提供することにその目的があ
る。
フラッシュメモリセルの構造を変更することなくフラッ
シュメモリセルの大きさを減少することができると同時
に低電力素子を具現することができるフラッシュメモリ
セルのプログラム方法を提供することにその目的があ
る。
【００２２】
【課題を解決するための手段】上述した目的を達成する
ための本発明の特徴は、フラッシュメモリセルのプログ
ラム方法において、シリコン基板上に第１絶縁膜、フロ
ーティングゲート、第２絶縁膜及びコントロールゲート
が順次に積層されており、この積層構造を含む全体構造
上部に第３絶縁膜が形成され、この積層構造と直交する
ように且つ前記第３絶縁膜の上にセレクトゲートが形成
され、前記フローティングゲートの一方の側面の下部の
前記シリコン基板にはドレーン領域が形成され、前記フ
ローティングゲートの他方の側面から所定距離離隔され
た前記シリコン基板にはソース領域が形成され、前記シ
リコン基板、前記ソース及びドレーン領域、前記フロー
ティングゲート、前記コントロールゲート及び前記セレ
クトゲートに各々印加された電圧により、前記フローテ
ィングゲートと前記ソース領域間の前記シリコン基板で
あって前記セレクトゲートの下方に空乏領域が形成さ
れ、該空乏領域に存在するトラップセンターにおいて発
生する少数キャリアをホットエレクトロンに変化させて
前記フローティングゲートに注入されるようにすること
にある。
ための本発明の特徴は、フラッシュメモリセルのプログ
ラム方法において、シリコン基板上に第１絶縁膜、フロ
ーティングゲート、第２絶縁膜及びコントロールゲート
が順次に積層されており、この積層構造を含む全体構造
上部に第３絶縁膜が形成され、この積層構造と直交する
ように且つ前記第３絶縁膜の上にセレクトゲートが形成
され、前記フローティングゲートの一方の側面の下部の
前記シリコン基板にはドレーン領域が形成され、前記フ
ローティングゲートの他方の側面から所定距離離隔され
た前記シリコン基板にはソース領域が形成され、前記シ
リコン基板、前記ソース及びドレーン領域、前記フロー
ティングゲート、前記コントロールゲート及び前記セレ
クトゲートに各々印加された電圧により、前記フローテ
ィングゲートと前記ソース領域間の前記シリコン基板で
あって前記セレクトゲートの下方に空乏領域が形成さ
れ、該空乏領域に存在するトラップセンターにおいて発
生する少数キャリアをホットエレクトロンに変化させて
前記フローティングゲートに注入されるようにすること
にある。
【００２３】本発明の他の特徴は、シリコン基板上に第
１絶縁膜、フローティングゲート、第２絶縁膜及びコン
トロールゲートが順次に積層されており、この積層構造
を含む全体構造上部に第３絶縁膜が形成され、この積層
構造と直交するように且つ前記第３絶縁膜の上にセレク
トゲートが形成され、前記フローティングゲートの一方
の側面の下部の前記シリコン基板にはドレーン領域が形
成され、前記フローティングゲートの他方の側面から所
定距離離隔された前記シリコン基板にはソース領域が形
成され、前記シリコン基板、前記ソース及びドレーン領
域、前記フローティングゲート、前記コントロールゲー
ト及び前記セレクトゲートに各々印加された電圧によ
り、前記フローティングゲートと前記ソース領域間の前
記シリコン基板であって前記セレクトゲートの下方に空
乏領域が形成され、該空乏領域に存在するトラップセン
ターにおいて発生する少数キャリアを前記セレクトゲー
トと前記フローティングゲート間の前記シリコン基板に
形成された高電界領域からエネルギーを受けてホットエ
レクトロンに変化させて前記ホットエレクトロンは垂直
方向に形成される電界により前記フローティングゲート
に注入されるようにすることにある。
１絶縁膜、フローティングゲート、第２絶縁膜及びコン
トロールゲートが順次に積層されており、この積層構造
を含む全体構造上部に第３絶縁膜が形成され、この積層
構造と直交するように且つ前記第３絶縁膜の上にセレク
トゲートが形成され、前記フローティングゲートの一方
の側面の下部の前記シリコン基板にはドレーン領域が形
成され、前記フローティングゲートの他方の側面から所
定距離離隔された前記シリコン基板にはソース領域が形
成され、前記シリコン基板、前記ソース及びドレーン領
域、前記フローティングゲート、前記コントロールゲー
ト及び前記セレクトゲートに各々印加された電圧によ
り、前記フローティングゲートと前記ソース領域間の前
記シリコン基板であって前記セレクトゲートの下方に空
乏領域が形成され、該空乏領域に存在するトラップセン
ターにおいて発生する少数キャリアを前記セレクトゲー
トと前記フローティングゲート間の前記シリコン基板に
形成された高電界領域からエネルギーを受けてホットエ
レクトロンに変化させて前記ホットエレクトロンは垂直
方向に形成される電界により前記フローティングゲート
に注入されるようにすることにある。
【００２４】本発明の他の特徴は、シリコン基板上に第
１絶縁膜、フローティングゲート、第２絶縁膜及びコン
トロールゲートが順次に積層されており、この積層構造
を含む全体構造上部に第３絶縁膜が形成され、この積層
構造と直交し且つ空乏領域の上に位置するセレクトゲー
トが前記第３絶縁膜の上に形成され、前記フローティン
グゲートの一方の側面の下部の前記シリコン基板にはド
レーン領域が形成され、前記フローティングゲートの他
方の側面から所定距離離隔された前記シリコン基板には
ソース領域が形成したフラッシュメモリセルのプログラ
ム方法において、前記コントロールゲートには電源電圧
より高い高電位電圧を印加し、前記ドレーン領域には前
記電源電圧を印加し、前記セレクトゲートには前記電源
電圧より低く接地電圧よりは高い電圧を印加し、前記シ
リコン基板には接地電圧を印加し、前記ソース領域はフ
ローティングするようにし、前記フローティングゲート
と前記ソース領域間の前記シリコン基板に空乏領域が形
成され、前記空乏領域に存在するトラップセンターにお
いて発生する少数キャリアを前記セレクトゲートと前記
フローティングゲート間の前記シリコン基板に形成され
た高電界領域からエネルギーを受けてホットエレクトロ
ンに変化させて前記ホットエレクトロンが垂直方向に形
成される電界により前記フローティングゲートに注入さ
れるようにすることにある。
１絶縁膜、フローティングゲート、第２絶縁膜及びコン
トロールゲートが順次に積層されており、この積層構造
を含む全体構造上部に第３絶縁膜が形成され、この積層
構造と直交し且つ空乏領域の上に位置するセレクトゲー
トが前記第３絶縁膜の上に形成され、前記フローティン
グゲートの一方の側面の下部の前記シリコン基板にはド
レーン領域が形成され、前記フローティングゲートの他
方の側面から所定距離離隔された前記シリコン基板には
ソース領域が形成したフラッシュメモリセルのプログラ
ム方法において、前記コントロールゲートには電源電圧
より高い高電位電圧を印加し、前記ドレーン領域には前
記電源電圧を印加し、前記セレクトゲートには前記電源
電圧より低く接地電圧よりは高い電圧を印加し、前記シ
リコン基板には接地電圧を印加し、前記ソース領域はフ
ローティングするようにし、前記フローティングゲート
と前記ソース領域間の前記シリコン基板に空乏領域が形
成され、前記空乏領域に存在するトラップセンターにお
いて発生する少数キャリアを前記セレクトゲートと前記
フローティングゲート間の前記シリコン基板に形成され
た高電界領域からエネルギーを受けてホットエレクトロ
ンに変化させて前記ホットエレクトロンが垂直方向に形
成される電界により前記フローティングゲートに注入さ
れるようにすることにある。
【００２５】さらに本件発明の他の特徴は、シリコン基
板上に第１絶縁膜、フローティングゲート、第２絶縁膜
及びコントロールゲートが順次に積層されており、この
積層構造を含む全体構造上部に第３絶縁膜が形成され、
この積層構造と直交するように且つ前記第３絶縁膜の上
にセレクトゲートが形成され、前記フローティングゲー
トの一方の側面の下部の前記シリコン基板にはドレーン
領域が形成され、前記フローティングゲートの他方の側
面から所定距離離隔された前記シリコン基板にはソース
領域が形成されたフラッシュメモリセルのプログラム方
法において、前記コントロールゲートには電源電圧より
高い高電位電圧を印加し、前記ドレーン領域には前記電
源電圧より高く前記高電位電圧よりは低い電圧を印加
し、前記セレクトゲートには前記電源電圧より低く接地
電圧よりは高い電圧を印加し、前記シリコン基板には接
地電圧を印加し、前記ソース領域はフローティングする
ようにし、前記フローティングゲートと前記ソース領域
間の前記シリコン基板であって前記セレクトゲートの下
方に空乏領域が形成され、該空乏領域に存在するトラッ
プセンターにおいて発生する少数キャリアを前記セレク
トゲートと前記フローティングゲート間の前記シリコン
基板に形成された高電界領域からエネルギーを受けてホ
ットエレクトロンに変化させて前記ホットエレクトロン
が垂直方向に形成される電界により前記フローティング
ゲートに注入されるようにすることにある。
板上に第１絶縁膜、フローティングゲート、第２絶縁膜
及びコントロールゲートが順次に積層されており、この
積層構造を含む全体構造上部に第３絶縁膜が形成され、
この積層構造と直交するように且つ前記第３絶縁膜の上
にセレクトゲートが形成され、前記フローティングゲー
トの一方の側面の下部の前記シリコン基板にはドレーン
領域が形成され、前記フローティングゲートの他方の側
面から所定距離離隔された前記シリコン基板にはソース
領域が形成されたフラッシュメモリセルのプログラム方
法において、前記コントロールゲートには電源電圧より
高い高電位電圧を印加し、前記ドレーン領域には前記電
源電圧より高く前記高電位電圧よりは低い電圧を印加
し、前記セレクトゲートには前記電源電圧より低く接地
電圧よりは高い電圧を印加し、前記シリコン基板には接
地電圧を印加し、前記ソース領域はフローティングする
ようにし、前記フローティングゲートと前記ソース領域
間の前記シリコン基板であって前記セレクトゲートの下
方に空乏領域が形成され、該空乏領域に存在するトラッ
プセンターにおいて発生する少数キャリアを前記セレク
トゲートと前記フローティングゲート間の前記シリコン
基板に形成された高電界領域からエネルギーを受けてホ
ットエレクトロンに変化させて前記ホットエレクトロン
が垂直方向に形成される電界により前記フローティング
ゲートに注入されるようにすることにある。
【００２６】
【発明の実施の形態】以下、添付した図面を参照して本
発明を詳細に説明する。本発明は図２（ａ）に図示され
た従来のスプリットゲート型フラッシュメモリセルに対
するプログラム方法を改善したものである。即ち、従来
のプログラム方法はソース領域から流入された少数キャ
リアがチャンネルに形成された高電界領域からエネルギ
ーを受けホットエレクトロンになり、このようなホット
エレクトロンがフローティングゲートに注入されるよう
にするチャンネルホットエレクトロン注入方式を利用し
てきたが、本発明によるプログラム方法はシリコン基板
に形成された空乏領域に存在するトラップセンターにお
いて少数キャリアを発生させ、このような少数キャリア
がホットエレックトロンとなりフローティングゲートに
注入されるようにするバルク（bulk）ホットエレクトロ
ン注入方式を利用したものである。
発明を詳細に説明する。本発明は図２（ａ）に図示され
た従来のスプリットゲート型フラッシュメモリセルに対
するプログラム方法を改善したものである。即ち、従来
のプログラム方法はソース領域から流入された少数キャ
リアがチャンネルに形成された高電界領域からエネルギ
ーを受けホットエレクトロンになり、このようなホット
エレクトロンがフローティングゲートに注入されるよう
にするチャンネルホットエレクトロン注入方式を利用し
てきたが、本発明によるプログラム方法はシリコン基板
に形成された空乏領域に存在するトラップセンターにお
いて少数キャリアを発生させ、このような少数キャリア
がホットエレックトロンとなりフローティングゲートに
注入されるようにするバルク（bulk）ホットエレクトロ
ン注入方式を利用したものである。
【００２７】バルクホットエレクトロン注入方式を利用
した本発明によるフラッシュメモリセルのプログラム方
法を図３を通じて説明すると次の通りである。図３は本
発明によるフラッシュメモリセルのプログラム方法を説
明するための状態図であり、全体的な構造は図２（ａ）
に図示された一般的なフラッシュメモリセルの構造と同
一であるため構成に対する説明は省略することにする。
した本発明によるフラッシュメモリセルのプログラム方
法を図３を通じて説明すると次の通りである。図３は本
発明によるフラッシュメモリセルのプログラム方法を説
明するための状態図であり、全体的な構造は図２（ａ）
に図示された一般的なフラッシュメモリセルの構造と同
一であるため構成に対する説明は省略することにする。
【００２８】先ず、フラッシュメモリセルに情報をプロ
グラム、即ちフローティングゲート15に電荷を貯蔵する
ため図３に図示されたようにドレーン領域13に＋５Ｖ程
度の電源電圧を印加し、コントロールゲート17に電源電
圧より高い＋１２Ｖ程度の高電位電圧を印加し、シリコ
ン基板11に接地電圧を印加する。
グラム、即ちフローティングゲート15に電荷を貯蔵する
ため図３に図示されたようにドレーン領域13に＋５Ｖ程
度の電源電圧を印加し、コントロールゲート17に電源電
圧より高い＋１２Ｖ程度の高電位電圧を印加し、シリコ
ン基板11に接地電圧を印加する。
【００２９】また、セレクトゲート19に電源電圧より低
いが接地電圧より高い＋１８Ｖ程度の電圧を印加し、ソ
ース領域12がフローティングするようにする。このよう
にするとコントロールゲート17に印加された高電位電圧
によりフローティングゲート15下部のシリコン基板11に
はチャンネル20が形成され、ドレーン領域13に印加され
た電位はチャンネル20において等電位分布になる。
いが接地電圧より高い＋１８Ｖ程度の電圧を印加し、ソ
ース領域12がフローティングするようにする。このよう
にするとコントロールゲート17に印加された高電位電圧
によりフローティングゲート15下部のシリコン基板11に
はチャンネル20が形成され、ドレーン領域13に印加され
た電位はチャンネル20において等電位分布になる。
【００３０】このときソース領域12はフローティング状
態であるためセレクトゲート19下部のシリコン基板11に
形成されたセレクトチャンネルのしきい値電圧はドレー
ン領域13の高い電位障壁（potential barrier ）による
ボデー効果（body effect ）により増加される。
態であるためセレクトゲート19下部のシリコン基板11に
形成されたセレクトチャンネルのしきい値電圧はドレー
ン領域13の高い電位障壁（potential barrier ）による
ボデー効果（body effect ）により増加される。
【００３１】したがって、セレクトゲート19に印加され
た電圧（＋１．８Ｖ）ではチャンネル反転が出来ないた
めソース領域12側に形成された空乏領域30はシリコン基
板11の表面部位から下部に拡張される。このとき空乏領
域30の大きさを極大化させるためにはソース領域12に注
入された不純物の濃度がシリコン基板11に注入された不
純物の濃度より顕著に高くなる。
た電圧（＋１．８Ｖ）ではチャンネル反転が出来ないた
めソース領域12側に形成された空乏領域30はシリコン基
板11の表面部位から下部に拡張される。このとき空乏領
域30の大きさを極大化させるためにはソース領域12に注
入された不純物の濃度がシリコン基板11に注入された不
純物の濃度より顕著に高くなる。
【００３２】このように拡張された空乏領域30に存在す
るトラップセンターにおいて少数キャリアである電子が
発生し、発生した少数キャリアはドレーン領域13に印加
された電圧によりセレクトゲート19とフローティングゲ
ート15間のシリコン基板11に形成された高電界領域から
エネルギを受けてホットエレクトロンになる。
るトラップセンターにおいて少数キャリアである電子が
発生し、発生した少数キャリアはドレーン領域13に印加
された電圧によりセレクトゲート19とフローティングゲ
ート15間のシリコン基板11に形成された高電界領域から
エネルギを受けてホットエレクトロンになる。
【００３３】更にホットエレクトロンはコントロールゲ
ート17に印加された高電位電圧により形成される垂直方
向の電界により第１絶縁膜14を介してフローティングゲ
ート15に注入される。これによりフラッシュメモリセル
のしきい値電圧ＶT が上昇する。
ート17に印加された高電位電圧により形成される垂直方
向の電界により第１絶縁膜14を介してフローティングゲ
ート15に注入される。これによりフラッシュメモリセル
のしきい値電圧ＶT が上昇する。
【００３４】図４（ａ）はプログラム時ドレーン領域13
に印加される電圧Ｖｄの変化によるフラッシュメモリセ
ルのしきい値電圧ＶTPの変化を図示したグラフであり、
曲線Ａは従来のプログラム方法によるしきい値電圧変化
を、曲線Ｂは本発明のプログラム方法によるしきい値電
圧の変化を各々表す。
に印加される電圧Ｖｄの変化によるフラッシュメモリセ
ルのしきい値電圧ＶTPの変化を図示したグラフであり、
曲線Ａは従来のプログラム方法によるしきい値電圧変化
を、曲線Ｂは本発明のプログラム方法によるしきい値電
圧の変化を各々表す。
【００３５】図４（ａ）に図示されたように本発明によ
るプログラム方法を利用する場合、プログラム特性は低
下するが、ドレーン領域13に印加された電圧により形成
される電界の強さが従来の方法を利用してプログラム動
作を実行する場合より増加されるためプログラム効率が
増加することを知ることができる。
るプログラム方法を利用する場合、プログラム特性は低
下するが、ドレーン領域13に印加された電圧により形成
される電界の強さが従来の方法を利用してプログラム動
作を実行する場合より増加されるためプログラム効率が
増加することを知ることができる。
【００３６】図４（ｂ）はセレクトゲート19に印加され
る電圧Ｖｓの変化によるフラッシュメモリセルのしきい
値電圧ＶTPの変化を図示したグラフであり、曲線Ｃは従
来のプログラム方法によるしきい値電圧変化を、曲線Ｄ
は本発明のプログラム方法によるしきい値電圧の変化を
各々表す。
る電圧Ｖｓの変化によるフラッシュメモリセルのしきい
値電圧ＶTPの変化を図示したグラフであり、曲線Ｃは従
来のプログラム方法によるしきい値電圧変化を、曲線Ｄ
は本発明のプログラム方法によるしきい値電圧の変化を
各々表す。
【００３７】図４（ｂ）に図示されたように本発明によ
るプログラム方法を利用する場合、セレクトゲート19に
印加される電圧Ｖｓが増加するにしたがってプログラム
特性が向上することを知ることができ、これはセレクト
ゲート19に印加される電圧Ｖｓが増加するにしたがって
空乏領域30の大きさが増加し、これにより少数キャリア
の発生率が増加されるためである。
るプログラム方法を利用する場合、セレクトゲート19に
印加される電圧Ｖｓが増加するにしたがってプログラム
特性が向上することを知ることができ、これはセレクト
ゲート19に印加される電圧Ｖｓが増加するにしたがって
空乏領域30の大きさが増加し、これにより少数キャリア
の発生率が増加されるためである。
【００３８】しかし、セレクトゲート19に印加される電
圧Ｖｓが約＋１．５Ｖ以上に増加される場合、セレクト
チャンネル部分に形成される空乏領域の大きさは増加さ
れるが、ドレーン領域13に印加された電圧により形成さ
れる電界の強さは減少する。したがって、ホットエレク
トロンの発生率が急激に減少され、プログラム効率が減
少することを知ることができる。
圧Ｖｓが約＋１．５Ｖ以上に増加される場合、セレクト
チャンネル部分に形成される空乏領域の大きさは増加さ
れるが、ドレーン領域13に印加された電圧により形成さ
れる電界の強さは減少する。したがって、ホットエレク
トロンの発生率が急激に減少され、プログラム効率が減
少することを知ることができる。
【００３９】したがって、プログラム効率及び特性を最
大化させるためにはセレクトゲート19に印加される電圧
を一定に保持し、電荷ポンピング回路を利用してドレー
ン領域13に印加される電圧を増加することが所望され
る。本発明によればプログラム時、ソース領域12はフロ
ーティングされるためドレーン電流が流れないため電荷
ポンピング回路の利用が可能になる。
大化させるためにはセレクトゲート19に印加される電圧
を一定に保持し、電荷ポンピング回路を利用してドレー
ン領域13に印加される電圧を増加することが所望され
る。本発明によればプログラム時、ソース領域12はフロ
ーティングされるためドレーン電流が流れないため電荷
ポンピング回路の利用が可能になる。
【００４０】一方、ドレーン領域13に印加される電圧を
電源電圧より高い＋７Ｖ以上に増加させる場合、コント
ロールゲート17に電源電圧より高い＋８乃至＋１１Ｖ程
度の高電圧を印加すると同様なプログラム特性を得るこ
とができ、この場合、コントロールゲート17に印加され
る電圧が従来の＋１２Ｖより低いためポンピング時間が
減少してプログラム時間を短縮することができる。
電源電圧より高い＋７Ｖ以上に増加させる場合、コント
ロールゲート17に電源電圧より高い＋８乃至＋１１Ｖ程
度の高電圧を印加すると同様なプログラム特性を得るこ
とができ、この場合、コントロールゲート17に印加され
る電圧が従来の＋１２Ｖより低いためポンピング時間が
減少してプログラム時間を短縮することができる。
【００４１】したがって、コントロールゲート17とフロ
ーティングゲート15間に形成される第２絶縁膜16の厚さ
の減少を可能にする効果を得ることができる。したがっ
て本発明によるフラッシュメモリセルのプログラム方法
を利用するとスプリットゲート型フラッシュメモリセル
の構造を変更しなくても低電力素子を容易に具現するこ
とができる。
ーティングゲート15間に形成される第２絶縁膜16の厚さ
の減少を可能にする効果を得ることができる。したがっ
て本発明によるフラッシュメモリセルのプログラム方法
を利用するとスプリットゲート型フラッシュメモリセル
の構造を変更しなくても低電力素子を容易に具現するこ
とができる。
【００４２】更に、上記のようなプログラムされたフラ
ッシュメモリセルは従来のスプリットゲート型フラッシ
ュメモリ素子の消去方法により消去することができる長
所を有し、したがってフラッシュメモリセルの消去動作
に対する説明は省略する。
ッシュメモリセルは従来のスプリットゲート型フラッシ
ュメモリ素子の消去方法により消去することができる長
所を有し、したがってフラッシュメモリセルの消去動作
に対する説明は省略する。
【００４３】
【発明の効果】上述したように、本発明によればソース
領域側に形成された拡張された空乏領域に存在するトラ
ップセンターにおいて少数キャリアが発生するようにす
ることにより、発生した少数キャリアがドレーン領域に
印加された電圧によりセレクトゲートとフローティング
ゲート間のシリコン基板に形成された高電界領域からエ
ネルギーを受けてホットエレクトロンになるようにし、
このようなホットエレクトロンをコントロールゲートに
印加された高電位電圧により形成される垂直方向の電界
によりフローティングゲートに注入することによりスプ
リットゲート型フラッシュメモリセルの構造を変更しな
いでプログラム効率及び特性が向上された低電力素子を
容易に具現することは勿論フラッシュメモリセルの大き
さを効果的に減少することができる効果を得ることがで
きる。
領域側に形成された拡張された空乏領域に存在するトラ
ップセンターにおいて少数キャリアが発生するようにす
ることにより、発生した少数キャリアがドレーン領域に
印加された電圧によりセレクトゲートとフローティング
ゲート間のシリコン基板に形成された高電界領域からエ
ネルギーを受けてホットエレクトロンになるようにし、
このようなホットエレクトロンをコントロールゲートに
印加された高電位電圧により形成される垂直方向の電界
によりフローティングゲートに注入することによりスプ
リットゲート型フラッシュメモリセルの構造を変更しな
いでプログラム効率及び特性が向上された低電力素子を
容易に具現することは勿論フラッシュメモリセルの大き
さを効果的に減少することができる効果を得ることがで
きる。
【図１】（ａ）は従来の積層ゲート型フラッシュメモリ
セルを説明するための素子の断面図、（ｂ）及び（ｃ）
は（ａ）に図示された積層ゲート型フラッシュメモリセ
ルのプログラム及び消去動作を説明するための状態図で
ある。
セルを説明するための素子の断面図、（ｂ）及び（ｃ）
は（ａ）に図示された積層ゲート型フラッシュメモリセ
ルのプログラム及び消去動作を説明するための状態図で
ある。
【図２】（ａ）は従来のスプリットゲート型フラッシュ
メモリセルを説明するための素子の断面図、（ｂ）及び
（ｃ）は（ａ）に図示されたスプリットゲート型フラッ
シュメモリセルのプログラム及び消去動作を説明するた
めの状態図である。
メモリセルを説明するための素子の断面図、（ｂ）及び
（ｃ）は（ａ）に図示されたスプリットゲート型フラッ
シュメモリセルのプログラム及び消去動作を説明するた
めの状態図である。
【図３】本発明によるフラッシュメモリセルのプログラ
ム方法を説明するための状態図である。
ム方法を説明するための状態図である。
【図４】（ａ）及び（ｂ）は図３を説明するためのグラ
フ図である。
フ図である。
１，11…シリコン基板 ２，12…ソース領域 ３，13…ドレーン領域 ４…トンネル酸化膜 ５，15…フローティングゲート ６…誘電体膜 ７，17…コントロールゲート ９，19…セレクトゲート 14…第１絶縁膜 16…第２絶縁膜 18…第３絶縁膜 20…チャンネル 30…空乏領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安 在 春 大韓民国 ソウル市 江東区 遁村１洞 住公アパートメント 432 棟 608 号 (72)発明者 孫 宰 鉉 大韓民国 京畿道 水原市 勸善区 細 柳洞846−１ 現代アパートメント 101 棟 406 号 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/8247 G11C 16/04 H01L 27/115 H01L 29/788 H01L 29/792
Claims (12)
- 【請求項１】 フラッシュメモリセルのプログラム方法
において、 シリコン基板上に第１絶縁膜、フローティングゲート、
第２絶縁膜及びコントロールゲートが順次に積層されて
おり、この積層構造を含む全体構造上部に第３絶縁膜が
形成され、この積層構造と直交するように且つ前記第３
絶縁膜上にセレクトゲートが形成され、前記フローティ
ングゲートの一方の側面の下部の前記シリコン基板には
ドレーン領域が形成され、前記フローティングゲートの
他方の側面から所定距離離隔された前記シリコン基板に
はソース領域が形成され、前記シリコン基板、前記ソー
ス及びドレーン領域、前記フローティングゲート、前記
コントロールゲート及び前記セレクトゲートに各々印加
された電圧により、前記フローティングゲートと前記ソ
ース領域間の前記シリコン基板であって前記セレクトゲ
ートの下方に空乏領域が形成され、該空乏領域に存在す
るトラップセンターにおいて発生する少数キャリアをホ
ットエレクトロンに変化させて前記フローティングゲー
トに注入されるようにすることを特徴とするフラッシュ
メモリセルのプログラム方法。 - 【請求項２】 請求項１において、 前記ソース領域に注入された不純物の濃度は前記シリコ
ン基板に注入された不純物の濃度より高いことを特徴と
するフラッシュメモリセルのプログラム方法。 - 【請求項３】 請求項１において、 前記少数キャリアは電子であることを特徴とするフラッ
シュメモリセルのプログラム方法。 - 【請求項４】 フラッシュメモリセルのプログラム方法
において、 シリコン基板上に第１絶縁膜、フローティングゲート、
第２絶縁膜及びコントロールゲートが順次に積層されて
おり、この積層構造を含む全体構造上部に第３絶縁膜が
形成され、この積層構造と直交するように且つ前記第３
絶縁膜上にセレクトゲートが形成され、前記フローティ
ングゲートの一方の側面の下部の前記シリコン基板には
ドレーン領域が形成され、前記フローティングゲートの
他方の側面から所定距離離隔された前記シリコン基板に
はソース領域が形成され、前記シリコン基板、前記ソー
ス及びドレーン領域、前記フローティングゲート、前記
コントロールゲート及び前記セレクトゲートに各々印加
された電圧により、前記フローティングゲートと前記ソ
ース領域間の前記シリコン基板であって前記セレクトゲ
ートの下方に空乏領域が形成され、該空乏領域に存在す
るトラップセンターにおいて発生する少数キャリアを前
記セレクトゲートと前記フローティングゲート間の前記
シリコン基板の前記に形成された高電界領域からエネル
ギーを受けてホットエレクトロンに変化させて前記ホッ
トエレクトロンは垂直方向に形成される電界により前記
フローティングゲートに注入されるようにすることを特
徴とするフラッシュメモリセルのプログラム方法。 - 【請求項５】 請求項４において、 前記ソース領域に注入された不純物の濃度は前記シリコ
ン基板に注入された不純物の濃度より高いことを特徴と
するフラッシュメモリセルのプログラム方法。 - 【請求項６】 請求項４において、 前記少数キャリアは電子であることを特徴とするフラッ
シュメモリセルのプログラム方法。 - 【請求項７】 シリコン基板上に第１絶縁膜、フローテ
ィングゲート、第２絶縁膜及びコントロールゲートが順
次に積層されており、この積層構造を含む全体構造上部
に第３絶縁膜が形成され、この積層構造と直交しするよ
うに且つ前記第３絶縁膜の上にセレクトゲートが形成さ
れ、前記フローティングゲートの一方の側面の下部の前
記シリコン基板にはドレーン領域が形成され、前記フロ
ーティングゲートの他方の側面から所定距離離隔された
前記シリコン基板にはソース領域が形成したフラッシュ
メモリセルのプログラム方法において、 前記コントロールゲートには電源電圧より高い高電位電
圧を印加し、前記ドレーン領域には前記電源電圧を印加
し、前記セレクトゲートには前記電源電圧より低く接地
電圧よりは高い電圧を印加し、前記シリコン基板には接
地電圧を印加し、前記ソース領域はフローティングする
ようにし、前記フローティングゲートと前記ソース領域
間の前記シリコン基板であって前記セレクトゲートの下
方に空乏領域が形成され、該空乏領域に存在するトラッ
プセンターにおいて発生する少数キャリアを前記セレク
トゲートと前記フローティングゲート間の前記シリコン
基板に形成された高電界領域からエネルギーを受けてホ
ットエレクトロンに変化させて前記ホットエレクトロン
が垂直方向に形成される電界により前記フローティング
ゲートに注入されるようにすることを特徴とするフラッ
シュメモリセルのプログラム方法。 - 【請求項８】 請求項７において、 前記ソース領域に注入された不純物の濃度は前記シリコ
ン基板に注入された不純物の濃度より高いことを特徴と
するフラッシュメモリセルのプログラム方法。 - 【請求項９】 請求項７において、 前記少数キャリアは電子であることを特徴とするフラッ
シュメモリセルのプログラム方法。 - 【請求項１０】 シリコン基板上に第１絶縁膜、フロー
ティングゲート、第２絶縁膜及びコントロールゲートが
順次に積層されており、この積層構造を含む全体構造上
部に第３絶縁膜が形成され、この積層構造と直交するよ
うに且つ前記第３絶縁膜の上にセレクトゲートが形成さ
れ、前記フローティングゲートの一方の側面の下部の前
記シリコン基板にはドレーン領域が形成され、前記フロ
ーティングゲートの他方の側面から所定距離離隔された
前記シリコン基板にはソース領域が形成されたフラッシ
ュメモリセルのプログラム方法において、 前記コントロールゲートには電源電圧より高い高電位電
圧を印加し、前記ドレーン領域には前記電源電圧より高
く前記高電位電圧よりは低い電圧を印加し、前記セレク
トゲートには前記電源電圧より低く接地電圧よりは高い
電圧を印加し、前記シリコン基板には接地電圧を印加
し、前記ソース領域はフローティングするようにし、前
記フローティングゲートと前記ソース領域間の前記シリ
コン基板であって前記セレクトゲートの下方に空乏領域
が形成され、該空乏領域に存在するトラップセンターに
おいて発生する少数キャリアを前記セレクトゲートと前
記フローティングゲート間の前記シリコン基板に形成さ
れた高電界領域からエネルギーを受けてホットエレクト
ロンに変化させて前記ホットエレクトロンが垂直方向に
形成される電界により前記フローティングゲートに注入
されるようにすることを特徴とするフラッシュメモリセ
ルのプログラム方法。 - 【請求項１１】 請求項１０において、 前記ソース領域に注入された不純物の濃度は前記シリコ
ン基板に注入された不純物の濃度より高いことを特徴と
するフラッシュメモリセルのプログラム方法。 - 【請求項１２】 請求項１０において、 前記少数キャリアは電子であることを特徴とするフラッ
シュメモリセルのプログラム方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR96-9730 | 1996-04-01 | ||
| KR1019960009730A KR100217900B1 (ko) | 1996-04-01 | 1996-04-01 | 플래쉬 메모리 셀의 프로그램 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032272A JPH1032272A (ja) | 1998-02-03 |
| JP2963882B2 true JP2963882B2 (ja) | 1999-10-18 |
Family
ID=19454775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7936197A Expired - Fee Related JP2963882B2 (ja) | 1996-04-01 | 1997-03-31 | フラッシュメモリセルのプログラム方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5867426A (ja) |
| EP (1) | EP0800179B1 (ja) |
| JP (1) | JP2963882B2 (ja) |
| KR (1) | KR100217900B1 (ja) |
| CN (1) | CN1084931C (ja) |
| DE (1) | DE69719584T2 (ja) |
| GB (1) | GB2311895B (ja) |
| TW (1) | TW334616B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100207504B1 (ko) * | 1996-03-26 | 1999-07-15 | 윤종용 | 불휘발성 메모리소자, 그 제조방법 및 구동방법 |
| KR100276653B1 (ko) | 1998-08-27 | 2001-01-15 | 윤종용 | 스프릿 게이트형 불휘발성 메모리 셀의 구동방법 및 이 셀들을구비한 반도체 메모리 장치의 구동방법 |
| KR100293637B1 (ko) | 1998-10-27 | 2001-07-12 | 박종섭 | 드레인 전압 펌핑 회로 |
| US6638821B1 (en) * | 2002-01-10 | 2003-10-28 | Taiwan Semiconductor Manufacturing Company | Flash EEPROM with function of single bit erasing by an application of negative control gate selection |
| US7057931B2 (en) * | 2003-11-07 | 2006-06-06 | Sandisk Corporation | Flash memory programming using gate induced junction leakage current |
| TW200607080A (en) * | 2004-08-02 | 2006-02-16 | Powerchip Semiconductor Corp | Flash memory cell and fabricating method thereof |
| US8369155B2 (en) | 2007-08-08 | 2013-02-05 | Hynix Semiconductor Inc. | Operating method in a non-volatile memory device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280446A (en) * | 1990-09-20 | 1994-01-18 | Bright Microelectronics, Inc. | Flash eprom memory circuit having source side programming |
| JP3004043B2 (ja) * | 1990-10-23 | 2000-01-31 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
| BE1004424A3 (nl) * | 1991-01-31 | 1992-11-17 | Imec Inter Uni Micro Electr | Transistorstruktuur voor uitwisbare en programmeerbare geheugens. |
| US5274588A (en) * | 1991-07-25 | 1993-12-28 | Texas Instruments Incorporated | Split-gate cell for an EEPROM |
| US5317179A (en) * | 1991-09-23 | 1994-05-31 | Integrated Silicon Solution, Inc. | Non-volatile semiconductor memory cell |
| JP2749449B2 (ja) * | 1992-12-28 | 1998-05-13 | ユー、シイ−チャン | 不揮発性半導体メモリセル |
| US5324998A (en) * | 1993-02-10 | 1994-06-28 | Micron Semiconductor, Inc. | Zero power reprogrammable flash cell for a programmable logic device |
| JP3105109B2 (ja) * | 1993-05-19 | 2000-10-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US5349220A (en) * | 1993-08-10 | 1994-09-20 | United Microelectronics Corporation | Flash memory cell and its operation |
| US5471422A (en) * | 1994-04-11 | 1995-11-28 | Motorola, Inc. | EEPROM cell with isolation transistor and methods for making and operating the same |
| US5511021A (en) * | 1995-02-22 | 1996-04-23 | National Semiconductor Corporation | Method for programming a single EPROM or flash memory cell to store multiple levels of data that utilizes a forward-biased source-to-substrate junction |
| US5491657A (en) * | 1995-02-24 | 1996-02-13 | Advanced Micro Devices, Inc. | Method for bulk (or byte) charging and discharging an array of flash EEPROM memory cells |
-
1996
- 1996-04-01 KR KR1019960009730A patent/KR100217900B1/ko not_active IP Right Cessation
-
1997
- 1997-03-28 TW TW086104001A patent/TW334616B/zh not_active IP Right Cessation
- 1997-03-31 JP JP7936197A patent/JP2963882B2/ja not_active Expired - Fee Related
- 1997-04-01 CN CN97113084A patent/CN1084931C/zh not_active Expired - Fee Related
- 1997-04-01 DE DE69719584T patent/DE69719584T2/de not_active Expired - Lifetime
- 1997-04-01 GB GB9706573A patent/GB2311895B/en not_active Expired - Fee Related
- 1997-04-01 EP EP97105431A patent/EP0800179B1/en not_active Expired - Lifetime
- 1997-04-01 US US08/831,044 patent/US5867426A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1032272A (ja) | 1998-02-03 |
| GB2311895B (en) | 2001-03-14 |
| TW334616B (en) | 1998-06-21 |
| CN1084931C (zh) | 2002-05-15 |
| GB9706573D0 (en) | 1997-05-21 |
| EP0800179B1 (en) | 2003-03-12 |
| EP0800179A2 (en) | 1997-10-08 |
| US5867426A (en) | 1999-02-02 |
| KR970072447A (ko) | 1997-11-07 |
| GB2311895A (en) | 1997-10-08 |
| KR100217900B1 (ko) | 1999-09-01 |
| CN1168539A (zh) | 1997-12-24 |
| EP0800179A3 (en) | 1999-04-28 |
| DE69719584T2 (de) | 2004-04-08 |
| DE69719584D1 (de) | 2003-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0360504B1 (en) | One transistor flash eprom cell | |
| US5659504A (en) | Method and apparatus for hot carrier injection | |
| US5258949A (en) | Nonvolatile memory with enhanced carrier generation and method for programming the same | |
| US6690601B2 (en) | Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same | |
| US5912488A (en) | Stacked-gate flash EEPROM memory devices having mid-channel injection characteristics for high speed programming | |
| US7057931B2 (en) | Flash memory programming using gate induced junction leakage current | |
| US6882575B2 (en) | Erasing method for non-volatile memory | |
| US6580630B1 (en) | Initialization method of P-type silicon nitride read only memory | |
| US5790460A (en) | Method of erasing a flash EEPROM memory | |
| JP2993358B2 (ja) | 不揮発性半導体記憶装置の動作方法 | |
| KR100558004B1 (ko) | 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법 | |
| US5675161A (en) | Channel accelerated tunneling electron cell, with a select region incorporated, for high density low power applications | |
| KR19980035933A (ko) | 비휘발성 메모리 장치 | |
| JP2963882B2 (ja) | フラッシュメモリセルのプログラム方法 | |
| EP0700097B1 (en) | A self-aligned buried channel/junction stacked gate flash memory cell | |
| JPH04105368A (ja) | 不揮発性半導体記憶装置及びその書き込み・消去方法 | |
| US6528845B1 (en) | Non-volatile semiconductor memory cell utilizing trapped charge generated by channel-initiated secondary electron injection | |
| US7209385B1 (en) | Array structure for assisted-charge memory devices | |
| KR19980016928A (ko) | 플래쉬 메모리 셀 및 그 제조 방법 | |
| KR20000051783A (ko) | 비휘발성 메모리 소자 | |
| US5343424A (en) | Split-gate flash EEPROM cell and array with low voltage erasure | |
| GB2320807A (en) | A flash memory cell | |
| JPH1065029A (ja) | 不揮発性メモリセルの電気的消去方法 | |
| JP3104978B2 (ja) | 不揮発性半導体記憶装置の制御方法 | |
| KR100274344B1 (ko) | 플래쉬메모리셀의소거방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |