DE69719584T2 - Verfahren zum Programmieren einer Flash-Speicherzelle - Google Patents

Verfahren zum Programmieren einer Flash-Speicherzelle Download PDF

Info

Publication number
DE69719584T2
DE69719584T2 DE69719584T DE69719584T DE69719584T2 DE 69719584 T2 DE69719584 T2 DE 69719584T2 DE 69719584 T DE69719584 T DE 69719584T DE 69719584 T DE69719584 T DE 69719584T DE 69719584 T2 DE69719584 T2 DE 69719584T2
Authority
DE
Germany
Prior art keywords
gate
voltage
silicon substrate
memory cell
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69719584T
Other languages
English (en)
Other versions
DE69719584D1 (de
Inventor
Byung Jin Nowon-Ku Ahn
Seob Kim Mapo-Ku Myong
Jea Chun Kangdong-Ku Ahn
Jea Hyun Suwon-Shi Sone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE69719584D1 publication Critical patent/DE69719584D1/de
Application granted granted Critical
Publication of DE69719584T2 publication Critical patent/DE69719584T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Programmieren einer Flash-Speicherzelle und insbesondere ein Verfahren zum Programmieren einer Flash-Speicherzelle, mit dem die Abmessung und der Realisierungsaufwand eines Niedrigenergie-Baueelementes verringert werden können.
  • Kurzbeschreibung des Standes der Technik
  • Im allgemeinen hat ein Flash-Speicherbauelement, wie eine elektrisch lösch- und programmierbare Festspeicher-Flashzelle (EEPROM) die Funktionen für elektrische Programmier- und Löschvorgänge und ist klassifiziert in einen Stack- und Split-Gate Typ, je nach Ausgesaltung einer gebildeten Gateelektrode.
  • Der Aufbau und die Betriebsweise von herkömmlichen Flash-Speicherzellen des Stackund Split-Gate Typs werden nachfolgend beschrieben.
  • Bei der herkömmlichen Flash-Speicherzelle des Stack-Gate Typs sind, wie dies in 1 gezeigt ist, eine Tunneloxidschicht 4, ein Floatinggate 5, eine dielektrische Schicht 6 und ein Steuergate 7 nacheinander auf einem Siliciumsubstrat 1 übereinander angeordnet und sind Source- und Draingebiete 2 und 3 auf dem Siliciumsubstrat an beiden Seiten des Floatinggates 5 vorgesehen. Die Arbeitsweise zum Programmieren und Löschen der Flash-Speicherzelle mit dem vorerwähnten Aufbau ist wie folgt.
  • Um eine Information in die Flash-Speicherzelle einzugeben, d. h. das Floatinggate 5 mit einer elektrischen Ladung zu beaufschlagen, wird +12 V an das Steuergate 7 angelegt, +5 V an das Draingebiet 3, und liegt Massespannung am Sourcegebiet 2 und Siliciumsubstrat 1 gemäss 2A an. Danach wird im Siliciumsubstrat 1 ein Kanal unter dem Floatinggate 5 aufgrund der an das Steuergate 7 angelegten Hochspannung gebildet und wird die elektrische Hochfeldzone im Siliciumsubstrat an der Seite des Draingebietes 3 aufgrund der an das Draingebiet angelegten Spannung ausgebildet. Zu diesem Zeitpunkt erhält ein Teil der im Kanal befindlichen Elektronen die Energie von der elektrischen Hochfeldzone, wobei heisse oder energiereiche Elektronen entstehen. Ein Teil der heissen Elektronen wird in das Floatinggate 5 über die Tunneloxidschicht 4 durch ein vertikal gerichtetes elektrisches Feld injiziert, das aufgrund der am Steuergate 7 angelegten Hochspannung gebildet ist. Die Schwellenspannung (VT) der Flash-Speicherzelle steigt daher aufgrund der Injektion der heissen Elektronen an. Gemäss der EP-A-O 676 811 kann die Quelle während des Programmierens elektrisch floaten.
  • Um die in der Flash-Speicherzelle programmierte Information zu löschen, d. h. die im Floatinggate 5 gespeicherte elektrische Ladung wegzubringen, wird die Massenspannung an das Steuergate 7 und das Siliciumsubstrat 1 angelegt, +12 V an das Sourcegebiet 2 und das Draingebiet 3 gefloatet, wie dies in 2B gezeigt ist. Danach werden die in das Floatinggate 5 injizierten Elektronen zum Sourcegebiet 2 aufgrund des F-N Tunnelphänomens (Fowler-Nordheim-Phänomen) bewegt, wodurch die Schwellenspannung VT der Speicherzelle herabgesetzt wird.
  • Die Arbeitsweise beim Löschen der Flash-Speicherzelle wird durch das Tunnelphänomen bewirkt, das lokal zwischen dem Sourcegebiet 2 und dem Floatinggate 5 auftritt. Daher ist es schwierig, die Menge an Elektronen zu steuern, die sich zum Zeitpunkt des Löschens zum Sourcegebiet 2 bewegen. Ferner ist es schwierig, das Phänomen so zu steuern, dass das Floatinggate 5 nicht elektrisch wieder aufgebaut wird, d. h. eine Überlöschung dann eintritt, wenn die Eigenschaften der Tunneloxidschicht 4 sich verschlechtert haben. Diese Überlöschung ist Ursache für die Verschlechterung der Arbeitseigenschaften des Bauelementes.
  • Andererseits sind bei der Flash-Speicherzelle nach 3 des Split-Gate Types eine erste isolierende Schicht 14, ein Floatinggate 15, eine zweite isolierende Schicht 16 und ein Steuergate 17 nacheinander auf einem Siliciumsubstrat 11 aufgestapelt und sind eine dritte isolierende Schicht 18 und ein Wählgate 19 auf der gesamten Struktur einschliesslich der Stapelstruktur aufgegeben. Ein Draingebiet 13 ist im Siliciumsubstrat 11 unter einer Seite des Floatinggates 15, und ein Sourcegebiet 12 ist im Siliciumsubstrat 11 in einem bestimmten Abstand vom Floatinggate 5 vorgesehen.
  • Die Arbeitsweise beim Programmieren und Löschen der Flash-Speicherzelle, bestehend aus einer Gateelektrode mit einer solchen Stapelstruktur und einem Wähltransistor werden nachfolgend beschrieben.
  • Um eine Information in die Flash-Speicherzelle einzugeben, d. h. das Floatinggate 15 mit einer elektrischen Ladung zu beaufschlagen, wird +12 V an das Steuergate 17 angelegt, +1,8 V an das Wählgate 19, +5 V an das Draingebiet 13 und wird Massespannung an das Sourcegebiet 12 und Siliciumusubstrat 11 angelegt, wie dies in 4A gezeigt ist. Dann wird ein Wählkanal im Siliciumsubstrat 11 unter dem Wählgate 19 aufgrund der am Wählgate 19 angelegten Spannung gebildet. Ferner wird ein Kanal im Siliciumsubstrat 11 unter dem Floatinggate 15 aufgrund der am Steuergate 17 angelegten Hochspannung gebildet. Ein Drainstrom von 20 bis 20 μA fliesst durch den Wählkanal. Gleichzeitig wird eine elektrische Hochfeldzone im Kanal unter dem Floatinggate 15 gebildet. Zu diesem Zeitpunkt erhält ein Teil der im Kanal befindlichen Elektronen die Energie aus der elektrischen Hochfeldzone, so dass energiereiche oder heisse Elektronen entstehen. Ein Teil der heissen Elektronen wird in das Floatinggate 15 über die erste Isolierschicht 14 durch ein vertikal gerichtetes elektrisches Feld injiziert, das aufgrund der am Steuergate 17 angelegten Hochspannung gebildet ist. Daher steigt die Schwellenspannung VT der Flash-Speicherzelle an.
  • Um die in der Flash-Speicherzelle programmierte Information zu löschen, d. h. die elektrische im Floatinggate 5 gespeicherte Ladung zu beseitigen, wird an das Steuergate 17 –15 V, an das Draingebiet 13 +5 V angelegt. Am Wählgate 19 und Siliciumsubstrat 11 liegt die Massenspannung an. Das Sourcegebiet 12 wird gefloatet, wie dies in 4B gezeigt ist. Dann bewegen sich die in das Floatinggate 15 injizierten Elektronen zum Sourcegebiet 12 aufgrund des F-N Tunnelphänomens, wodurch die Schwellenspannung VT der Speicherzelle herabgesetzt wird.
  • Der Lesevorgang der Flash-Speicherzelle des Split-Gate Typs erfolgt unter der Bedingung, dass der Wähltransistor eingeschaltet ist. Damit ist der Vorteil verbunden, dass ein Überlöschungsphänomen nicht auftritt. Da jedoch ein Leckstrom dann entsten kann, wenn die Länge des Wählgates verringert wird, ist es schwierig, die Abmessung der Speicherzelle zu reduzieren.
  • Ferner wird eine Hochspannung von 12 V oder mehr am Steuergate der Flash-Speicherzelle des Stack- ound Split-Gate Typs angelegt. Eine derart hohe Spannung wird von einer Ladungspumpschaltung geliefert, die die Spannung der Energiequelle von etwa 5 V auf die Hochspannung anhebt. Daher ist ein Flash-Speicherbauelement, das eine solche Speicherzelle aufweist, mit dem Problem verbunden, dass zunächst eine lange Zeit zum Programmieren erforderlich ist und der Energieverbrauch gross ist, da eine lange Zeitdauer für den Pumpvorgang benötigt wird, der die Spannung der Energiequelle auf die Hochspannung anhebt. Ferner bestehen Schwierigkeiten bei der Herstellung, da die Dicke der zweiten Isolierschicht, die zwischen dem Floatinggate und dem Steuergate gebildet ist, mehr als das Zweifache der Dicke der ersten Isolierschicht betragen muss, damit ein zuverlässig arbeitendes Baueelement gewährleistet ist.
  • Ferner wurde kürzlich ein Niedrig-Energie-Speicherbauelemet vorgeschlagen, das eine niedrige Spannung von 3,3 V or 2,5 V benötigt, und ein Verfahren zur Verringerung der an das Draingebiet zum Zeitpunkt des Programmierens angelegten Spannung als Mittel für die Ausgestaltung des Niedrig-Energie-Speicherelementes. Bei der Anwendung dieses Verfahrens muss jedoch die Struktur der Speicherzelle oder des Drainüberganges geändet werden, um die Programmiereigenschaften auf dem gleichen Niveau zu halten, wie dies bei herkömmlichen Speicherbauelementen der Fall ist, die die Energiequellenspannung (z. B. 5 V) verwenden. Daher treten Schwierigkeiten, wie Änderungen beim Herstellungsvertahren, und eine Erhöhung der Anzahl an Herstellungsschritte als Folge dieser Änderungen auf.
  • Ferner kann als anderes Verfahren für die Anwendung des Niedrig-Energiespeicherbautelementes diesem eine Ladungspumpschaltung hinzugefügt werden, um die an das Draingebiet zum Zeitpunkt des Programmierens angelegte Spannung auf mehr als 5 V anzuheben. Dieses Verfahrens ist jedoch mit dem Problem verbunden, dass eine Erhöhung des Drainpotentials durch das Ladungspumpen nicht möglich ist, da ein Drainstrom von 30 μA oder mehr zum Zeitpunkt des Programmierens auftritt.
  • Zusammenfassung der Erfindung
  • Ein Ziel der vorliegenden Erfindung ist daher die Schaffung eines Verfahrens zum Programmieren der Flash-Speicherzelle, mit dem sich die Abmessung der Flash-Speicherzelle herabsetzen lässt, ohne dass die Struktur der Flash-Speicherzelle des Split-Gate Typs verändert wird, und wobei gleichzeitig ein Niedrigenergie-Bauelement realisiert werden kann.
  • Ein Aspekt der vorliegenden Erfindung zur Erreichen des vorgenannten Zieles ist im Patentanspruch 1 erwähnt. Demzufolge ist eine Depletionzone, die an einem Sourcegebiet gebildet ist, von einem Flächenbereich zu einerm Bereich zwischen der Oberfläche und unteren Bereichen des Siliciumusubstrates erweitert, ein Minoritätsträger an einem Haftstellenzentrum gebildet, das an der erweiterten Depletionzone vorliegt, wobei der Minoritätsträger Energie von einer elektrischen Hochfeldzone zwischen dem Wählgate und dem Floatinggate erhält, um zu einem heissen Elektronen umgewandelt zu werden. Das heisse Elektronen wird in das Floatinggate durch ein elektrisches Feld injiziert, das in Richtung vom Steuergate zum Siliciumsubstrat gebildet ist, entsprechend Spannungen, die am Siliciumsubstrat, Sourcegebiet, Draingebiet, Floatinggate, Steuergate bzw. einem Wählgate angelegt sind.
  • Ein weiterer Aspekt der vorliegenden Erfindung zum Erreichen des vorgenannten Zieles ist im Patentanspruch 4 erwähnt.
  • Kurzbeschreibung der Zeichnung
  • Andere Ziele und Vorteile der vorliegenden Erfindung werden nach Studium der detaillierten Erläuterung der Ausführungsform verständlich, die anhand der beiliegenden Zeichnung gegeben wird. Darin:
  • 1 ist eine geschnittene Ansicht einer herkömmlichen Flash-Speicherzelle des Stack-Gate Typs;
  • 2A und 2B sind geschnittene Ansichten zur Darstellung des Vorgehens beim Programmieren und Löschen der Flash-Speicherzelle des Stack-Gate Typs, die in 1 gezeigt ist;
  • 3 ist eine geschnittene Ansicht einer herkömmlichen Flash-Speicherzelle des Stack-Gate Typs;
  • 4A und 4B sind geschnittene Ansichten zur Darstellung der Vorgehensweise beim Programmieren und Löschen der Flash-Speicherzelle des Split-Gate-Typs, die in 3 gezeigt ist;
  • S ist eine geschnittene Ansicht zur Darstellung des Verfahrens zum Programmieren der Flash-Speicherzelle gemäss der vorliegenden Erfindung; und
  • 6A und 6B sind grafische Darstellungen zur Erläuterung von 5.
  • Detaillierte Beschreibung der Zeichnung
  • Die vorliegende Erfindung stellt eine Verbesserung gegenüber dem herkömmlichen Verfahren zum Programmieren einer Flash-Speicherzelle des Split-Gate-Typs gemäss 3 dar. D. h. das herkömmliche Programmierverfahren verwandte eine Vorgehensweise, bei der ein Minoritätsträger, der von dem Sourcegebiet eingeströmt ist, Energie von der am Kanal gebildeten elektrischen Hochfeldzone erhält, um zu dem heissen Elektron zu werden. Das heisse Elektron wird in das Floatinggate (Kanalelektronen-Injektionsverfahren) injiziert. Das Programmierverfahren nach der vorliegenden Erfindung verwendet jedoch das Bulkelektronen-Injektionsverfahren, bei dem ein Minoritätsträger an einem Haftstellenzentrum gebildet wird. Das Haftstellenzentrum existiert an einer Depletionzone, die am Siliciumsubstrat gebildet ist. Der Minoritätsträger wird in ein heisses Elektron umgewandelt, welches in das Floatinggate zu injizieren ist. Das Verfahren zum Programmieren der Flash-Speicherzelle gemäss der vorliegenden Erfindung unter Verwendung des Bulkelektronenverfahrens wird unter Bezugnahme auf 5 erläutert.
  • 5 ist eine geschnittene Ansicht zur Darstellung des Verfahrens zum Programmieren der Flash-Speicherzelle nach der vorliegenden Erfindung, wobei die gesamte Struktur der Flash-Speicherzelle identisch mit der Struktur der bekannten Flash-Speicherzelle ist, die in 3 gezeigt ist, so dass eine Beschreibung der Struktur weggelassen werden kann.
  • Zunächst wird zum Programmieren einer Information in die Flash-Speicherzelle, d. h. zum Laden des Floatinggates 15 mit einer elektrischen Ladung, eine Energiequellenspannung in der Grössenordnung von +5 V an das Draingebiet 13 angelegt und eine Hochspannung in der Grössenordnung von +12 V, die grösser als die Energiequellenspannung ist, an das Steuergate 17. Das Massenpotential wird an das Siliciumsubstrat 11 angelegt, wie dies in 5 gezeigt ist. Eine Spannung in der Grössenordnung von +1,8 V, die niedriger als die Energiequellenspannung, jedoch höher als das Massenpotential ist, wird an das Wählgate 19 angelegt. Das Sourcegebiet 12 wird gefloatet. Dann wird ein Kanal 20 im Siliciumsubstrat 11 unterhalb des Floatinggates 15 aufgrund der am Steuergate 17 angelegten Hochspannung gebildet. Das am Draingebiet 13 angelegte Potential schafft eine Equipotentialverteilung am Kanal 20. Zu diesem Zeitpunkt wird, da das Sourcegebiet 12 sich im gefloateten Zustand befindet, die Schwellenspannung des Wählkanals, der im Siliciumsubstrat 11 unterhalb des Wählgates 19 gebildet ist, durch den Body-Effekt aufgrund der Hochpotentialsperre des Draingebietes 13 heraufgesetzt. Daher erfolgt die Kanalinversion nicht durch die am Wählgate 19 anliegende Spannung (+1,8 V), so dass die Depletionzone 30 an der Seite des Sourcegebietes 12 vom Oberflächenbereich des Siliciumsubstrates 11 zu dessen Bodenbereich erweitert oder ausgedehnt wird. Zu diesem Zeitpunkt muss zur Maximierung der Grösse der Depletionzone 30 die Konzentration an in das Sourcegebiet 12 injizierten Störstellen wesentlich höher sein als die Konzentration der Störstellen, die in das Siliciumsubstrat 11 injiziert wurden.
  • Das Elektron, das ein Minoritätsträger ist, wird am Haftstellenzentrum gebildet. Dieses Haftstellenzentrum existiert, wie erwähnt, an der erweiterten Depletionzone 30. Der geschaffene Minoritätsträger erhält die Energie von der elektrischen Hochfeldzone, die zwischen dem Wählgate 19 und dem Floatinggate 15 durch die am Draingebiet 13 anliegende Spannung gebildet ist. Der Minoritätsträger wird in ein heisses Elektron umgewandelt. Das heisse Elektron wird dann in das Floatinggate 15 über die erste Isolierschicht 14 durch das gerichtete elektrische Feld vom Steuergate 17 zum Siliciumsubstrat 11 injiziert, das durch die am Steuergate 17 anliegende Hochspannung gebildet ist, wodurch die Schwellenspannung VT der Flash-Speicherzelle heraufgesetzt wird.
  • 6A ist eine grafische Darstellung, die die Änderung der Quellenspannung VTP der Flash-Speicherzelle in Abhängigkeit von der Änderung der Spannung Vd zeigt, die am Draingebiet 13 zum Zeitpunkt des Programmierens anliegt. Die Kurve A gibt die Änderung der Schwellenspannung in Verbindung mit dem herkömmlichen Programmierverfahren wieder, und die Kurve B die Änderung der Schwellenspannung beim Vefahren nach der vorliegenden Erfindung. Wie in 6A gezeigt ist, wird bei Anwendung des Programmierverfahrens nach der vorliegenden Erfindung das Programmierverhalten verschlechtert, jedoch wird die Stärke des elektrischen Feldes, das durch die am Draingebiet 13 angelegte Spannung gebildet ist, erhöht, im Vergleich zu einer Ausgestaltung des Programmiervorganges unter Anwendung des herkömmlichen Verfahrens, so dass die Effektivität des Programmierens heraufgesetzt wird.
  • 6B ist eine grafische Darstellung, die zeigt, wie sich die Quellenspannung VTP der Flash-Speicherzelle bei einer Änderung der Spannung VS ändert, die am Wählgate 19 anliegt. Die Kurve C gibt die Änderung der Schwellenspannung bei dem herkömmlichen Programmierverfahren an und die Kurve D die Änderung der Schwellenspannung bei Anwendung des Programmierverfahrens nach der vorliegenden Erfindung. Wie in 6B gezeigt ist, wird bei Anwendung des Programmierverfahrens nach der vorliegenden Erfindung das Programmierverhalten verbessert, da die Spannung VS am Wählgate 19 angelegt ist. Dies ist die Folge davon, dass die Grösse der Depletionzone 30 heraufgesetzt ist, da am Wählgate 19 eine grössere Spannung VS angelegt ist. Ausserdem ist dies die Folge davon, dass die Produktionsrate an Minoritätsträger vergrössert ist. In Fällen jedoch, bei denen die am Wählgate 19 angelegte Spannung VS auf etwa +1,5 V oder mehr heraufgesetzt wird, obgleich die Grösse der am Wählkanalpart gebildeten Depletionzone heraufgesetzt wird, wird die Stärke des elektrischen Feldes verringert, das durch die am Draingebiet 13 angelegte Spannung gebildet ist. Daher wird die Produktionsrate an heissen Elektronen rasch herabgesetzt, wodurch die Effektivität des Programmierens verschlechtert wird.
  • Um die Programmiereffektivität und die Eigenschaften zu maximieren, wird daher bevorzugt, dass die am Wählgate 19 angelegte Spannung beibehalten wird und die am Draingebiet 13 unter Verwendung der Ladungspumpenschaltung angelegte Spannung heraufgesetzt wird. Gemäss der vorliegenden Erfindung entsteht daher, da das Sourcegebiet 12 zum Zeitpunkt des Programmierens gefloatet ist, kein Drainstrom, so dass es möglich ist, eine Ladungspumpenschaltung einzusetzen.
  • Andererseits ist es im Falle der Erhöhung der an das. Draingebiet 13 angelegten Spannung auf +7 V oder mehr, die damit grösser als die Energiequellenspannung ist, möglich, das gleiche Programmierverhalten zu erreichen, wenn die Hochspannung in der Grössenordnung von +8 bis +11 V, die höher als die Energiequellenspannung ist, am Steuergate angelegt wird. Zu diesem Zeitpunkt wird, da die am Steuergate 17 angelegte Spannung geringer als +12 V ist, die Pumpzeit reduziert, so dass die Zeit zum Programmieren ebenfalls herabgesetzt wird. Daher ist es möglich, den Effekt einer Verringerung der Dicke der zweiten Isolierschicht 16 zu erhalten, die zwischen dem Steuergate 17 und dem Floatinggate 15 gebildet ist. Als Ergebnis davon, wenn das Verfahren zum Programmieren der Flash-Speicherzelle nach der vorliegenden Erfindung angewandt wird, ist es möglich, ohne Weiteres ein Niedrigenergiebauelement zu realisieren, ohne dass die Struktur der Flash-Speicherzelle des Split-Gate-Typs verändert wird.
  • Ferner hat die, wie erwähnt, programmierte Flash-Speicherzelle den Vorteil, dass sie nach dem herkömmlichen Löschverfahren für eine Flash-Speicherzelle des Split-Gate-Typs gelöscht werden kann. Deshalb ist eine Beschreibung der Vorgehensweise zum Löschen der Flash-Speicherzelle ausgelassen.
  • Wie zuvor beschrieben wurde, kann gemäss der vorliegenden Erfindung ein Niedrigenergiebauelement mit verbesserter Programmiereffektivität und Programmierverhalten leicht realisiert werden und kann die Grösse der Flash- Speicherzelle effektiv herabgesetzt werden, ohne dass die Struktur der Flash- Speicherzelle des Split-Gate-Typs verändert wird, indem ein Minoritätsträger am Haftstellenzentrum gebildet wird, das an der erweiterten Depletionzone existiert. Die erweiterte Depletionzone ist an der Sourceseite gebildet und ferner dadurch, dass der erhaltene Minoritätsträger von der elektrischen Hochfeldzone erhält, die am Siliciumsubstrat zwischen dem Wählgate und dem Floatinggate durch die am Draingebiet anliegende Spannung gebildet ist, um das heisse Elektron zu bilden. Und ferner wird das heisse Elektron in das Floatinggate durch das vertikal gerichtete elektrische Feld injiziert, das durch die am Steuergate angelegte Hochspannung gebildet ist.
  • Die vorausgehende Beschreibung ist, obwohl sie sich mit einem gewissen Mass an Besonderheit auf bevorzugte Ausführungsformen bezieht, nur als beispielhaft für die Darstellung des erfindungsgemässen Prinzips anzusehen. Es versteht sich, dass die vorliegende Erfindung nicht auf die bevorzugten offenbarten und gezeigten Ausführungsformen beschränkt ist. Deshalb sind alle sich anbietenden Variationen, die im Rahmen des Wesens der vorliegenden Erfindung gemacht werden können, als auch weitere Ausführungsformen der Erfindung davon umfasst.

Claims (5)

  1. Verfahren zum Programmieren einer Flash-Speicherzelle mit einem Siliziumsubstrat (11), einem Sourcegebiet (12), einem Draingebiet (13), einem Wählgate (19), einem Steuergate (17) und einem Floatinggate (15), welches die folgenden Schritte umfasst: Ausdehnung einer am Sourcegebiet (12) gebildeten Depletionzone (13) von einem Oberflächenbereich zu einem Bereich zwischen der Oberfläche und den bodenseitigen Bereichen des Siliziumsubstrates; Herstellen eines Minoritätsträgers an einem an der Depletionzone befindlichen Haftstellenzentrum; Umwandlung des Minoritätsträgers in ein Heisselektron, wobei der Minoritätsträger Energie von einer elektrischen Hochfeldzone erhält, die zwischen dem Wählgate (19) und Floatinggate (15) gebildet ist; und Injizieren des Heisselektrons in das Floatinggate (15) durch ein elektrisches Feld, das in einer Richtung vom Steuergate (17) zum Siliziumsubstrat (11) gebildet ist.
  2. Verfahren nach Anspruch 1, bei dem eine Konzentration einer in das Sourcegebiet (12) injizierten Störstelle grösser als die einer in das Siliziumsubstrat (11) injizierten Störstelle ist.
  3. Verfahren nach Anspruch 1, bei dem der Minoritätsträger ein Elektron ist.
  4. Verfahren zum Programmieren einer Flash-Speicherzelle mit einem Siliziumsubstrat (11), Source- und Draingebieten (12,13), einem Wählgate (19), einem Floatinggate (15), einem Steuergate (17) und einer eine Spannung lieferenden Energiequelle , welches die folgenden Schritte umfasst: Anlegen einer Grundspannung an das Siliziumsubstrat (11); Floatieren des Sourcegebietes (12); Anlegen einer Spannung an das Steuergate (17), die höher als die Spannung der Energiequelle ist; Anlegen einer Spannung an das Draingebiet (13), die höher als die Spannung der Energiequelle und niedriger als die an das Steuergate (17) angelegte Spannung ist; Anlegen einer Spannung an das Wählgate (19), die niedriger als die Spannung der Energiequelle und höher als die der Grundspannung ist; Umwandeln eines an einem Haftstellenzentrum einer im Siliziumsubstrat (11) gebildeten Depletionzone (30) geschaffenen Minoritätsträgers in ein Heisselektron, wobei der Minoritätsträger Energie von einer elektrischen Hochfeldzone erhält, die zwischen dem Wählgate (19) und dem Floatinggate (15) gebildet ist; und Injizieren des Heisselektrons in das Floatinggate (15) durch ein elektrisches Feld, das in einer Richtung vom Steuergate (17) zum Siliziumsubstrat (11) gebildet ist.
  5. Verfahren nach Anspruch 4, bei dem die Konzentration einer in das Sourcegebiet injizierten Störstelle höher als die einer in das Siliziumsubstrat (11) injizierten Störstelle ist.
DE69719584T 1996-04-01 1997-04-01 Verfahren zum Programmieren einer Flash-Speicherzelle Expired - Lifetime DE69719584T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960009730A KR100217900B1 (ko) 1996-04-01 1996-04-01 플래쉬 메모리 셀의 프로그램 방법
KR9609730 1996-04-01

Publications (2)

Publication Number Publication Date
DE69719584D1 DE69719584D1 (de) 2003-04-17
DE69719584T2 true DE69719584T2 (de) 2004-04-08

Family

ID=19454775

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69719584T Expired - Lifetime DE69719584T2 (de) 1996-04-01 1997-04-01 Verfahren zum Programmieren einer Flash-Speicherzelle

Country Status (8)

Country Link
US (1) US5867426A (de)
EP (1) EP0800179B1 (de)
JP (1) JP2963882B2 (de)
KR (1) KR100217900B1 (de)
CN (1) CN1084931C (de)
DE (1) DE69719584T2 (de)
GB (1) GB2311895B (de)
TW (1) TW334616B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207504B1 (ko) * 1996-03-26 1999-07-15 윤종용 불휘발성 메모리소자, 그 제조방법 및 구동방법
KR100276653B1 (ko) 1998-08-27 2001-01-15 윤종용 스프릿 게이트형 불휘발성 메모리 셀의 구동방법 및 이 셀들을구비한 반도체 메모리 장치의 구동방법
KR100293637B1 (ko) 1998-10-27 2001-07-12 박종섭 드레인 전압 펌핑 회로
US6638821B1 (en) * 2002-01-10 2003-10-28 Taiwan Semiconductor Manufacturing Company Flash EEPROM with function of single bit erasing by an application of negative control gate selection
US7057931B2 (en) * 2003-11-07 2006-06-06 Sandisk Corporation Flash memory programming using gate induced junction leakage current
TW200607080A (en) * 2004-08-02 2006-02-16 Powerchip Semiconductor Corp Flash memory cell and fabricating method thereof
US8369155B2 (en) * 2007-08-08 2013-02-05 Hynix Semiconductor Inc. Operating method in a non-volatile memory device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280446A (en) * 1990-09-20 1994-01-18 Bright Microelectronics, Inc. Flash eprom memory circuit having source side programming
JP3004043B2 (ja) * 1990-10-23 2000-01-31 株式会社東芝 不揮発性半導体メモリ装置
BE1004424A3 (nl) * 1991-01-31 1992-11-17 Imec Inter Uni Micro Electr Transistorstruktuur voor uitwisbare en programmeerbare geheugens.
US5274588A (en) * 1991-07-25 1993-12-28 Texas Instruments Incorporated Split-gate cell for an EEPROM
US5317179A (en) * 1991-09-23 1994-05-31 Integrated Silicon Solution, Inc. Non-volatile semiconductor memory cell
EP0676088A1 (de) * 1992-12-28 1995-10-11 YU, Shih-Chiang Nichtflüchtige halbleiter-speicherzelle
US5324998A (en) * 1993-02-10 1994-06-28 Micron Semiconductor, Inc. Zero power reprogrammable flash cell for a programmable logic device
JP3105109B2 (ja) * 1993-05-19 2000-10-30 株式会社東芝 不揮発性半導体記憶装置
US5349220A (en) * 1993-08-10 1994-09-20 United Microelectronics Corporation Flash memory cell and its operation
US5471422A (en) * 1994-04-11 1995-11-28 Motorola, Inc. EEPROM cell with isolation transistor and methods for making and operating the same
US5511021A (en) * 1995-02-22 1996-04-23 National Semiconductor Corporation Method for programming a single EPROM or flash memory cell to store multiple levels of data that utilizes a forward-biased source-to-substrate junction
US5491657A (en) * 1995-02-24 1996-02-13 Advanced Micro Devices, Inc. Method for bulk (or byte) charging and discharging an array of flash EEPROM memory cells

Also Published As

Publication number Publication date
JPH1032272A (ja) 1998-02-03
DE69719584D1 (de) 2003-04-17
TW334616B (en) 1998-06-21
EP0800179A2 (de) 1997-10-08
US5867426A (en) 1999-02-02
KR970072447A (ko) 1997-11-07
GB2311895A (en) 1997-10-08
CN1168539A (zh) 1997-12-24
GB9706573D0 (en) 1997-05-21
JP2963882B2 (ja) 1999-10-18
CN1084931C (zh) 2002-05-15
KR100217900B1 (ko) 1999-09-01
EP0800179B1 (de) 2003-03-12
EP0800179A3 (de) 1999-04-28
GB2311895B (en) 2001-03-14

Similar Documents

Publication Publication Date Title
DE19527682B4 (de) Verfahren zur Herstellung einer EEPROM-Flashzelle
DE102004050641B4 (de) Ladungsfangende Speicherzelle
DE69633958T2 (de) Verfahren und Vorrichtung für Injektion von heissen Ladungsträgern
EP0916138B1 (de) Verfahren zum betrieb einer speicherzellenanordnung
DE4233790C2 (de) EEPROM, Verfahren zu dessen Herstellung und Verfahren zu dessen Betreiben
EP0045469B1 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE19611438B4 (de) Flash-EEPROM-Speicherzelle mit zwei Floatinggate-Elektroden und Verfahren zu deren Herstellung
DE4335834A1 (de) Nichtflüchtiger Speicher und Verfahren zu dessen Herstellung
DE19639026C1 (de) Selbstjustierte nichtflüchtige Speicherzelle
DE102004006505A1 (de) Charge-Trapping-Speicherzelle und Herstellungsverfahren
DE2356275A1 (de) Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren
DE3236469C2 (de)
DE10227551B4 (de) Speicherlöschverfahren
EP0916162A1 (de) Verfahren zum betrieb einer speicherzellenanordnung
DE2432352A1 (de) Halbleiterspeicher
DE2201028A1 (de) Feldeffekt-Speicherelement
DE69719584T2 (de) Verfahren zum Programmieren einer Flash-Speicherzelle
DE2614698A1 (de) Halbleiterspeicher
DE19709926B4 (de) EEPROM Flash-Zelle und Verfahren zu deren Herstellung
DE102008032551A1 (de) Speicherbauelement, Speicher und Verfahren zum Bearbeiten eines derartigen Speichers
DE602004010055T2 (de) Nichtflüchtige Halbleiterspeicherzelle und dessen Betriebsverfahren
DE2937952A1 (de) Nichtfluechtige speicheranordnung
DE3926474C2 (de) Permanent-Speicherzellen-Anordnung
DE102006017282A1 (de) Halbleiterspeicherbauelement und Betriebsverfahren für Halbleiterspeicherbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN