DE10227551B4 - Speicherlöschverfahren - Google Patents

Speicherlöschverfahren Download PDF

Info

Publication number
DE10227551B4
DE10227551B4 DE10227551A DE10227551A DE10227551B4 DE 10227551 B4 DE10227551 B4 DE 10227551B4 DE 10227551 A DE10227551 A DE 10227551A DE 10227551 A DE10227551 A DE 10227551A DE 10227551 B4 DE10227551 B4 DE 10227551B4
Authority
DE
Germany
Prior art keywords
voltage
region
volume
electrical signal
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10227551A
Other languages
English (en)
Other versions
DE10227551A1 (de
Inventor
Yong-Kyu Suwon Lee
Dong-jun Suwon Kim
Min-Soo Sungnam Cho
Eui-Youl Ryu
Jin-Ho Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10227551A1 publication Critical patent/DE10227551A1/de
Application granted granted Critical
Publication of DE10227551B4 publication Critical patent/DE10227551B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits

Abstract

Verfahren zur Durchführung eines Löschvorgangs in einem nichtflüchtigen Speicherbauelement mit einem Volumenbereich (100) eines ersten Leitfähigkeitstyps, einem ersten und einem zweiten Störstellendiffusionsbereich (120, 140) eines zweiten Leitfähigkeitstyps, die voneinander beabstandet im Volumenbereich ausgebildet sind, einer zwischen dem ersten und dem zweiten Störstellendiffusionsbereich ausgebildeten Ladungsspeicherschicht (220) und einer über der Ladungsspeicherschicht ausgebildeten, leitfähigen Elektrode (240),
gekennzeichnet durch folgende Schritte:
– Anlegen einer Volumenspannung (Vb) an den Volumenbereich (100) für eine vorgegebene Löschzeit (Te),
– Anlegen einer Gate-Spannung (Vg) an die leitfähige Elektrode (240) für die vorgegebene Löschzeit, wobei die Gate-Spannung größer oder gleich der Volumenspannung ist,
– Anlegen eines ersten elektrischen Signals an den ersten Störstellendiffusionsbereich für die vorgegebene Löschzeit, wobei das erste elektrische Signal eine Spannung (Vd) größer als die Gate-Spannung beinhaltet, und
– Anlegen eines zweiten elektrischen Signals an den zweiten Störstellendiffusionsbereich für die vorgegebene Löschzeit, wobei das zweite elektrische Signal eine Spannung (Vs)...

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Durchführung eines Löschvorgangs in einer Speicherzelle bzw. in einem nichtflüchtigen Speicherbauelement mit einem Volumenbereich eines ersten Leitfähigkeitstyps, einem ersten und einem von diesem beabstandeten zweiten Störstellendiffusionsbereich eines zweiten Leitfähigkeitstyps im Volumenbereich und einer zwischen dem Source- und dem Drain-Bereich gebildeten Gate-Elektrode.
  • Allgemein werden nichtflüchtige, elektrisch lösch- und programmierbare Festwertspeicher (EEPROMs) in solche vom Typ mit floatender, d.h. potentialschwebender Gate-Elektrode und solche vom Typ mit einem Aufbau aus Polysilizium-Blockieroxid-Siliziumnitrid-Tunneloxid-Halbleiter (SONOS) unterteilt.
  • EEPROMs speichern Daten in einer floatenden Gate-Elektrode aus Polysilizium oder fangen Daten in einer Nitridschicht ein, während eine Schwellenspannung erhöht oder erniedrigt wird, um einen Programmier- oder Schreibvorgang auszuführen. Wenn die gespeicherten Daten gelesen werden, verwenden die EEPROMs eine Abtastschaltung, um eine Lesespannung an einen Kanal anzulegen und den zugehörigen Stromfluss abzutasten. Des weiteren entfernen die EEPROMs zur Durchführung eines Löschvorgangs die gespeicherten Daten in der Polysilizium- oder der Nitridschicht.
  • In EEPROMs vom SONOS-Typ werden bei der Durchführung eines Lesevorgangs gespeicherte Daten, d.h. Ladungen verändert. Dementsprechend müssen die gespeicherten Daten über einen Kanal hinweg vollständig entfernt werden, um die Zuverlässigkeit des Bauelements sicherzustellen. Andernfalls werden die Lese- und Löschvorgänge wiederholt ausgeführt, wodurch sich Daten bzw. Ladungen fortlaufend ansammeln, wobei der Lesevorgang durch die Veränderung einer Schwellenspannung beeinflusst werden kann.
  • 1 veranschaulicht in einer Querschnittansicht eine Speicherzelle 50 beim Betrieb durch ein herkömmliches Programmierverfahren in einem EEPROM-Bauelement vom SONOS-Typ. 2 veranschaulicht im Querschnitt eine Speicherzelle beim Betrieb gemäß einem herkömmlichen Löschverfahren in einem EEPROM-Bauelement vom SONOS-Typ. 3A veranschaulicht im Querschnitt eine Speicherzelle beim Betrieb gemäß einem weiteren herkömmlichen Löschverfahren in einem SONOS-EEPROM, und 3B veranschaulicht Signalverläufe von Spannungen, die an die Speicherzelle von 3A angelegt werden. In 3B repräsentiert die horizontale Achse die Zeit t, während die vertikale Achse angelegte Spannungen repräsentiert.
  • Die in 1 gezeigte Speicherzelle 50 beinhaltet einen p-leitenden Volumenbereich 10, einen Drain-Bereich 12 und einen von diesem beabstandeten Source-Bereich 14, die im p-leitenden Volumenbereich 10 ausgebildet sind, einen zwischen dem Drain- und dem Source- Bereich 12, 14 ausgebildeten Kanalbereich 13, eine über dem Kanalbereich 13 ausgebildete Oxid/Nitrid/Oxid(ONO)-Schicht 22 aus einer Tunneloxidschicht 16, einer Nitridschicht 18 und einer Blockieroxidschicht 20 sowie eine über der ONO-Schicht 22 ausgebildete Gate-Elektrode 24 aus Polysilizium. Um die Speicherzelle zu programmieren, werden der Drain- und der Source-Bereich 12, 14 und der p-leitende Volumenbereich 10 über einen metallischen Kontakt geerdet, und an die Gate-Elektrode 24 wird eine Programmierspannung Vpp angelegt. Dabei werden Elektronen in der Nitridschicht 18 mittels Fowler-Nordheim(F-N)-Tunneln durch die dünne Tunneloxidschicht 16 hindurch eingefangen.
  • Beim herkömmlichen Löschverfahren von 2 wird an die Gate-Elektrode 24 eine negative Programmierspannung-Vpp angelegt, während der Drain- und der Source-Bereich 12, 14 und der p-leitende Volumenbereich 10 geerdet werden. Dadurch werden Löcher vom p-leitenden Volumenbereich 10 in die Tunneloxidschicht 16 und die Nitridschicht 18 injiziert, wodurch die beim Programmiervorgang eingefangenen Elektronen kompensiert werden, um den Löschvorgang auszufüh ren. Es ist allerdings aufwendig, die negative Spannung Vpp bereitzustellen und an die Gate-Elektrode 24 anzulegen. Ähnliche Löschverfahren für SONOS-Speicherzellen eines EEPROMs sind in der Patentschrift US 6.243.300 B1 beschrieben.
  • Die in 3A bei der Durchführung eines weiteren herkömmlichen Löschverfahrens gezeigte Speicherzelle beinhaltet eine in einem n-leitenden Volumenbereich 10 ausgebildete, taschenförmige, p-leitende Mulde 11. Ansonsten entspricht die Speicherzelle derjenigen der 1 und 2. Beim Löschbetrieb wird die Gate-Elektrode 24 geerdet, und an den Drain- und den Source-Bereich 12, 14, die taschenförmige, p-leitende Mulde 11 und den n-leitenden Volumenbereich 10 wird über einen metallischen Kontakt eine Löschspannung Vpp angelegt. Die einzelnen Spannungsverläufe der angelegten Spannungen sind in 3B schematisch dargestellt. Eine beim Speicherbauelement von 3A auftretende Schwierigkeit besteht darin, dass die taschenförmige, p- leitende Mulde 11 separat gebildet werden muss, was die Komplexität und den Fertigungsaufwand erhöht.
  • Ein weiteres herkömmliches, nicht gezeigtes Löschverfahren für Speicherzellen gemäß den 1 bis 3 besteht darin, die Gate-Elektrode und den Volumenbereich zu erden und eine Löschspannung an den Source- und den Drain-Bereich anzulegen. Bei diesem Löschverfahren werden hochenergetische Löcher, sogenannte „heiße Löcher", die an beiden Seiten eines Kanals gebildet werden, d.h. in dem Source- und Drain-Bereich, vertikal über eine Seite des Übergangs vom Source-Bereich zur Gate-Elektrode und über eine Seite des Übergangs vom Drain-Bereich zur Gate-Elektrode injiziert. Dieses Löschverfahren weist jedoch die Schwierigkeit auf, dass der Löschvorgang im mittleren Bereich des Kanals eventuell nicht vollständig ausgeführt wird. Die eingefangenen Elektronen werden dann nicht vollständig entfernt und sammeln sich kontinuierlich in einer Nitridschicht über dem Kanalmittenbereich. Dadurch erhöht sich eine zugehörige Schwellenspannung, was die Abtasttoleranz reduziert.
  • Der Erfindung liegt daher als technisches Problem die Bereitstellung eines effizienten Löschverfahrens zugrunde, das sich besonders für nichtflüchtige Halbleiterspeicherbauelemente eignet und einen zuverlässigen, vollständigen Löschvorgang über einen Kanalbereich hinweg ermöglicht, ohne das Anlegen einer negativen Spannung oder die Bildung einer taschenförmigen Mulde im Bauelement bzw. zusätzliche Bauelementfläche zur Bereitstellung einer negativen Spannung zu erfordern.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Löschverfahrens mit den Merkmalen des Anspruchs 1 oder 8.
  • Die erfindungsgemäße Vorgehensweise ermöglicht das Anlegen unterschiedlicher Spannungspegel an den Source-Bereich einerseits und den Drain-Bereich andererseits und ein vertauschtes Anlegen dieser unterschiedlichen Spannungspegel für jeweils eine vorgegebene Löschzeit. Dadurch können Löcher problemlos in den Source- und Drain-Bereich und eine laterale Kanaloberfläche injiziert werden, was einen vollständigen und gleichmäßigen Löschvorgang mit hoher Geschwindigkeit erlaubt.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten, herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 eine Querschnittansicht einer Speicherzelle während eines herkömmlichen Programmiervorgangs in einem EEPROM,
  • 2 eine Querschnittansicht einer Speicherzelle während eines herkömmlichen Löschvorgangs in einem EEPROM,
  • 3A eine Querschnittansicht einer Speicherzelle während eines anderen herkömmlichen Löschvorgangs in einem EEPROM,
  • 3B ein Diagramm des zeitlichen Verlaufs von Spannungen, die an die Speicherzelle der 3A zwecks Durchführung eines herkömmlichen Löschvorgangs angelegt werden,
  • 4A eine Querschnittansicht einer Speicherzelle während der Durchführung eines erfindungsgemäßen Löschvorgangs,
  • 4B ein Diagramm des zeitlichen Verlaufs von Spannungen, die an die Speicherzelle von 4A zwecks Durchführung des erfindungsgemäßen Löschvorgangs angelegt werden,
  • 4C ein Diagramm des zeitlichen Verlaufs von Spannungen, die an die Speicherzelle von 4A zur Durchführung eines anderen erfindungsgemäßen Löschvorgangs angelegt werden,
  • 4D ein Diagramm zur Veranschaulichung von Löcherinjektionsrichtungen basierend auf den angelegten Spannungen gemäß 4B,
  • 5A ein Diagramm des zeitlichen Verlaufs von Spannungen, die an die Speicherzelle von 4A zur Durchführung noch eines anderen erfindungsgemäßen Löschvorgangs angelegt werden,
  • 5B eine Querschnittansicht einer Speicherzelle entsprechend 4A mit zusätzlicher Veranschaulichung von Löcherinjektionsrichtungen basierend auf den gemäß 5A angelegten Spannungen,
  • 5C eine graphische Darstellung der Menge an injizierten Löchern gemäß 5B in Abhängigkeit von der Source- und der Drain-Spannung und der Kanallänge,
  • 5D ein Diagramm des zeitlichen Verlaufs von Spannungen, die an die Speicherzelle von 4A zur Durchführung noch eines anderen erfindungsgemäßen Löschvorgangs angelegt werden,
  • 6A und 6B Diagramme des zeitlichen Verlaufs von Spannungen, die an die Speicherzelle von 4A zur Durchführung noch anderer erfindungsgemäßer Löschvorgänge angelegt werden,
  • 7 eine vergleichende graphische Darstellung der Beziehung zwischen Schwellenspannungsverschiebung und Löschzeit für ein herkömmliches Löschverfahren bzw. das erfindungsgemäße Löschverfahren und
  • 8A bis 8C vergleichende graphische Darstellungen der Beziehung zwischen Lebensdauercharakteristik und Schreib-/Löschzyklusanzahl für ein herkömmliches Löschverfahren bzw. das erfindungsgemäße Löschverfahren.
  • Nachstehend wird das erfindungsgemäße Verfahren in Anwendungen zum Löschen von Daten in einem EEPROM-Bauelement vom SONOS-Typ näher erläutert, wobei es sich versteht, dass die Erfindung ebenso bei anderen, insbesondere nichtflüchtigen Speicherbauelementen anwendbar ist, speziell auch bei EEPROM-Bauelementen mit floatender Gate-Elektrode. Außerdem wird die Erfindung nachstehend anhand von EEPROM-Bauelementen mit n-leitendem Kanal beispielhaft erläutert, sie ist jedoch in gleicher Weise für Speicherbauelementstrukturen mit p-leitendem Kanal anwendbar.
  • 4A veranschaulicht das Anlegen einer Löschspannung an einen programmierten Speicherzellentransistor 500 eines EEPROM-Bauelements vom SONOS-Typ. Der Speicherzellentransistor 500 umfasst einen p-leitenden Volumenbereich 100, voneinander beabstandet einen ersten und einen zweiten Störstellendiffusionsbereich 120, 140, die im p-leitenden Volumenbereich 100 ausgebildet sind, einen zwischen den beiden Störstellendiffusionsbereichen 120, 140 ausgebildeten, n-leitenden Kanalbereich 130, eine Ladungsspeicherschicht 220, die über dem n-leitenden Kanalbereich 130 gebildet ist und eine Tunneloxidschicht 160, eine ladungsspeichernde Nitridschicht 180 und eine Blockieroxidschicht 200 aufweist, sowie eine über der Ladungsspeicherschicht 220 gebildete, leitfähige Elektrode 240. Der erste und der zweite Störstellendiffusionsbereich 120, 140 stellen einen Drain- bzw. einen Source-Bereich dar und sind durch Implantieren von n-leitenden Störstellen in den p-leitenden Volumenbereich 100 ausgebildet. Die leitfähige Elektrode 240 stellt eine aus Polycid gebildete Gate-Elektrode dar. Im p-leitenden Volumenbereich 100 ist ein Metallkontakt ausgebildet, so dass der Speicherzellentransistor 500 in dem EEPROM-Bauelement vom SONOS-Typ vier Anschlüsse aufweist.
  • Für einen Programmiervorgang werden der Volumenbereich 100, der Drain-Bereich 120 und der Source-Bereich 140 geerdet, und an die Gate-Elektrode 240 wird eine Programmierspannung Vpp angelegt. Dadurch werden Elektronen in der ladungsspeichernden Nitridschicht 180 mittels F-N-Tunneln durch die Tunneloxidschicht 160 hindurch eingefangen, was die Schwellenspannung des Zellentransistors erhöht. Im Fall eines EEPROM-Bauelements mit floatender Gate-Elektrode umfasst die Ladungsspeicherschicht 220 eine Tunneloxidschicht, eine floatende Gate-Schicht und eine dielektrische Schicht, und Ladungen werden in der floatenden Gate-Schicht gespeichert.
  • Im folgenden wird detaillierter auf ein erstes erfindungsgemäßes Löschverfahren eingegangen. Im Unterschied zur oben erläuterten, herkömmlichen Vorgehensweise wird erfindungsgemäß keine Bildung einer separaten taschenförmigen Mulde in der Bauelementstruktur und kein Anlegen einer negativen Spannung an die Gate-Elektrode benötigt. Stattdessen wird an den Volumenbereich 100 eine Volumenspannung Vb von etwa 0V angelegt, d.h. der Volumenbereich 100 wird geerdet, und an die Gate-Elektrode 240 wird eine Gate-Spannung Vg von etwa 0V oder mehr angelegt. An den Drain- und den Source-Bereich 120, 140 wird eine Drain-Spannung Vd bzw. eine Source-Spannung Vs angelegt, die höher als die Gate-Spannung Vg sind. Vorzugsweise unterscheiden sich die Drain- und die Source-Spannung Vd, Vs in ihrem Spannungswert.
  • Bevorzugt wird für die Gate-Spannung Vg die Massespannung von 0V verwendet, um die Injektion heißer Löcher zu erleichtern. Denn heiße Löcher können dann besonders leicht injiziert werden, wenn die Potentialunterschiede zwischen der Gate-Spannung Vg und der Source-Spannung Vs bzw. zwischen der Gate-Spannung Vg und der Drain-Spannung Vd hoch sind. Für eine höhere Potentialdifferenz kann bei Bedarf auch eine negative Spannung an die Gate-Elektrode angelegt werden.
  • In einer erfindungsgemäßen Realisierung für ein Bauelement mit n-leitendem Kanal werden folgende relative Spannungspegel gewählt: Drain-Spannung Vd > Source-Spannung Vs > Gate-Spannung Vg ≥ Volumenspannung Vb oder alternativ Source-Spannung Vs > Drain-Spannung Vd > Gate-Spannung Vg ≥ Volumenspannung Vb. Des weiteren ist vorzugsweise ein Umschalten zwischen der Drain-Spannung Vd und der Source-Spannung Vs vorgesehen. Die Drain-Spannung und die Source-Spannung Vs werden gemäß einer Widerstandscharakteristik eines pn-Übergangs variiert, der sich zwischen einem n-leitenden Source-Bereich und einem n-leitenden Drain-Bereich auf einem p-leitenden Volumenbereich ausbildet. Wenn beispielsweise der pn-Übergang eine Widerstandscharakteristik entsprechend etwa 12V aufweist, liegt die Drain-Spannung bei etwa 10V, die Source-Spannung bei etwa 2V bis 6V, und die Gate-Spannung ist geerdet. Daher können die Intensitäten der angelegten Spannungen durch die Widerstandscharakteristik des pn-Übergangs gesteuert werden.
  • In 4B repräsentiert die horizontale x-Achse eine Zeitachse, wobei die Löschzeit Te für Spannungen wiedergegeben ist, die an den jeweiligen Anschluss angelegt werden, und die vertikale y-Achse repräsentiert Intensitäten der angelegten Spannungen. Wie aus 4B ersichtlich, werden die Gate-Spannung Vg und die Volumenspannung Vb bei etwa 0V, d.h. geerdet gehalten. Für die vorgegebene Löschzeit Te beträgt die Source-Spannung Vs etwa 4V und ist damit höher als die Gate-Spannung Vg, und die Drain-Spannung Vd beträgt etwa 10V und ist somit ebenfalls höher als die Gate-Spannung Vg. In einem anderen erfindungsgemäßen Ausführungsbeispiel können die Drain-Spannung Vd und die Source-Spannung Vs vertauscht sein. So zeigt 4C ein Beispiel, bei dem während der Löschzeit Te die Source-Spannung Vs etwa 10V und die Drain-Spannung Vd etwa 4V betragen.
  • In diesen letztgenannten Ausführungsbeispielen sind die Source-Spannung Vs und die Drain-Spannung Vd voneinander verschieden. Wenn die Drain-Spannung Vd höher als Source-Spannung Vs ist, wie im Fall von 4B, werden zwischen der Gate-Elektrode 240 und der Drain-Elektrode 120 elektrische Felder E ⇀v und zwischen dem Drain-Bereich 120 und dem Source-Bereich 140 elektrische Felder E ⇀l erzeugt, wie in 4D veranschaulicht. Für diese elektrischen Felder E ⇀v und E ⇀l gelten folgende Beziehungen: |E ⇀v|=(Vd-Vg)/d1, mit d1 als dem Abstand zwischen der Gate-Elektrode 240 und dem Drain-Bereich 120, und |E ⇀l|= (Vd-Vs)/d2, mit d2 als dem Abstand zwischem dem Source-Bereich 140 und dem Drain-Bereich 120. Aufgrund dieser elektrischen Felder besitzt ein jeweiliges heißes Loch, das im Drain-Bereich 120 erzeugt wird, nicht nur eine vertikale Bewegungskomponente zwischen dem Drain-Bereich 120 und der Gate-Elektrode 240, sondern auch eine horizontale Bewegungskomponente zwischen dem Drain-Bereich 120 und dem Source-Bereich 140, d.h. in der horizontalen Richtung entlang des Kanals. Dementsprechend wird das jeweilige Loch in einer Richtung injiziert, die auf der Vektorsumme der beiden elektrischen Feldkomponenten basiert, d.h. in einer Richtung des Summenfeldes E ⇀ hole= E ⇀v+ E ⇀l. Auf diese Weise wird ein jeweiliger Löschvorgang effektiv über den Kanalbereich hinweg durchgeführt.
  • Bevorzugt wird zwischen Drain-Spannung Vd und Source-Spannung Vs ein- oder mehrmals während der Löschzeit Te umgeschaltet. So wird im Beispiel von 5A zunächst für eine vorgegebene Zeitdauer, z.B. Te/2, eine Drain-Spannung Vd von etwa 10V und eine Source-Spannung Vs von etwa 4V angelegt, wonach die beiden Spannungen Vd und Vs für die restliche Löschzeitdauer, z.B. Te/2, vertauscht werden, d.h. die Drain-Spannung Vd beträgt dann etwa 4V und die Source-Spannung Vs etwa 10V. 5D zeigt ein Beispiel, bei dem zunächst für eine vorgegebene Zeitdauer von z.B. Te/2 eine höhere Spannung > 10V als Source-Spannung Vs und eine niedrigere Spannung < 4V als Drain-Spannung Vd angelegt werden und für die restliche Löschzeitdauer, z.B. Te/2, die beiden Spannungen vertauscht angelegt werden. Es versteht sich, dass die angegebenen Spannungspegel und Umschaltzeitpunkte lediglich beispielhaft sind und der Fachmann, den Umschaltzeitpunkt zwischen Source-Spannung und Drain-Spannung und die Größe der Spannungen je nach Bedarf modifizieren kann. So können beispielsweise der erste Umschaltzeitpunkt und der zweite Umschaltzeitpunkt voneinander verschieden sein, des weiteren kann die Gesamtzeit mit vertauschten Spannungen länger als die Löschzeit Te sein.
  • In 5B sind Löcherinjektionsrichtungen in das Source- und das Drain-Gebiet dargestellt, wenn angelegte Spannungen zwischen dem Source-Bereich und dem Drain-Bereich umgeschaltet werden. Ein mit einer "1" im Kreis markierter Pfeil stellt die Löcherinjektionsrichtung dar, wenn die höhere Spannung an den Drain-Bereich 120 angelegt wird, während ein mit einer „2" im Kreis markierter Pfeil die Löcherinjektionsrichtung veranschaulicht, wenn die höhere Spannung an den Source-Bereich 140 angelegt wird. Mit dieser Vorgehensweise kann ein gleichmäßiger Löschvorgang über das gesamte Kanalgebiet 130 hinweg erzielt werden, indem zwischen den an den Source- und den Drain-Bereich angelegten Spannungen umgeschaltet wird. Dabei werden Löcher durch ein zwi schen dem Source- und dem Drain-Bereich gebildetes elektrisches Feld in Richtung einer jeweiligen Kanalseite injiziert.
  • 5C veranschaulicht die Beziehung zwischen der Menge an injizierten Löchern und der Kanallänge, wobei die horizontale Achse die Kanallänge und die vertikale Achse die Menge an injizierten Löchern repräsentieren. Wenn die höhere Spannung an den Drain-Bereich angelegt wird, werden relativ gesehen mehr Löcher auf Seiten des Drain-Bereichs injiziert, wie durch die mit einer „1" im Kreis markierte Kennlinie angezeigt. Wenn die höhere Spannung an den Source-Bereich angelegt wird, werden relativ gesehen mehr Löcher auf Seite des Source-Bereiches injiziert, wie durch die mit einer „2" im Kreis markierte Kennlinie angezeigt. Wenn daher zwischen den an den Source-Bereich und den Drain-Bereich angelegten Spannungen umgeschaltet wird, führt die Gesamtmenge an Löchern im Source- und Drain-Bereich zu einer gleichmäßigen Löcherinjektion über den gesamten Kanalbereich hinweg, wie durch eine mit einer „3" im Kreis markierten Kennlinie angezeigt.
  • In den Diagrammen der 6A und 6B sind Spannungsverläufe veranschaulicht, die gemäß einer weiteren erfindungsgemäßen Ausführungsform an das Bauelement von 4A angelegt werden, um Löschvorgänge durchzuführen. Speziell zeigt 6A ein Beispiel, bei dem zwischen den Spannungen des Source- und Drain-Bereichs zwei Mal umgeschaltet wird, d.h. die Spannungen werden jeweils nach einer Zeitdauer Te/3 vertauscht. Während im gezeigten Beispiel die höhere Spannung zuerst an den Source-Bereich angelegt wird, kann sie alternativ zuerst an den Drain-Bereich angelegt werden. 6B zeigt ein Beispiel, bei dem zwischen den Spannungen des Source- und Drain-Bereichs vier Mal umgeschaltet wird, d.h. die Spannungen werden jeweils nach der gleichen Umschaltdauer Te/4 vertauscht. Wie oben erwähnt, können in weiteren alternativen Realisierungen der Erfindung die Umschaltdauern voneinander verschieden sein, und die Gesamtzeit der ein- oder mehrmals vertauscht angelegten Spannungen kann länger als die Löschzeit Te sein.
  • 7 zeigt graphisch die Beziehung zwischen der Löschzeit und einer Schwellenspannungsverschiebung bei einem herkömmlichen Löschverfahren einerseits und beim erfindungsgemäßen Löschverfahren andererseits. Die Schwellenspannungsverschiebung stellt eine Schwellenspannungsänderung zwischen einem Programmiervorgang und einem Löschvorgang dar. Im allgemeinen wird ein Programmiervorgang z.B. dadurch ausgeführt, dass an die Gate-Elektrode eine Spannung von 11V und an den Drain-Bereich eine Spannung von 6V angelegt wird, während der Source-Bereich und der Volumenbereich geerdet werden. Die Gate-Elektrode besteht vorzugsweise aus Polycid mit einer Dicke von etwa 200nm. Hierbei kann eine ONO-Schicht mit drei gestapelten Oxid-Nitrid-Oxid-Schichten mit jeweils einer Dicke von 8nm vorgesehen sein. Arsen (As) ist in den Source- und Drain-Bereich mit 60keV und einer Dosis von 5 × 1015 Atome/cm2 und in den Kanal-Bereich mit 60keV und einer Dosis von 1,0 × 1012 Atome/cm2 implantiert. In 7 repräsentiert die horizontale x-Achse die Löschzeit in Sekunden, während die vertikale y-Achse die Änderung der Schwellenspannung in Volt repräsentiert.
  • Das Symbol „I" repräsentiert ein herkömmliches Löschverfahren, bei dem für eine vorgegebene Zeitdauer der Volumenbereich und die Gate-Elektrode geerdet sind, während an den Source- und Drain-Bereich eine Spannung von 10V angelegt wird („Fall 1"). Die Symbole „II" und „III" repräsentieren erfindungsgemäße Löschverfahren. Mit dem Symbol „II" ist der in 4B gezeigte Fall bezeichnet, bei dem der Volumenbereich und die Gate-Elektrode geerdet sind, während an den Source-Bereich eine Spannung von 4V und an den Drain-Bereich eine Spannung von 10V für die identische Löschzeit angelegt werden („Fall 2"). Beim mit dem Symbol „III" bezeichneten Beispiel werden jeweils für die halbe Löschzeit Te/2 Spannungen von 10V/4V bzw. 4V/10V an den Source- und den Drain-Bereich gemäß den Bedingungen im Fall 2 angelegt („Fall 3"). Wie aus 7 ersichtlich, ist die Schwellenspannungsverschiebung in den Fällen 2 und 3 gemäß der Erfindung größer als beim herkömmlichen Verfahren gemäß Fall 1. Mit anderen Worten ist die Schwellenspannungsverschiebung beim Anlegen unterschiedlicher Spannungen an den Source- und den Drain-Bereich größer als beim Anlegen derselben Spannung an den Source- und den Drain-Bereich. Vorteilhafterweise kann, wenn zwischen den Spannungen des Source- und Drain-Bereichs umgeschaltet wird, ein besseres Ergebnis erzielt werden.
  • Die 8A bis 8C veranschaulichen graphisch die Beziehung zwischen einer Dauerbelastungscharakteristik einer Speicherzelle und der Anzahl an Schreib-/Löschzyklen gemäß einem herkömmlichen Löschverfahren einerseits und dem erfindungsgemäßen Löschverfahren andererseits. Dabei zeigt 8A die Dauerbelastungscharakteristik einer Speicherzelle gemäß einem herkömmlichen Löschverfahren („Fall 1"), während die 8b und 8C die Dauerbelastungscharakteristik einer Speicherzelle für das erfindungsgemäße Löschverfahren entsprechend den Fällen 2 bzw. 3 zeigen. Dabei repräsentiert die horizontale x-Achse jeweils die Anzahl an Schreib-/Löschzyklen, während die vertikale y-Achse eine Zellenschwellwertspannung in Volt repräsentiert. Der Schwellwert der Speicherzelle entspricht der Gate-Spannung, wenn an den Drain-Bereich eine Spannung 1,5V angelegt wird und der Drain-Strom 1μA beträgt.
  • Wie aus den 8A bis 8C ersichtlich, verbessert sich die Dauerbelastungscharakteristik einer Speicherzelle vom Fall 1 über den Fall 2 zum Fall 3. Dies bedeutet, dass die Dauerbelastungscharakteristik einer Speicherzelle beim erfindungsgemäßen Löschverfahren besser als beim herkömmlichen Löschverfahren ist. Dies liegt daran, dass bei der Erfindung elektrische Felder, die durch eine Spannungsdifferenz zwischen dem Source- und dem Drain-Bereich gebildet werden, eine Ladungsträ gerimplantation erzeugen, mit der Ladungsträger zu einer lateralen Kanaloberfläche gebracht werden, wobei ein gleichmäßiges Löschen über den Kanal hinweg erfolgt.
  • Die Erfindung ist sowohl für EEPROM-Bauelemente vom SONOS-Typ als auch für EEPROM-Bauelemente mit floatender Gate-Elektrode anwendbar, und zwar sowohl für Bauelemente mit n-leitendem als auch mit p-leitendem Kanal. Die EEPROM-Bauelemente vom SONOS-Typ benötigen dabei keine separate taschenförmige Mulde zum Anlegen einer Spannung an den Volumenbereich. Beim EEPROM-Bauelement mit n-leitendem Kanal wird über den Kanal hinweg eine gleichmäßige Löcherinjektion erreicht, was die Zuverlässigkeit des Löschvorgangs erhöht.

Claims (15)

  1. Verfahren zur Durchführung eines Löschvorgangs in einem nichtflüchtigen Speicherbauelement mit einem Volumenbereich (100) eines ersten Leitfähigkeitstyps, einem ersten und einem zweiten Störstellendiffusionsbereich (120, 140) eines zweiten Leitfähigkeitstyps, die voneinander beabstandet im Volumenbereich ausgebildet sind, einer zwischen dem ersten und dem zweiten Störstellendiffusionsbereich ausgebildeten Ladungsspeicherschicht (220) und einer über der Ladungsspeicherschicht ausgebildeten, leitfähigen Elektrode (240), gekennzeichnet durch folgende Schritte: – Anlegen einer Volumenspannung (Vb) an den Volumenbereich (100) für eine vorgegebene Löschzeit (Te), – Anlegen einer Gate-Spannung (Vg) an die leitfähige Elektrode (240) für die vorgegebene Löschzeit, wobei die Gate-Spannung größer oder gleich der Volumenspannung ist, – Anlegen eines ersten elektrischen Signals an den ersten Störstellendiffusionsbereich für die vorgegebene Löschzeit, wobei das erste elektrische Signal eine Spannung (Vd) größer als die Gate-Spannung beinhaltet, und – Anlegen eines zweiten elektrischen Signals an den zweiten Störstellendiffusionsbereich für die vorgegebene Löschzeit, wobei das zweite elektrische Signal eine Spannung (Vs) größer als die Gate-Spannung beinhaltet und die Spannung des ersten elektrischen Signals verschieden von der Spannung des zweiten elektrischen Signals ist.
  2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass Daten in der Ladungsspeicherschicht über eine Tunneloxidschicht (160), eine ladungsspeichernde Nitridschicht (180) und eine Blo ckieroxidschicht (200) gespeichert werden, die übereinandergestapelt sind.
  3. Verfahren nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass der erste Leitfähigkeitstyp p-leitend und der zweite Leitfähigkeitstyp n-leitend ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass die Volumenspannung etwa 0V beträgt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass die Spannung des ersten elektrischen Signals wenigstens einmal zwischen einer ersten Spannung und einer zweiten Spannung während der vorgegebenen Löschzeit umgeschaltet wird, wobei die erste und die zweite Spannung größer als die Gate-Spannung sind.
  6. Verfahren nach Anspruch 5, weiter dadurch gekennzeichnet, dass das zweite elektrische Signal während der vorgegebenen Löschzeit im wesentlichen gleich der ersten Spannung ist, wenn das erste elektrische Signal im wesentlichen gleich der zweiten Spannung ist, und im wesentlichen gleich der zweiten Spannung ist, wenn das erste elektrische Signal im wesentlichen gleich der ersten Spannung ist.
  7. Verfahren nach einem der Ansprüche 4 bis 6, weiter dadurch gekennzeichnet, dass die Gate-Spannung und die Volumenspannung etwa 0V betragen.
  8. Verfahren zur Durchführung eines Löschvorgangs in einer Speicherzelle mit einem Volumenbereich (100) eines ersten Leitfähigkeitstyps, einem Drain- und einem Source-Bereich (120, 140) ei nes zweiten Leiffähigkeitstyps, die voneinander beabstandet im Volumenbereich ausgebildet sind, und einer zwischen dem Source- und dem Drain-Bereich ausgebildeten Gate-Elektrode (240), gekennzeichnet durch folgende Schritte: – Anlegen einer ersten Spannung an den Source-Bereich (120) und einer zweiten Spannung an den Drain-Bereich (140) für einen Teil einer vorgegebenen Löschzeit und – Anlegen der zweiten Spannung an den Source-Bereich und der ersten Spannung an den Drain-Bereich für einen weiteren Teil der vorgegebenen Löschzeit.
  9. Verfahren nach Anspruch 8, weiter dadurch gekennzeichnet, dass der erste Leitfähigkeitstyp p-leitend und der zweite Leitfähigkeitstyp n-leitend ist, an den Volumenbereich eine Volumenspannung (Vb) von etwa 0V und an die Gate-Elektrode eine Gate-Spannung (Vg) größer oder gleich der Volumenspannung angelegt werden.
  10. Verfahren nach Anspruch 9, weiter dadurch gekennzeichnet, dass die erste und die zweite Spannung größer als die Gate-Spannung sind.
  11. Verfahren nach einem der Ansprüche 5 bis 10, weiter dadurch gekennzeichnet, dass die erste Spannung im Bereich von etwa 2V bis etwa 6V liegt und die zweite Spannung etwa 10V beträgt.
  12. Verfahren nach einem der Ansprüche 8 bis 10, weiter dadurch gekennzeichnet, dass die zweite Spannung im Bereich von etwa 2V bis etwa 6V liegt und die erste Spannung etwa 10V beträgt.
  13. Verfahren nach einem der Ansprüche 8 bis 12, weiter dadurch gekennzeichnet, dass – an die Gate-Elektrode eine dritte Spannung derart angelegt wird, dass die Potentialdifferenz zwischen der dritten Spannung und der ersten bzw. zweiten Spannung ausreicht, elektrische Felder zwischen der Gate-Elektrode und dem Source- bzw. Drain-Bereich zum Injizieren von Löchern in den Source- bzw. Drain-Bereich zu erzeugen, und – ein- oder mehrmals zwischen der ersten und der zweiten Spannung für den Drain- und den Source-Bereich während der vorgegebenen Löschzeit umgeschaltet wird.
  14. Verfahren nach Anspruch 13, weiter dadurch gekennzeichnet, dass an den Volumenbereich eine vierte Spannung angelegt wird, die kleiner oder gleich der dritten Spannung ist.
  15. Verfahren nach Anspruch 13 oder 14, weiter dadurch gekennzeichnet, dass der oder die Zeitpunkte zum Umschalten zwischen der ersten und der zweiten Spannung während der vorgegebenen Löschzeit variabel sind.
DE10227551A 2001-06-21 2002-06-14 Speicherlöschverfahren Expired - Fee Related DE10227551B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR01-35424 2001-06-21
KR10-2001-0035424A KR100395769B1 (ko) 2001-06-21 2001-06-21 비휘발성 메모리 장치의 소거 방법

Publications (2)

Publication Number Publication Date
DE10227551A1 DE10227551A1 (de) 2003-01-02
DE10227551B4 true DE10227551B4 (de) 2007-10-04

Family

ID=19711176

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10227551A Expired - Fee Related DE10227551B4 (de) 2001-06-21 2002-06-14 Speicherlöschverfahren

Country Status (5)

Country Link
US (1) US6724661B2 (de)
JP (1) JP4414126B2 (de)
KR (1) KR100395769B1 (de)
DE (1) DE10227551B4 (de)
TW (1) TW535163B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897522B2 (en) 2001-10-31 2005-05-24 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US6925007B2 (en) 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
TW519734B (en) * 2001-12-04 2003-02-01 Macronix Int Co Ltd Programming and erasing methods of non-volatile memory having nitride tunneling layer
US6791883B2 (en) * 2002-06-24 2004-09-14 Freescale Semiconductor, Inc. Program and erase in a thin film storage non-volatile memory
US7394703B2 (en) * 2002-10-15 2008-07-01 Halo Lsi, Inc. Twin insulator charge storage device operation and its fabrication method
US6885590B1 (en) * 2003-01-14 2005-04-26 Advanced Micro Devices, Inc. Memory device having A P+ gate and thin bottom oxide and method of erasing same
KR20040107967A (ko) * 2003-06-16 2004-12-23 삼성전자주식회사 Sonos메모리 소자 및 그 정보 소거방법
US7035147B2 (en) * 2003-06-17 2006-04-25 Macronix International Co., Ltd. Overerase protection of memory cells for nonvolatile memory
US20050251617A1 (en) * 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
KR100604189B1 (ko) * 2003-12-30 2006-07-25 동부일렉트로닉스 주식회사 단일 분리게이트 구조의 메모리 소자 및 그제조방법
US20050167730A1 (en) * 2004-02-03 2005-08-04 Chien-Hsing Lee Cell structure of nonvolatile memory device
JP2006245415A (ja) * 2005-03-04 2006-09-14 Sharp Corp 半導体記憶装置及びその製造方法、並びに携帯電子機器
KR100894788B1 (ko) * 2007-11-30 2009-04-24 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법과 소거 방법
US20090185429A1 (en) * 2008-01-22 2009-07-23 Hsin Chang Lin Non-volatile memory with single floating gate and method for operating the same
JP2009239189A (ja) * 2008-03-28 2009-10-15 Sharp Corp 半導体記憶装置およびこの半導体記憶装置を用いた装置
JP2010182370A (ja) * 2009-02-05 2010-08-19 Seiko Epson Corp 不揮発性メモリー装置および不揮発性メモリー装置の製造方法
CN102456403B (zh) * 2010-10-22 2014-11-12 北京大学 利用分裂槽栅快闪存储器实现四位存储的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243300B1 (en) * 2000-02-16 2001-06-05 Advanced Micro Devices, Inc. Substrate hole injection for neutralizing spillover charge generated during programming of a non-volatile memory cell

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249375A (ja) * 1987-04-06 1988-10-17 Oki Electric Ind Co Ltd 半導体記憶装置のデ−タ消去方法
EP0520505B1 (de) * 1991-06-27 1997-03-05 Kabushiki Kaisha Toshiba Permanenter Halbleiterspeicher und seine Arbeitsweise
US5629964A (en) * 1994-03-11 1997-05-13 Roberts; Paul Neutron absorbing apparatus
US5629893A (en) * 1995-05-12 1997-05-13 Advanced Micro Devices, Inc. System for constant field erasure in a flash EPROM
US5650964A (en) * 1995-06-07 1997-07-22 Advanced Micro Devices, Inc. Method of inhibiting degradation of ultra short channel charge-carrying devices during discharge
US6243298B1 (en) * 1999-08-19 2001-06-05 Azalea Microelectronics Corporation Non-volatile memory cell capable of being programmed and erased through substantially separate areas of one of its drain-side and source-side regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243300B1 (en) * 2000-02-16 2001-06-05 Advanced Micro Devices, Inc. Substrate hole injection for neutralizing spillover charge generated during programming of a non-volatile memory cell

Also Published As

Publication number Publication date
US6724661B2 (en) 2004-04-20
KR100395769B1 (ko) 2003-08-21
JP2003092370A (ja) 2003-03-28
KR20020097474A (ko) 2002-12-31
DE10227551A1 (de) 2003-01-02
TW535163B (en) 2003-06-01
JP4414126B2 (ja) 2010-02-10
US20030016561A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
DE10227551B4 (de) Speicherlöschverfahren
DE4020007C2 (de) Nichtflüchtiger Speicher
DE102004050641B4 (de) Ladungsfangende Speicherzelle
DE3002493C2 (de)
DE4241457B4 (de) P-leitendes floatendes Gate aus Poly-Silizium zur Verwendung bei einem Halbleiterbautransistorelement und daraus hergestelltes Flash-E2PROM
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE3009719C2 (de)
DE2409568C2 (de) Halbleiter-Speicherelement
DE10218990A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zur Herstellung sowie zum Programmieren, Lesen und Löschen von Daten
DE102004006505B4 (de) Charge-Trapping-Speicherzelle und Herstellungsverfahren
EP1535336A2 (de) Hochdichter nrom-finfet
DE2743422A1 (de) Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
DE3029539A1 (de) Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
DE2939300A1 (de) Nichtfluechtiger speicher
DE10206057B4 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung
DE10158019C2 (de) Floatinggate-Feldeffekttransistor
DE2432352A1 (de) Halbleiterspeicher
DE2614698A1 (de) Halbleiterspeicher
WO2003067639A2 (de) Herstellungsverfahren für speicherzelle
DE112004000658B4 (de) Verfahren zum Programmieren einer Doppelzellenspeichereinrichtung zur Speicherung von Mehrfach-Datenzuständen pro Zelle
DE602004010055T2 (de) Nichtflüchtige Halbleiterspeicherzelle und dessen Betriebsverfahren
DE60226004T2 (de) Leseverfahren für einen nichtflüchtigen Speicher
EP1374308B1 (de) Speicherzellenanordnung mit individuel adressierbaren speicherzellen und verfahren zur herstellung derselben
DE3926474C2 (de) Permanent-Speicherzellen-Anordnung
DE102006017282A1 (de) Halbleiterspeicherbauelement und Betriebsverfahren für Halbleiterspeicherbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150101