KR20040107967A - Ｓｏｎｏｓ메모리 소자 및 그 정보 소거방법 - Google Patents

Ｓｏｎｏｓ메모리 소자 및 그 정보 소거방법 Download PDF

Info

Publication number
KR20040107967A
KR20040107967A KR1020030038681A KR20030038681A KR20040107967A KR 20040107967 A KR20040107967 A KR 20040107967A KR 1020030038681 A KR1020030038681 A KR 1020030038681A KR 20030038681 A KR20030038681 A KR 20030038681A KR 20040107967 A KR20040107967 A KR 20040107967A
Authority
KR
South Korea
Prior art keywords
electrodes
memory device
information
gate electrode
nitride film
Prior art date
Application number
KR1020030038681A
Other languages
English (en)
Inventor
채수두
김정우
이조원
김문경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030038681A priority Critical patent/KR20040107967A/ko
Priority to JP2004177902A priority patent/JP2005012219A/ja
Priority to US10/867,706 priority patent/US7187030B2/en
Priority to CNB2004100794604A priority patent/CN100383976C/zh
Publication of KR20040107967A publication Critical patent/KR20040107967A/ko
Priority to US11/702,064 priority patent/US20070138541A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Abstract

SONOS 메모리 소자 및 그 정보 소거방법이 개시된다. 개시된 SONOS 메모리 소자의 정보 소거 방법은 적어도 하나의 비트 라인에 접촉하는 제1 및 제2 전극 중 적어도 한 전극과 워드 라인에 접촉하는 게이트 전극 사이의 고전계에 의해 형성되는 열정공이 터널 산화막 에너지 장벽을 넘어 나이트라이드막으로 주입됨으로써 정보가 소거되는 것을 특징으로 한다. 본 발명은 정보 소거 속도를 향상시켜 메모리 소자의 성능을 향상시킨다.

Description

ＳＯＮＯＳ메모리 소자 및 그 정보 소거방법{Silicon/Oxide/Nitride/Oxided /Silicon memory device and Data erasing method of the same}
본 발명은 SONOS 메모리 소자 및 그 정보 소거방법에 관한 것으로서, 더욱 상세하게는 열정공을 이용하여 소거 속도를 향상시킨 SONOS 메모리 소자 및 그 정보 소거 방법에 관한 것이다.
도 1a 및 도 2a는 일반적인 SONOS 플래시 EEPROM(Electrically Erasable and Programmable Read Only Memory)의 메모리셀에서 정보 기록 및 소거의 원리를 개략적으로 보이는 도면이다. 도 1b 및 도 2b는 도 1a 및 도 1b에 도시된 EEPROM의 메모리셀에서 정보 기록 및 재생시 에너지 밴드갭을 개략적으로 보이는 도면이다.
도 1a 및 도 2a를 참조하면, SONOS 플래시 EEPROM은 p-Si 기판(1)과 기판(1)에 형성되는 소스 전극(2) 및 드레인 전극(3)과, 기판(1)상면에 적층되는 터널 산화막(4)과, 터널산화막(4)의 상면에 적층되는 나이트라이드막(5)과, 나이트라이드막(5)의 상면에 형성되는 차단 산화막(6)과, 차단 산화막(6)의 상면에 형성되는 Poly-Si 게이트 전극(7)을 포함한다. SONOS 플래시 메모리에서 터널 산화막(4)과 나이트라이드막(5) 및, 차단 산화막(6)은 일반적으로 ONO(Oxide/Nitride/Oxide)막으로 통칭된다.
도 1a 및 도 1b를 참조하면, SONOS 플래시 EEPROM에 정보를 기록하기 위해, p-Si 기판(1)을 접지시키고 게이트 전극(7)에 소정의 양전압(VG>0)을 인가한다. 그러면 기판(1)과 게이트 전극(7) 사이에 전계가 형성되고 터널 산화막(4)을 가로지는 FN(Fowler-Nordheim)전류가 발생한다. FN전류는 수학식 1과 같이 주어지며 온도에 무관하게 생성된다.
상기 FN 전류에 의해 소스 및 드레인 전극(2)(3) 사이의 채널을 진행하던 전자(e)는 터널산화막(4)의 에너지 장벽을 터널링하여 나이트라이드막(5)으로 주입된다. 나이트라이트막(5)에 일단 저장된 전자(e)는 차단 산화막(6)의 에너지 장벽에 의해 이동이 차단되어 나이트라이드막(5)에 트랩됨으로써 메모리셀에 정보가 기록된다.
도 2a 및 도 2b를 참조하면, SONOS 플래시 EEPROM에 기록된 정보를 소거하는 경우에는, 기판(1)을 접지시키고 게이트 전극(7)에 소정의 음전압(VG<0)을 인가하여 정보 기록시와 반대 방향으로 전계를 형성한다. 따라서 터널 산화막(4)을 가로지르는 FN전류는 기록시와 반대방향으로 생성되고, 전자(e)는 FN 전류에 의해 나이트라이드막(5)으로부터 터널산화막(4)을 터널링하여 기판(1)으로 이동함으로써 정보가 소거된다.
하지만 소거를 실시함에 있어 FN 전류를 이용하는 경우 게이트 전극(7)에서 차단 산화막(6)으로 넘어오는 전자(e)들에 의해 소거 속도가 감소되는 현상이 발생한다. NOR 플래시 메모리 소자의 경우 기록시 CHEI(Cannel Hot Electron Injection)방법을 사용하여 국부적으로 전자를 차징(charging)하고 HHI(Hot Hole Injection)방법을 이용하여 소거를 하는 방법을 일반적으로 이용하지만, NAND 플래시 메모리의 경우에는 HHI 방법으로는 나이트라이막의 전체에 퍼져 있는 전자를 소거하지 못하므로 FN 전류를 이용한 기록 및 소거 방법을 이용하여 왔다.
도 3은 SONOS 플래시 EEPROM에서 FN 방법을 이용하여 정보를 기록하는 경우게이트 전압의 변화에 따른 기록 시간과 문턱전압(Vth)의 관계를 보이는 그래프이며, 도 4는 SONOS 플래시 EEPROM에서 FN 방법을 이용하여 정보를 소거하는 경우 게이트 전압의 변화에 따른 소거 시간과 문턱전압(Vth)의 변화를 보이는 그래프이다.
도 3 및 도 4를 참조하면, 동일 문턱 전압(Vth)에서 정보 소거 시간이 정보 기록 시간보다 길게 나타나므로 소거 속도가 기록 속도에 비해 떨어지는 것을 알 수 있다. 이는 게이트 전극으로부터 주입되는 전자에 의한 현상으로 추측된다.
따라서, 본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 창안된 것으로서, 소거 속도가 향상된 SONOS 메모리 소자 및 그 소거방법을 제공하는 것이다.
도 1a는 종래 SONOS 플래시 EEPROM에서 정보를 기록하는 원리를 개략적으로 보이는 도면,
도 1b는 도 1a에서 에너지 밴드를 보이는 그래프,
도 2a는 종래 SONOS 플래시 EEPROM에서 정보를 소거하는 원리를 개략적으로 보이는 도면,
도 2b는 도 2a에서 에너지 밴드를 보이는 그래프,
도 3은 종래의 SONOS 플래시 EEPROM에서 게이트 전압(Vg)의 변화에 따른 기록 시간과 문턱전압(Vth)과의 관계를 보이는 그래프,
도 4는 종래의 SONOS 플래시 EEPROM에서 게이트 전압(Vg)의 변화에 따른 소거 시간과 문턱전압(Vth)과의 관계를 보이는 그래프,
도 5는 본 발명의 실시예에 따른 SONOS 메모리 소자의 구성을 개략적으로 보이는 회로도,
도 6은 본 발명의 실시예에 따른 SONOS 메모리 소자에서 정보를 소거하는 원리를 개략적으로 보이는 도면,
도 7a는 본 발명의 실시예에 따른 SONOS 메모리 소자에서 게이트 전압(Vg)을고정시키고 소스 전압(Vs)을 변화시키는 경우 소거시간과 문턱전압(Vth)의 관계를 보이는 그래프,
도 7b는 본 발명의 실시예에 따른 SONOS 메모리 소자에서 소스 전압(Vs)을 고정시키고 게이트 전압(Vg)을 변화시키는 경우 소거시간과 문턱전압(Vth)의 관계를 보이는 그래프,
도 7c는 본 발명의 실시예에 따른 SONOS 메모리 소자에서 게이트 전압(Vg)을 고정시키고 소스 전압 및 드레인 전압(Vs, Vd)을 변화시키는 경우 소거시간과 문턱전압(Vth)의 관계를 보이는 그래프,
도 8은 본 발명의 실시예에 따른 SONOS 메모리 소자에서 기록 및 소거시 회수에 따른 문턱전압(Vth)의 변화를 보이는 그래프,
도 9는 본 발명의 실시예에 따른 SONOS 메모리 소자에서 기록 및 소거시 보유 시간과 문턱전압(Vth)의 관계를 보이는 그래프.
<도면의 주요부분에 대한 부호설명>
11 ; 기판 12 ; 소스 전극
13 ; 드레인 전극 14 ; 터널 산화막
15 ; 나이트라이드막 16 ; 차단 산화막
17 ; 게이트 전극
상기 기술적 과제를 달성하기 위하여 본 발명은,
적어도 하나의 비트 라인에 접촉하는 제1 및 제2 전극 중 적어도 한 전극과 워드 라인에 접촉하는 게이트 전극 사이의 고전계에 의해 형성되는 열정공이 터널 산화막 에너지 장벽을 넘어 나이트라이드막으로 주입됨으로써 정보가 소거되는 것을 특징으로 하는 SONOS 메모리 소자를 제공한다.
상기 제1 및 제2전극에 동일 양전압이 인가되고 상기 게이트 전극에 음전압이 인가되는 것이 바람직하다.
상기 비트 라인은 상기 제1 및 제2전극 중 어느 한 전극으로부터 열정공이주입되도록 어느 한 전극과 접촉하거나, 상기 비트 라인은 상기 제1 및 제2전극의 각 전극으로부터 열정공이 주입되도록 상기 제1 및 제2전극에 각각 접촉하는 두 개의 라인을 포함할 수 있다.
상기 나이트라이드막과 상기 게이트 전극의 사이에는 전자의 터널링을 차단하는 차단 산화막이 형성된다.
상기 터널 산화막을 가로질러 형성되는 FN전류에 의해 상기 나이트라이드막으로 전자가 터널링됨으로써 정보가 기록된다.
상기 터널 산화막을 가로질러 형성되는 FN전류에 의해 상기 나이트라이드막으로 정공이 터널링됨으로써 정보가 소거될 수 있으며, 이 경우 상기 게이트 전극에 음전압이 인가된다.
상기 제1전극과 제2전극 사이에는 100nm 미만의 길이를 가지는 채널이 형성되는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여 본 발명은 또한,
적어도 하나의 비트 라인에 접촉하는 제1 및 제2전극 중 적어도 한 전극에 소정 양전압을 인가하는 단계;
상기 제1 및 제2전극 중 적어도 한 전극으로부터 생성되는 열정공이 나이트라이드막으로 주입되도록 워드 라인에 접촉하는 게이트 전극에 소정 음전압을 인가함으로써 상기 제1 및 제2전극 중 어느 한 전극과 상기 게이트 전극 사이의 고전계를 형성하는 단계;를 포함하는 것을 특징으로 하는 SONOS 메모리 소자의 정보 소거방법을 제공한다.
상기 제1 및 제2전극 중 어느 한 전극에 양전압을 인가하여 어느 한 전극으로만 열정공을 주입할 수 있다. 또는 상기 제1 및 제2전극에 각각 접촉하는 두 개의 비트 라인을 배치하여 각각 양전압을 인가하여 양 전극으로부터 열정공을 모두 주입할 수 있다.
상기 나이트라이드막과 상기 게이트 전극의 사이에 전자의 이동을 차단하는 차단 산화막을 형성한다.
상기 제1전극과 제2전극 사이에는 100nm 미만의 길이를 가지는 채널이 형성되는 것이 바람직하다.
이하 본 발명의 실시예에 따른 SONOS 메모리 소자의 소거방법을 도면을 참조하여 상세히 설명한다.
도 5는 본 발명의 실시예에 따른 SONOS 메모리 소자의 구성을 개략적으로 보이는 회로도이다. 도 5를 참조하면, SONOS 메모리 소자는 적층형 게이트 구조를 가지는 복수의 메모리셀(M)을 포함한다. 컬럼 방향으로 배열되는 각 메모리셀(M)은 MOS 트랜지스터의 제1 및 제2전극 즉, 소스 및 드레인 전극을 상호 공유하는 형태로 직렬 접속되어 있다. 메모리셀(M)의 소스 및 드레인 전극 중 어느 한 전극은 선택 게이트 트랜지스터(SG)에 의해 제1비트선(BL1)에 공통으로 접속된다.
본 발명의 실시예에 따른 메모리 소자에서는 상기 제1비트선(BL1)이외에 별도로 제2비트선(BL2)을 추가하여 제1비트선(BL1)에 접속하지 않은 다른 한 전극과 공통으로 접속시킨다. 제2비트선(BL2)을 별도로 구비하지 않은 경우 제1비트선(BL1)에 접속하는 어느 한 전극에서만 열정공이 주입되는 반면, 제2비트선(BL2)을 더 구비하는 경우 소스 및 드레인 전극의 양전극으로부터 모두 열정공(hot hole)이 주입될 수 있다.
도 6은 본 발명의 실시예에 따른 SONOS 메모리 소자에서 정보를 소거하는 원리를 개략적으로 보이는 도면이다.
일반적으로 SONOS 메모리 소자에서 정보를 기록하기 위해서는 도 1a에 도시된 바와 같이 제1 및 제2전극, 즉 소스 및 드레인 전극(12, 13)과 기판(11)을 접지시키고 게이트 전극(17)에 양의 고전압(VG)을 인가하여 터널 산화막(14)에 FN 전류를 발생시켜 전자가 채널 전면으로부터 플로팅 게이트인 나이트라이드막(15)으로 주입되게 함으로써 정보를 기록한다.
하지만, 정보 소거를 위해서는 나이트라이드막(15)에 저장된 전자를 소멸시켜야 한다. 이를 위해, 본 발명의 실시예에 따른 SONOS 메모리 소자에서, p-well형 기판(1)을 접지시키고 n+ 형 제1 및 제2전극, 즉 소스 및 드레인 전극(12, 13) 중 어느 한 전극에 양전압을 인가하고 게이트 전극(17)에 음전압을 인가하여 소스 및 드레인 전극(12, 13) 중 어느 한 전극과 게이트 전극(17) 사이에 고전계를 형성시킨다. 이때, 기판(1) 벌크에 소정 양전압을 인가하면 더욱 효과적으로 고전계를 형성시킬 수 있다.
또는 소스 및 드레인 전극(12, 13)에 양전압(Vs, Vd)을 인가함과 동시에 게이트 전극(17)에 음전압(Ve)을 인가하여 소스 및 드레인 전극(12, 13)과 게이트 전극(17) 사이에 고전계를 형성시킴으로써 열정공(h)을 생성한다. 소스 및 드레인 전극의 전압(Vs, Vd)는 동일한 값이나 상이한 값을 모두 이용할 수 있으며, 이 경우에도 기판(1)에 소정 양전압을 인가하여 더욱 효과적으로 고전계를 형성시킬 수 있다.
열정공(h)은 고전계에 의해 가속되면서 터널 산화막(14)의 에너지 장벽을 넘어 나이트라이드막(15)으로 주입된다. 나이트라이드막(15)에 주입된 열정공(h)은 전자와 전기적으로 반응하여 음전하를 상쇄시킴으로써 정보를 소거시킨다. 본 발명의 실시예에 따른 SONOS 메모리 소자는 열정공을 주입하여 정보를 소거하는 HHI(Hot Hole Injection) 방법을 사용한다. 효과적인 정보 소거를 위해 HHI 방법 이외에 종래의 FN 전류를 이용한 전자의 소거를 병행할 수도 있다.
종래 NAND 플래시 메모리 소자에서 HHI 방법은 40~60nm 길이의 정공주입라인만을 생성하여 국부적인 소거만을 일으키므로 정보 소거로 적합하지 않은 면이 있었다. 하지만, 본 발명의 실시예에 따른 SONOS 메모리소자에서는, 소스 및 드레인 전극(12, 13)간의 채널이 100nm 미만으로 작고 소스 및 드레인 전극(12, 13) 양쪽에서 정공이 주입되어, 터널 산화막(14)을 통과하는 열정공의 전체 주입 길이가 100nm를 초과하여 나이트라이드막(15)의 전체에 퍼져있는 전자를 상쇄시킬 수 있다. 특히 SoC(System on Chip)에서 SOI(Silicon On Insulator) 기판을 사용하는 경우 터널 산화막이 두꺼우므로 FN 전류를 이용한 정보 소거 방법은 효율적이지 않다. 이 경우 본 발명의 HHI 방법을 이용하여 나이트라이드막(15)의 전자를 효과적으로 소거할 수 있다.
도 7a는 본 발명의 실시예에 따른 SONOS 메모리 소자에서 드레인 전압(Vd)을0으로 두고 게이트 전압(Vg)을 -6V로 고정시킨 다음 소스 전압(Vs)을 3V, 4V, 5V로 각각 변화시키는 경우 소거 시간과 문턱 전압(Vth)와의 관계를 보이는 그래프이다.
도 7a를 참조하면, 소스 전압(Vs)이 커질수록 문턱 전압(Vg)와의 전압차이가 커지므로 동일 문턱전압(Vth)에서 소거시간이 점차 짧아지는 것을 볼 수 있다. 소스 전극으로부터 주입되는 열정공의 개수는 소스 전압(Vs)과 게이트 전압(Vg)의 차이값에 비례하는 것을 알 수 있다.
도 7b는 본 발명의 실시예에 따른 SONOS 메모리 소자에서 드레인 전압(Vd)을 0으로 두고 소스 전압(Vs)을 4V로 고정시킨 다음 게이트 전압(Vg)을 -4V, -5V, -6V로 각각 변화시키는 경우 소거 시간과 문턱 전압(Vth)와의 관계를 보이는 그래프이다.
도 7b를 참조하면, 게이트 전압(Vg)이 커질수록 소스 전압(Vs)과의 전압 차이가 커지므로 동일 문턱 전압(Vth)에서 소거시간이 점차 짧아지는 것을 볼 수 있다. 소스 전압(Vs) 또는 게이트 전압(Vg)의 변화에 따른 소거시간의 변화는 도 7a에 도시된 그래프와 도 7b에 도시된 그래프에서 비슷하게 나타나며 소거속도는 종래의 NAND 플래시 메모리 소자의 소거 속도와 유사하게 나타나는 것을 알 수 있다.
도 7c는 본 발명의 실시예에 따른 SONOS 메모리 소자에서 게이트 전압(Vg)을 -6V로 고정시키고 소스 전압(Vs)과 드레인 전압(Vd)을 각각 3V, 4V, 5V로 동일하게 변화시키는 경우 소거 시간과 문턱 전압(Vth)과의 관계를 보이는 그래프이다. 도 7c를 참조하면, 도 7a에 도 7b에 도시된 그래프와 달리 동일 문턱 전압(Vth)에서 소거시간이 현저히 짧아지는 것을 볼 수 있다. 이는 소스 및 드레인 전극으로부터열정공을 주입하는 것이 어느 한 전극으로부터 주입하는 것보다 더 효과적임을 나타내는 것이다.
도 8은 본 발명의 실시예에 따른 SONOS 메모리 소자에서 FN 전류를 이용하여 정보를 기록하고 HIH 방법을 이용하여 소거를 실행하는 경우 회수와 문턱전압(Vth)의 관계를 보이는 그래프이며, 도 9는 105번을 넘는 기록 및 소거를 실행한 경우 보유 시간과 문턱전압(Vth)과의 관계를 보이는 그래프이다.
도 8을 참조하면, 정보 기록시 게이트 전압(Vg)을 12V로 1ms 동안 인가하였으며, 정보 소거시 게이트 전압(Vg)은 -6V, 소스 및 드레인 전압(Vs, Vd)은 5V로 5ms 동안 인가한다. 회수가 104을 넘어 105에 달하기까지 정보 기록 및 소거를 시행하더라도 문턱 전압(Vth)가 정보 기록시 1~2V 사이, 정보 소거시 -1.3~-1V 사이를 유지하는 것을 볼 수 있으므로 본 발명의 SONOS 메모리 소자의 신뢰성을 보인다.
도 9를 참조하면, 십만번의 정보 기록 및 소거 후 보유시간이 106초가 경과했을 때 문턱전압의 차이가 0.75V를 나타내므로 정상적인 플래시 메모리 소자의 동작을 보이는 것을 알 수 있다. 본 발명에 의한 정보 소거 방법은 감도 한계치(sensing margin)를 0.5V로 설정하는 경우 유효한 특성을 보이는 것을 알 수 있다.
본 발명의 SONOS 메모리 소자는 소스 및 드레인 전극과 접촉하는 비트 라인을 하나 더 추가하고 소스 및 드레인 전극과 게이트 전극 사이에 형성되는 고전계에 의해 열정공이 나이트라이드막으로 주입됨으로써 정보를 신뢰성있게 소거할 수있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 SONOS 메모리 소자 및 그 정보소거방법은 정보를 고속으로 소거할 수 있다는 것이다.

Claims (14)

  1. 적어도 하나의 비트 라인에 접촉하는 제1 및 제2 전극 중 적어도 한 전극과 워드 라인에 접촉하는 게이트 전극 사이의 고전계에 의해 형성되는 열정공이 터널 산화막 에너지 장벽을 넘어 나이트라이드막으로 주입됨으로써 정보가 소거되는 것을 특징으로 하는 SONOS 메모리 소자.
  2. 제 1 항에 있어서,
    상기 제1 및 제2전극에 동일 양전압이 인가되고 상기 게이트 전극에 음전압이 인가되는 것을 특징으로 하는 SONOS 메모리 소자.
  3. 제 1 항에 있어서,
    상기 비트 라인은 상기 제1 및 제2전극 중 어느 한 전극으로부터 열정공이 주입되도록 어느 한 전극과 접촉하는 것을 특징으로 하는 SONOS 메모리 소자.
  4. 제 1 항에 있어서,
    상기 비트 라인은 상기 제1 및 제2전극의 각 전극으로부터 열정공이 주입되도록 상기 제1 및 제2전극에 각각 접촉하는 두 개의 라인을 포함하는 것을 특징으로 하는 SONOS 메모리 소자.
  5. 제 1 항에 있어서,
    상기 나이트라이드막과 상기 게이트 전극의 사이에는 전자의 터널링을 차단하는 차단 산화막이 형성된 것을 특징으로 하는 SONOS 메모리 소자.
  6. 제 1 항에 있어서,
    상기 터널 산화막을 가로질러 형성되는 FN전류에 의해 상기 나이트라이드막으로 전자가 터널링됨으로써 정보가 기록되는 것을 특징으로 하는 SONOS 메모리 소자.
  7. 제 1 항에 있어서,
    상기 터널 산화막을 가로질러 형성되는 FN전류에 의해 상기 나이트라이드막으로 정공이 터널링됨으로써 정보가 소거되는 것을 특징으로 하는 SONOS 메모리 소자.
  8. 제 7 항에 있어서,
    상기 게이트 전극에 음전압이 인가되는 것을 특징으로 하는 SONOS 메모리 소자.
  9. 제 1 항에 있어서,
    상기 제1 및 제2전극은 100nm 미만의 채널 길이를 가지는 것을 특징으로 하는 SONOS 메모리 소자.
  10. 적어도 하나의 비트 라인에 접촉하는 제1 및 제2전극 중 적어도 한 전극에 소정 양전압을 인가하는 단계;
    상기 제1 및 제2전극 중 적어도 한 전극으로부터 생성되는 열정공이 나이트라이드막으로 주입되도록 워드 라인에 접촉하는 게이트 전극에 소성 음전압을 인가함으로써 상기 제1 및 제2전극 중 어느 한 전극과 상기 게이트 전극 사이의 고전계를 형성하는 단계;를 포함하는 것을 특징으로 하는 SONOS 메모리 소자의 정보 소거방법.
  11. 제 10 항에 있어서,
    상기 제1 및 제2전극 중 어느 한 전극에 양전압을 인가하고 다른 전극은 접지시키는 것을 특징으로 하는 SONOS 메모리 소자의 정보 소거방법.
  12. 제 10 항에 있어서,
    상기 제1 및 제2전극에 각각 접촉하는 두 개의 비트 라인을 배치하여 동일 양전압을 인가하는 것을 특징으로 하는 SONOS 메모리 소자의 정보 소거방법.
  13. 제 10 항에 있어서,
    상기 나이트라이드막과 상기 게이트 전극의 사이에 전자의 이동을 차단하는 차단 산화막을 형성하는 것을 특징으로 하는 SONOS 메모리 소자의 정보 소거방법.
  14. 제 10 항에 있어서,
    상기 제1 및 제2전극은 100nm 미만의 채널 길이를 가지는 것을 특징으로 하는 SONOS 메모리 소자의 정보 소거방법.
KR1020030038681A 2003-06-16 2003-06-16 Ｓｏｎｏｓ메모리 소자 및 그 정보 소거방법 KR20040107967A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030038681A KR20040107967A (ko) 2003-06-16 2003-06-16 Ｓｏｎｏｓ메모리 소자 및 그 정보 소거방법
JP2004177902A JP2005012219A (ja) 2003-06-16 2004-06-16 Ｓｏｎｏｓメモリ素子及びそのデータ消去方法
US10/867,706 US7187030B2 (en) 2003-06-16 2004-06-16 SONOS memory device
CNB2004100794604A CN100383976C (zh) 2003-06-16 2004-06-16 存储器件以及从其中擦除数据的方法
US11/702,064 US20070138541A1 (en) 2003-06-16 2007-02-05 Method of erasing data from SONOS memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030038681A KR20040107967A (ko) 2003-06-16 2003-06-16 Ｓｏｎｏｓ메모리 소자 및 그 정보 소거방법

Publications (1)

Publication Number Publication Date
KR20040107967A true KR20040107967A (ko) 2004-12-23

Family

ID=33509708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030038681A KR20040107967A (ko) 2003-06-16 2003-06-16 Ｓｏｎｏｓ메모리 소자 및 그 정보 소거방법

Country Status (4)

Country Link
US (2) US7187030B2 (ko)
JP (1) JP2005012219A (ko)
KR (1) KR20040107967A (ko)
CN (1) CN100383976C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897825B1 (ko) * 2007-08-31 2009-05-15 주식회사 동부하이텍 비휘발성 메모리 및 그 제조방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232986B2 (en) * 2004-02-17 2007-06-19 Smart Technologies Inc. Apparatus for detecting a pointer within a region of interest
US7274601B2 (en) * 2004-09-27 2007-09-25 Macronix International Co., Ltd. Programming and erasing method for charge-trapping memory devices
US7602009B2 (en) * 2005-06-16 2009-10-13 Micron Technology, Inc. Erasable non-volatile memory device using hole trapping in high-K dielectrics
CN101563783A (zh) * 2005-09-23 2009-10-21 Nxp股份有限公司 具有改善的性能的存储器件以及制造这种存储器件的方法
JP2009537932A (ja) * 2006-05-19 2009-10-29 エヌエックスピー ビー ヴィ Ｓｏｎｏｓメモリデバイス及びｓｏｎｏｓメモリデバイスの作動方法
JP4282702B2 (ja) 2006-09-22 2009-06-24 株式会社東芝 不揮発性半導体記憶装置
US20080205140A1 (en) * 2007-02-26 2008-08-28 Aplus Flash Technology, Inc. Bit line structure for a multilevel, dual-sided nonvolatile memory cell array
KR101281683B1 (ko) * 2007-02-28 2013-07-03 삼성전자주식회사 전하 트랩형 플래시 메모리 소자의 작동 방법
US7830713B2 (en) * 2007-03-14 2010-11-09 Aplus Flash Technology, Inc. Bit line gate transistor structure for a multilevel, dual-sided nonvolatile memory cell NAND flash array
US7688612B2 (en) * 2007-04-13 2010-03-30 Aplus Flash Technology, Inc. Bit line structure for a multilevel, dual-sided nonvolatile memory cell array
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7706180B2 (en) 2007-09-25 2010-04-27 Cypress Semiconductor Corporation Method and apparatus for reduction of bit-line disturb and soft-erase in a trapped-charge memory
US8045373B2 (en) * 2007-10-02 2011-10-25 Cypress Semiconductor Corporation Method and apparatus for programming memory cell array
KR101035610B1 (ko) 2007-10-11 2011-05-19 주식회사 동부하이텍 비휘발성 메모리 소자 및 그 제조방법
US8335108B2 (en) * 2008-11-14 2012-12-18 Aplus Flash Technology, Inc. Bit line gate transistor structure for a multilevel, dual-sided nonvolatile memory cell NAND flash array
US8471328B2 (en) 2010-07-26 2013-06-25 United Microelectronics Corp. Non-volatile memory and manufacturing method thereof
US9224474B2 (en) * 2013-01-09 2015-12-29 Macronix International Co., Ltd. P-channel 3D memory array and methods to program and erase the same at bit level and block level utilizing band-to-band and fowler-nordheim tunneling principals
CN104766629B (zh) * 2014-01-07 2018-09-14 北京兆易创新科技股份有限公司 增强nand型flash可靠性的方法
CN105118831B (zh) * 2015-07-17 2018-06-29 上海华力微电子有限公司 一种双位无结闪存存储器及其编程、擦除和读取方法
US11177280B1 (en) 2020-05-18 2021-11-16 Sandisk Technologies Llc Three-dimensional memory device including wrap around word lines and methods of forming the same
CN111758132B (zh) * 2020-05-29 2021-04-27 长江存储科技有限责任公司 用于存储器件中的数据擦除的方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491657A (en) * 1995-02-24 1996-02-13 Advanced Micro Devices, Inc. Method for bulk (or byte) charging and discharging an array of flash EEPROM memory cells
TW382147B (en) * 1996-05-31 2000-02-11 United Microeletronics Corp Trench-type condensed junction-less flash memory and manufacturing method thereof
JP4730999B2 (ja) * 2000-03-10 2011-07-20 スパンション エルエルシー 不揮発性メモリの製造方法
US6429484B1 (en) * 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
KR100395769B1 (ko) * 2001-06-21 2003-08-21 삼성전자주식회사 비휘발성 메모리 장치의 소거 방법
KR100454117B1 (ko) * 2001-10-22 2004-10-26 삼성전자주식회사 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리소자의구동방법
TWI305046B (ko) * 2002-09-09 2009-01-01 Macronix Int Co Ltd
KR100475119B1 (ko) * 2002-11-26 2005-03-10 삼성전자주식회사 Ｓｏｎｏｓ 셀이 채용된 ｎｏｒ 형 플래시 메모리 소자의동작 방법
US6906959B2 (en) * 2002-11-27 2005-06-14 Advanced Micro Devices, Inc. Method and system for erasing a nitride memory device
US7035147B2 (en) * 2003-06-17 2006-04-25 Macronix International Co., Ltd. Overerase protection of memory cells for nonvolatile memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897825B1 (ko) * 2007-08-31 2009-05-15 주식회사 동부하이텍 비휘발성 메모리 및 그 제조방법

Also Published As

Publication number Publication date
US20070138541A1 (en) 2007-06-21
CN1585132A (zh) 2005-02-23
US7187030B2 (en) 2007-03-06
JP2005012219A (ja) 2005-01-13
CN100383976C (zh) 2008-04-23
US20040251490A1 (en) 2004-12-16

Similar Documents

Publication Publication Date Title
KR20040107967A (ko) Ｓｏｎｏｓ메모리 소자 및 그 정보 소거방법
JP4422936B2 (ja) ツインｍｏｎｏｓメモリアレイの消去方法
KR100454117B1 (ko) 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리소자의구동방법
US20070297227A1 (en) Multi-Level Cell Memory Structures with Enlarged Second Bit Operation Window
US8023328B2 (en) Memory device with charge trapping layer
JP2005354074A (ja) 不揮発性メモリ素子及びその駆動方法
KR20090102262A (ko) 전하의 측면 이동을 줄일 수 있는 메모리 장치의 작동 방법
US6822910B2 (en) Non-volatile memory and operating method thereof
JP2004134799A (ja) 単一ビット不揮発性メモリーセル、および、その書き込み方法および消去方法
JP3175665B2 (ja) 不揮発性半導体記憶装置のデータ消去方法
US7599229B2 (en) Methods and structures for expanding a memory operation window and reducing a second bit effect
US6760270B2 (en) Erase of a non-volatile memory
CN100505317C (zh) 存储器元件
KR20070082241A (ko) 비휘발성 기억 장치
US5408430A (en) Method for operating nonvolatile memory semiconductor devices memories
US20070297241A1 (en) Method and Structure for Operating Memory Devices on Fringes of Control Gate
US20070297243A1 (en) Memory Structures for Expanding a Second Bit Operation Window
US7936607B2 (en) Non-volatile memory
US6940757B2 (en) Structure and operating method for nonvolatile memory cell
US7738300B2 (en) Memory cell and method of programming the same
JP3426643B2 (ja) 不揮発性記憶装置の駆動方法
KR100591122B1 (ko) 플래시메모리, 그의 구동방법 및 그의 배치구조
JPH09260514A (ja) 不揮発性半導体記憶装置
JP2004319544A (ja) 半導体メモリ
JPH05326967A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application