JP2009537932A - Sonosメモリデバイス及びsonosメモリデバイスの作動方法 - Google Patents
Sonosメモリデバイス及びsonosメモリデバイスの作動方法 Download PDFInfo
- Publication number
- JP2009537932A JP2009537932A JP2009510608A JP2009510608A JP2009537932A JP 2009537932 A JP2009537932 A JP 2009537932A JP 2009510608 A JP2009510608 A JP 2009510608A JP 2009510608 A JP2009510608 A JP 2009510608A JP 2009537932 A JP2009537932 A JP 2009537932A
- Authority
- JP
- Japan
- Prior art keywords
- sonos memory
- memory cell
- voltage
- sonos
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Abstract
本発明はSONOSメモリデバイスに関するものであり、窒化膜を有するSONOSメモリセル積層に接続された制御ゲート端子を有するSONOSメモリセルと、ドレイン端子と制御ゲート端子に接続され、選択したSONOSメモリセル宛の書き込み要求を受信するごとに、正の既定ドレイン電圧を選択したSONOSメモリセル宛メモリセルのドレイン端子に、負の既定ゲート電圧を選択したSONOSメモリセル宛メモリセルメモリセルの制御ゲート端子に印加するように設定されている書き込みユニットを具え、ゲートアシストによるバンド間過程において、ドレイン電圧とゲート電圧は選択したSONOSメモリセルのドレイン側にてホットホールを形成し、そのホットホールを選択したSONOSメモリセルの窒化膜に注入し、こうして選択したメモリセルを高い閾値状態から低い閾値状態へスイッチングするのに適していることを特徴とする。
Description
本発明は、SONOSメモリセルを具えるメモリデバイス、及びSONOSメモリセルを具えるメモリデバイスを動作させる方法に関するものである。更に、本発明は、SONOSメモリセルを具えるメモリデバイスのためのプログラミングデバイスに関するものである。
組み込みワンタイムプログラマブル(OTP)メモリは、マスクリードオンリーメモリ(ROM)を使用する場合よりも高い柔軟性を実現するために、システムオンチップ(SOC)によく使用われている。マスクROM以外は、OTPメモリに含まれるプログラムコードを顧客ごとに変更でき、またプログラムコードの変更後に新たなマスクを設ける必要なしにデバッグすることができる。一方、組み込みOTPメモリは、フラッシュメモリのような多数回プログラム可能なメモリよりも安価である。
幾つかのタイプのOTPメモリが既知である。浮遊ゲート(floating−gate,FG)OTPメモリは、半導体基板と制御ゲート(CG)端子間に孤立した浮遊ゲート層を具える。FGメモリセルをプログラミングするためには、データを記憶するためにメモリが使用可能になる前に、メモリデバイスの全メモリセルを既定の状態にする初期化消去操作が必要である。セルを選択的にプログラムできるのは、つまりデータを記憶するために、選択したメモリセルの情報内容を変更できるのは、このブロック消去操作のあとだけである。
概して、この消去手順をOTPメモリに対して2度行わなければならない。1度目のブロック消去手順はテスト前に、2度目はメモリデバイスのテスト後で且つ出荷前に行う。UV照射による消去操作は、浮遊ゲートと基板との間の酸化膜のトンネル障壁を自由に通過し得る高エネルギー電子を有する電子−正孔対の生成を利用している。こうして浮遊ゲートと基板との間の内部電界はゼロに低減され、したがって浮遊ゲートにこれまで蓄えられた電荷が放出される。UV消去の後は、全てのFGメモリセルは閾値電圧VTが低い状態を呈する。半導体メモリ技術の分野において既知であるが、閾値電圧VTは、金属−絶縁体−半導体電界効果トランジスタ(MOSFET)タイプのトランジスタのチャネルの導通開始を特徴づける。
浮遊ゲートOTPメモリセルのプログラミングは、浮遊ゲートへのチャネルホットエレクトロンの注入(CHEI)によって実現できる。帯電された浮遊ゲートの存在が閾値電圧VTを高い値へシフトする。低いVT値と高いVT値との間の中間値を有する読み出し電圧を印加することによって、浮遊ゲートの帯電状態を、したがってメモリセルに記憶された情報を検出することができる。
FGメモリデバイスの主要な問題は、その高いプログラム電圧及び消去電圧(〜15V)にある。組み込みメモリの場合、高電圧(HV)を処理するために大きなHVトランジスタが必要となり、このため製造コストと複雑さが増大する。
シリコン−酸化膜−窒化膜−酸化膜−シリコン(SONOS)メモリは浮遊ゲートメモリに代わる有力候補であり、それは、2層ではなく1層のポリシリコンを処理するステップからなり、集積化が容易であるとともに、中程度のプログラム電圧及び消去電圧のためにFGと比較してHVトランジスタ面積が低減するためである。
SONOSにおけるプログラム及び消去電圧(〜10V)は、FGにおける場合よりも十分低いが、HVトランジスタはHVを発生させスイッチングすることが尚も必要であり、このため製造が高価に且つ複雑になる。
本発明の目的は、高電圧トランジスタを使用せずにプログラムできるSONOSメモリを提供することである。
本発明の更なる目的は、高電圧トランジスタを使用せずに、メモリセルをビット選択式にプログラミングすることができるSONOSメモリデバイスの動作方法を提供することである。
本発明は独立請求項によって規定される。また従属請求項は有利な実施例を規定する。
本発明の第1の態様によれば、(今後SONOSメモリデバイスという)メモリデバイスが提供される。SONOSメモリデバイスは、窒化膜を有するSONOS積層に接続された制御ゲート端子、ソース端子、及びドレイン端子を有するSONOSメモリセルを具える。更に、本発明のSONOSメモリデバイスは、ドレイン端子と制御ゲート端子に接続されたプログラミングユニットを具える。この書き込みプログラミングユニットは、選択したSONOSメモリセル宛のプログラミング要求を受信したときに、選択したSONOSメモリセルのドレイン端子に正の規定電圧を、制御ゲート端子に負の規定電圧を印加するように構成されている。規定のドレイン電圧及び規定のゲート電圧は、選択したSONOSメモリセルのドレインにおいて、バンド間トンネリング過程でホットホールを生成し、このように生成されたホットホールの一部を、選択したSONOSメモリセルのSONOS積層の窒化膜に注入して、選択したSONOSメモリセルを高いVT状態から低いVT状態に切り替えるのに適した電圧である。
本発明によるSONOSメモリデバイスは、上で既定したSONOSメモリセル及びプログラミングユニットを具える任意の電子デバイスで形成できる。特に、それぞれの電子デバイスはメモリデバイス機能に制限される必要はなく、特定の用途にしたがって機能を追加することができる。本発明によるSONOSメモリデバイスの例は、上で規定したようにSONOSメモリセルとプログラミングユニットを具えるシステム・オン・チップである。同様に、プロセッサ、マイクロコントローラ、及び特定用途向け集積回路(ASIC)などにより、本発明によるSONOSメモリデバイスを形成することができる。
SONOSメモリセルのSONOS積層は、以下の層配列、すなわちポリシリコン層−ブロッキング酸化膜−窒化シリコン層−底部(又はトンネル)酸化膜−シリコン層(基板)を含む。この中で、ポリシリコン層はゲート端子を形成する。ブロッキング酸化膜は、底部酸化膜と同様に、典型的には二酸化シリコン(SiO2)によって形成される。最後のシリコン層は、典型的には基板から形成され、MOSFETタイプのトランジスタに典型的なように、ソース−ドレイン端子間のチャネル領域を含んでいる。SONOS積層におけるさまざまな膜厚、不純物量、又は材料は当業者には既知であり、以下に説明する好適な実施例によって更に明確に記載する。
本出願に関連して、閾値電圧VTの高低値を参照するとき、以下の符号の取り決めを使用する。まず、閾値電圧を比較するときには電圧の符号を考慮する。したがって、その大きさにかかわらず、負の電圧は正の電圧より常に低い。例として、本発明に関連して−3Vの閾値電圧は、正の閾値電圧0.5Vよりも低いとみなす。また、本出願を通して符号のない電圧値は正の電圧値とみなす。
本発明は、浮遊ゲートメモリデバイスの既知のプログラミング方法は、低電圧SONOSメモリデバイスに適用できないという認識に基づいている。SONOSデバイスは、UV照射などの消去操作に対して異なる反応を示す。UV照射後、SONOSメモリセルは、浮遊メモリセルが取る低VT状態ではなく、高VT状態の平衡状態を取る。FGメモリセルに対するSONOSメモリセルの挙動の違いは、上記の符号の取り決めの下で、NMOS及びPMOSメモリセルの双方に当てはまる。SONOSメモリセルの異なる挙動は、現在では窒化膜中のトラップサイトの多くが、UV照射によって生成された電子で満たされるためとされている。
本発明は、選択したメモリセルをプログラミングするために、ホットホール注入(HHI)機構を採用する新規の概念に基づいている。ホットホールは、選択したSONOSメモリセルのドレイン端子にて、ゲートアシストによるバンド間トンネリング(band−to−band tunneling,BTBT)によって生成できる。ゲートアシストによるBTBTは、適切なバイアス条件下で発生する。例えば、適切な負のゲート電圧を選択したSONOSメモリセルのゲート端子に印加するとともに、適切な正のドレイン電圧をドレイン端子に印加する。こうして、シリコン基板中のドレインに大きな電界が形成される。BTBT過程に関係する電界の成分は、基板表面に平行に向いている。この大きな「水平」電界の効果の1つは、BTBT過程によってホールが基板中に生成されることである。これらのホールは高いエネルギーを有し(「ホット」であり)、したがって、場合によっては、底部酸化膜によって形成される障壁を通過して、SONOS積層の窒化膜内に注入されうる。
適切な負のゲート電圧と適切な正のドレイン電圧を選択することによって、1つのSONOSメモリセルのプログラミングを行うことができる。プログラミングは、SONOSメモリセルを、消去後示す高いVT状態から低いVT状態へ切り替えることと理解されよう。このスイッチングは、規定の取り決めによって、SONOSメモリセルをビット値「0」からビット値「1」へのスイッチング、又はその逆と解釈できる。
個々の選択したSONOSメモリセルのアドレッシングはこうして可能になる。本発明のSONOSメモリデバイスのプログラミングユニットは、正の規定ドレイン電圧を選択したSONOSメモリセルのドレイン端子に、負の規定ゲート電圧を選択したメモリセルの制御ゲート端子に印加することによって、各々のSONOSメモリセルをビット選択式にアドレスするように構成される。
今説明したホットホール注入過程は、当該技術分野において修正ファウラー・ノルドハイムトンネリング過程とも称されている、いわゆる直接トンネリング過程とは異なる。本発明によるSONOSメモリセルのプログラミングに使用されないこの過程においては、ホールは基板から窒化膜内の伝導バンド状態又は窒化膜内のトラップサイトに局在した束縛状態へ直接遷移する。このように、この直接トンネリングプロセスにおいては、ホットホールは基板中に生成されない。
このようなホットホール注入の概念は、異なる特定のメモリデバイスから既知であるが、SONOSメモリデバイスに関連した用途に対する有益な候補とみなされてこなかった。米国特許第5,953,255号明細書から、NANDタイプのアレイにおけるFGメモリセルの内容を、閾値電圧をニュートラルVTに近い値にするUV照射によって消去し、VT値を減少させるホットホール注入(HHI)によってプログラムする方法が既知である。これは、信頼できる読み出しのための十分大きなVT窓を得るためには、(UV照射による)消去VTはニュートラルVT値とほぼ等しいのに対して、(HHIによる)プログラムVT値を、FGデバイスのニュートラルVT値からかなり低い値を選択しなければならないことを暗示している。これはデータ保持に対して悪状況である。しかし、本発明者は、本発明のSONOSベースのセルにおいて、VT窓はニュートラルVT値を中心にはるかに対称的であることを観測した。したがって、VT窓を犠牲にすることなく、HHTによるプログラムVT値をニュートラルVT値のすぐ下に選択でき、これはデータ保持に有利である。したがって、FGデバイスの代わりにSONOSに対して(それぞれHHI及びUVによる)プログラム及び消去メカニズムを使用すると大きな利点が得られ、この点は米国特許第5,953,255号明細書に提案されていない。
好適な実施例に関連して以下に更に説明するように、本発明のSONOSメモリデバイスは、プログラミングユニットの動作の基礎をなすプログラミング機構が、最新のI/Oトランジスタによって提供できる規定の正のドレイン電圧と負のゲート電圧を使用することを可能にする利点を有している。こうして、高電圧トランジスタの処理が省略されるため、本発明のSONOSメモリデバイスの製造プロセスは、先行技術のデバイスと比較して簡単化される。本発明のSONOSメモリデバイスの製造コストは特に低い。
以下に、本発明の第1の態様によるSONOSメモリデバイスの好適な実施例を提示する。特に断らない限り、これらの実施例の追加の特徴を互いに組み合わせることができると理解されたい。
本発明によるSONOSメモリデバイスの好適な実施例において、プログラミングユニットは、選択したメモリセルにアドレスされたプログラミング要求の受信時に、3〜7Vのドレイン電圧と、−2〜−6Vのゲート電圧を供給するように構成する。これらの電圧は、プログラミングステップにおいてSONOSメモリセルを高いVT状態から低いVT状態へのスイッチングに適するように決定しておく。
更なる好適な実施例において、メモリセルを含む半導体基板は、基板端子を具える。この実施例において、プログラミングユニットは、上述のドレイン及びゲート電圧値と組み合わせて、0Vの基板電圧を基板端子に供給するように構成する。規定の電圧間隔の場合、HHIメカニズムを使用する電気的プログラミングによって、消去されたメモリセルのプログラミングを約1秒の特に短い時間内に達成できる。
更なる好適な実施例において、プログラミングユニットは更に、選択したメモリセルのソース端子に規定のソース電圧を供給するように構成し、そのソース電圧はドレイン電圧と等しいことが好ましい。この実施例は、ソース端子とドレイン端子間に比較的長いチャネルを有するSONOSメモリセルを有する、SONOSメモリデバイスに対して特に有益である。この場合、ソース及びドレイン双方でのホットホールの生成は更に効率的となる。しかし、チャネルが比較的短いデバイスに対しては、ドレインのみをホール生成のために使用する場合、ホットホール生成がより効率的となる。これは、1TのNORのような、ほとんどのアレイ配置においても真であり、プログラミングのためにドレイン端子のみを選択的にバイアスすることができる。添付図の説明と関連して、これを以下に更に説明する。
上に示したように、プログラミングユニットは、SONOSメモリセルに接続され、名目上約2.5Vの最大出力電圧を供給するように構成された入力/出力トランジスタを具えることが好ましい。このようなI/Oトランジスタの名目上の構成は、中程度に高い出力電圧を相対的に短い時間だけスイッチングすることを排除しない。したがって、最新のI/Oトランジスタの高電圧に関する耐性を本実施例において使用可能であり、前実施例で述べた電圧をスイッチングするために専用の高電圧トランジスタを実装することが避けられる。I/Oトランジスタの名目上の最大出力電圧よりも高い電圧を供給しなければならない期間は、たかだか数秒である。更に、このような電圧が供給されるのは、典型的にはSONOSメモリデバイスの寿命の間に数回だけである。
更なる好適な実施例において、SONOS積層は、一方では基板に、他方では窒化膜に隣接する底部酸化膜を有し、その厚さは5〜7nmである。この実施例では、メモリセルのプログラミング後のデータ保持が改善される。この点において、本発明により使用されるホットホール注入機構は、直接トンネリングに優る明確な利点を有する。なぜなら、直接トンネリングの機構は2.5〜3ナノメータより厚い底部酸化膜を有するSONOSメモリセルに対して機能しないためである。このような薄いトンネル酸化膜は、データ保持に対する潜在的な危険性を暗示している。
プログラミング操作において、SONOSメモリデバイスのプログラミングユニットによって供給すべき正の規定ドレイン電圧及び負の規定ゲート電圧を更に低減するために、ドレイン領域のドーピングプロファイルを強めることができる。特に、ドレイン接合のより急峻なドーピングプロファイルは、ゲートアシストによるバンド間トンネリングを実現するのに必要なバイアスを低減できる。したがって、好適な実施例において、SONOSメモリセルのドレイン接合プロファイルは、ドーパント濃度が、基板表面からの距離が増加するにつれて、20〜60ナノメータに亘って、10−2〜10−4倍変化する遷移領域を具える。
バンド間トンネル電流を強めるために、ハロインプラントによって、SONOSウェルのドーパント原子と同一又は電気的に等価な原子を、ドレイン及びソース接合の周囲に15〜45度の傾斜角で注入することができる。
本発明によると、SONOSメモリデバイスに対して幾つかのアレイアーキテクチャが可能である。しかし、好適な実施例はNORアーキテクチャにより接続されたSONOSメモリセルのアレイを具える。このアーキテクチャにおいては、SONOSメモリセルのソース端子は、コモンソースボンドパッドに接続されている。以下に更に説明するように、コモンソースボンドパッドは他の実施例の電気的消去プロセスにおいて有益である。
SONOSメモリセルのサイズを小さく維持するために、1メモリセルにつき1つのトランジスタのみを設けること、つまり1T構成の利用が好ましい。しかし、2T構成もまた可能である。
プログラミングユニットは、それぞれのビット線に沿って配置されたそれぞれのSONOSメモリセルのドレイン端子に並列に接続されたビット線ドライバと、それぞれのワード線に沿って配置されたそれぞれのSONOSメモリセルの制御ゲート端子に並列に接続されたワード線ドライバとを具えることが好ましい。選択したSONOSメモリセルにアドレスされたプログラミング要求を受信するごとに、この実施例のビット線ドライバは、正の規定電圧を選択したビット線に接続されたドレイン端子に与えるように構成し、ワード線ドライバは、選択したワード線に接続された制御ゲート端子に負の規定電圧を与えるように構成することが好ましい。
この構成においては、ビット線ドライバとSONOSメモリセルのドレイン端子との間に直列に接続されたビット線浮遊トランジスタを設け、SONOSメモリセルは、ビット線ドライバとビット線浮遊トランジスタの下流でそれぞれのビット線に接続するのが有利である。それぞれのビット線浮遊トランジスタのゲート端子は、全てのビット線浮遊トランジスタに共通のビット線浮遊ボンドパッドに接続される。この実施例は、UV照射消去手順の代わりの電気的消去手順の用途に対して特に有益である。電気的消去手順の利点は、パッケージングされたデバイスも消去できることである。パッケージングされたデバイスにピン又はボンドパッドの形の接続部を設けることによって、デバイスを幾度も消去可能にして、多数回書き込み可能なオプションを安価に提供することができる。
電気的消去手順においては、10〜12Vの高電圧を印加することが必要な、直接トンネリング機構を使用することが好ましい。このような電気的消去手順の間(例えばVGS≒10V)、メモリトランジスタは反転(導通)状態にあるため、過剰なチャネル電流を防ぐために、ドレイン端子に印加するバイアスは、ソース端子に印加するバイアスと同一であることが好ましい。本実施例は、電気的消去手順の間、ビット線を浮遊状態にしておくようにスイッチング可能なビット線浮遊トランジスタを使用する。ビット線浮遊トランジスタは、−7Vの電圧を絶縁分離するとともにこの電圧に耐えるように構成することが好ましい。このようなバイアス状態は数秒の制限時間だけ発生するのみであるため、ビット線浮遊トランジスタは、例えばI/Oトランジスタ又は基準トランジスタを使用して形成できる。読み出し操作の間、ビット線浮遊トランジスタは選択したセルのドレインに電圧を通すように導通する。これは、電源電位VDDをビット線浮遊ボンドパッドに印加することによって達成できる。書き込み操作の間、選択したセルのドレインに3〜7Vの必要な書き込み電圧を通過させるために、より高い電圧が必要とされる。選択したSONOSセルのドレインに電圧Xを通過させるためには、ビット線浮遊ボンドパッドの電圧は、少なくともX+VT,Fよりも高くなければならない。ここで、VT,Fはビット線浮遊トランジスタの閾値電圧を示している。
更なる好適な実施例は、基板中のSONOSメモリセルのドープされたウェルに接続されているウェルボンドパッドを具えている。このウェルボンドパッドは、電気的消去手順の間役立ち、ウェルをバイアスするのに使用される。典型的には、コモンソースボンドパッド、及びビット線浮遊ボンドパッドに印加されたのと同一の電圧が印加される。この電圧は、外部のプログラミングデバイスによって印加することができる。尚、静電放電(ESD)に対する保護を設けることが好ましい。
消去電圧を印加する間の素子分離を強化するために、一実施例のSONOSメモリセルは更に、ドープされたウェルに対して反対の導電型を有し、ドープされたウェルの下に配置された埋め込み分離ウェルを具える。
消去手順のための高電圧トランジスタは、バイアスをゲート端子とソース端子とに分配することによって回避できる。プログラミングユニットは、記憶情報を全てのメモリセルから消去する指令を受信したときに、電源電圧VDD又は約3Vの電圧を、0.1〜5秒の期間、SONOSメモリセルの制御ゲート端子に印加するように構成することが好ましい。プログラミングユニットは、更に、電気的消去手順の間、外部からソース端子に印加されるソースバイアスに同期して、このゲート電圧を印加するように構成することが好ましい。その結果、ゲート−ソース間に約10Vのバイアスを印加することができ、これは直接トンネリング過程のきっかけを与えるのに十分であり、0.1〜5秒の期間内に全てのメモリセルを消去する。この短い期間は、20分程度を要するウェハレベルでのみ適用可能なUV照射消去に対して明らかに有利である。
SONOSメモリデバイスはまた、2Tメモリセルによって形成できる。この場合、各々のメモリセルにおいて、1つのメモリトランジスタ及び1つの選択トランジスタが含まれている。選択線ドライバを設け、このドライバは、それぞれのワード線のSONOSメモリセルの選択トランジスタの追加のゲート端子に並列に接続され、入来する読み出し又は書き込み指令に従ってそれぞれのワード線の選択トランジスタを駆動するように構成される。
本発明の第2の態様によれば、SONOSメモリセルを具えるメモリデバイスの動作方法が提供される。その方法は、選択したSONOSメモリセルをプログラミングするステップを含む。
このプログラミングステップは、
SONOSメモリデバイスを、選択したSONOSメモリセルが高いVT状態にある消去状態にするステップと、
正の規定ドレイン電圧を、選択したSONOSメモリセルのドレイン端子に、負の既定ゲート電圧を、選択したSONOSメモリセルの制御ゲート端子に印加するステップと、
を含み、前記ドレイン電圧と前記ゲート電圧は、選択したSONOSメモリセルのドレイン側において、バンド間トンネリング過程でホットホールを生成し、生成されたホットホールを選択したメモリセルの窒化膜に注入して、前記高いVT状態から低いVT状態へ切り替えるのに適している。
このプログラミングステップは、
SONOSメモリデバイスを、選択したSONOSメモリセルが高いVT状態にある消去状態にするステップと、
正の規定ドレイン電圧を、選択したSONOSメモリセルのドレイン端子に、負の既定ゲート電圧を、選択したSONOSメモリセルの制御ゲート端子に印加するステップと、
を含み、前記ドレイン電圧と前記ゲート電圧は、選択したSONOSメモリセルのドレイン側において、バンド間トンネリング過程でホットホールを生成し、生成されたホットホールを選択したメモリセルの窒化膜に注入して、前記高いVT状態から低いVT状態へ切り替えるのに適している。
本発明の動作方法は、本発明の第1の態様のメモリデバイスによってもたらされる利点を反映する。
以下に、本発明の第2の態様の方法の好適な実施例を提示する。以前と同様に、特に断らない限り、これらの実施例は互いに組み合わせることができる。
1つの好適な実施例において、選択したSONOSメモリセルをプログラミングするステップは更に、正の規定ソース電圧をSONOSメモリセルのソース端子に印加するステップを含み、前記ソース電圧は、SONOSメモリセルのソース側においても、ホットホールを生成するのに適している([0015])。この実施例は、比較的大きなチャネル長を有するSONOSメモリセルを具えるメモリデバイスを動作させるのに有益である。
先にある程度説明した好適な実施例において、選択したSONOSメモリセルをプログラミングするステップは、3〜7Vのドレイン電圧と、−2〜−6Vのゲート電圧を印加するステップを含む。この電圧は、最新のCMOSプロセスのI/Oトランジスタの最大定格(約2.5V)を超えているが、印加されなければならないのは数秒の非常に制限された期間であるため、このI/Oトランジスタをこれらの高電圧のスイッチングに使用できる。これらの電圧は、信頼できるホール注入プログラミング機構を実現するのに特に適している。
前実施例に関連して述べたような、正の規定ドレイン電圧と負の規定ゲート電圧は、0.1〜5秒の期間印加することが好ましい。このように、高速なプログラミングが実現され、簡単なI/Oトランジスタをメモリデバイスのプログラミングに使用できる。
SONOSメモリデバイスを消去状態にするステップにおいて、一実施例は、SONOSセルに紫外電磁放射を照射することよって、SONOSメモリセルを消去する。この実施例は、デバイスの製造中に有用であり、ウェハ又はダイの直接照射によってメモリセルを消去できる。
しかし、SONOSメモリデバイスを多数回プログラミングする方法を切り開くために、好適な方法は、SONOSメモリデバイスを消去状態にするステップにおいて、SONOSメモリセルを電気的に消去する。これは、消去バイアスをそれらの制御ゲート端子とソース端子との間に印加することによって行うことが好ましく、その消去バイアス電圧は、SONOSメモリセルのソース及びドレイン領域間のチャネル領域において電子を形成し、この電子を直接窒化膜にトンネリングさせるのに適したものとする。電気的消去ステップにおいて使用すべき好適なバイアス電圧は10Vに達する。このバイアス電圧は、0.1〜5秒の期間、3Vの電圧を制御ゲート端子に、そして−7Vの電圧をソース端子に印加することによって、ソース端子と制御ゲート端子とに分配するのが好ましい。更にウェルにも印加するのが好ましい。このように、電気的消去手順の間においても、高電圧トランジスタを必要としない。消去ステップの間、SONOSメモリセルのソース端子に印加したのと同一の大きさ、符号の電圧を、SONOSメモリセルのドレイン端子と、ドープしたウェルに対して印加するのが好ましい。
本発明の第3の態様によれば、本発明の第1の態様によるSONOSメモリデバイス又はその実施例の1つをプログラミングするためのプログラミングデバイスが提供される。 そのプログラミングデバイスは、消去ユニットを具え、該消去ユニットは、
SONOSメモリデバイスのビット線浮遊ボンドパッドに接続するように構成されたビット線浮遊出力ポートと、
SONOSメモリデバイスのコモンソースボンドパッドに接続するように構成されたコモンソース出力ポートと、
制御ゲート出力ポートと、
を有する。
SONOSメモリデバイスのビット線浮遊ボンドパッドに接続するように構成されたビット線浮遊出力ポートと、
SONOSメモリデバイスのコモンソースボンドパッドに接続するように構成されたコモンソース出力ポートと、
制御ゲート出力ポートと、
を有する。
消去ユニットは、第1の消去電圧成分を生成してビット線浮遊出力ポート及びコモンソース出力ポートに供給し、第2の消去電圧成分を生成して制御ゲート出力ポートに供給するように構成されている。第1及び第2の消去電圧成分は、SONOSメモリセルのソース及びドレイン領域間のチャネル領域において電子を生成し、生成された電子を窒化膜に直接トンネリングさせるのに適した消去バイアス電圧に加え合わさる。
このプログラミングデバイスは、前述したSONOSメモリデバイスを電気的に消去するのに有益である。従って、このプログラミングデバイスは、前実施例に関連して説明した、メモリデバイスを消去状態にするステップを実行する。こうして、このプログラミングデバイスは、SONOSメモリデバイスの多数回プログラミングを可能にする。
プログラミングデバイスの好適な実施例においては、制御ゲート出力ポートを、SONOSメモリデバイスの電源入力ボンドパッドに接続するように構成された電源出力ポートによって形成する。
本出願において使用されている「ボンドパッド」という言葉は、機能的な意味において、上述の電圧を印加するために使用できる適切な電気的インターフェースとして理解すべきことに注意されたい。このような電気的インターフェースは、例えば接触ピンによって形成することもできる。
以下に、本発明を更に説明し、添付した図を参照して好適な実施例を提示する。
図1は、本発明の一実施例による、SONOSメモリセルの概略断面図を示している。SONOSメモリセル100が簡単化した概略図で示されている。メモリセルにコンタクトする全ての構造要素が図1に簡単化のために省略されている。しかし、当業者はこのような追加の要素はよく承知している。
メモリセルは、フィールド分離領域104及び106によって横方向に閉じこめられた、シリコン基板102の活性領域108に製造される。この実施例では、フィールド分離領域104と106との間の活性領域108は、その下の埋め込みnウェル110によって分離されている、pウェルであるものと無制限に想定する。ソース領域112及びドレイン領域114は、基板の表面116近くの浅いドープ領域である。
SONOS積層118は基板表面116上に形成され、最上部から底部にかけて、ポリシリコン層120、ブロッキング酸化膜122、窒化シリコン層124、及び底部酸化膜126を具える。ここで、窒化シリコン層も短縮して窒化膜という。側部スペーサー128及び130は、絶縁材料で作られる。
データ保持を向上させる、採用するHHIプログラミング機構に特に適した好適な実施例では、底部酸化膜は5〜7nmの厚さを有する。ブロッキング酸化膜122と底部酸化膜126は二酸化シリコンSiO2で作られる。しかし、当該技術分野において知られているように、他の絶縁材料も同様に適しているかもしれない。
メモリセル100の動作の詳細を以下の図に関連して説明する。
以下に、NMOS及びPMOS−SONOSメモリセルの消去過渡応答を、図2及び3を参照して説明する。図2は、NMOS−SONOSメモリセルの閾値電圧VTのUV照射時間に対する依存性を示す。図2は、NMOS SONOSメモリセルに対する、3つの異なるUV消去過渡応答を示している。図3は、PMOS SONOSメモリセルの閾値電圧VTのUV照射時間に対する依存性を示している。
以下の記号は、図2及び3双方において同一の意味で使用される。すなわち黒ひし形は、製造中に初めて消去される「未使用の」SONOSメモリセルのUV消去過渡応答を示し、白三角は以前にプログラムされたSONOSメモリセルのUV消去過渡応答を示し、斜線の四角は、以前消去されたSONOSメモリセルのUV消去過渡応答を表す。
図2及び3のUV消去過渡応答から明らかなように、UV照射後に到達するSONOSメモリセルの平衡状態は、メモリセルによって形成されるMOSFETデバイスの高閾値電圧VTによって特徴づけられる状態である(図1を参照)。これはNMOS及びPMOS−SONOSメモリセル双方に対して当てはまる。図2から、NMOS−SONOSメモリセルのUV消去後に到達する閾値電圧VTは、約3Vである。図3から、PMOS−SONOSメモリセルにおけるUV消去後に到達する平衡状態は0.5Vである。
この効果の現在の解釈は、UV照射によって、窒化シリコン層124(図1参照)内のトラップサイトの多くが電子で満たされるというものである。
図4は、NMOS−SONOSメモリセルに対する、プログラム及び消去過渡応答を示している。図2及び3と同様に、閾値電圧をプログラミング又は消去時間に対してプロットしている。示した過渡応答は、以下の図4の更なる説明において明らかに指摘されるように、1つの例外を除いて、本発明によるメモリセルの動作方法の異なる実施例を示している。
図4に示す過渡応答は、0.23μmのチャネル長と、0.24nmの底部酸化膜厚、及び0.48μmの幅パラメータWを有するトランジスタを有するNMOS−SONOSメモリセルから得られた。Wは、図1に示す断面に垂直な第3次元における活性領域108の幅を意味している。過渡応答は、10−5Aの読み出し電流及び0.5Vのドレイン−ソース間バイアスVdsを使用して測定された。
図4において、電気的消去過渡応答402を黒ひし形で表す。この電気的消去過渡応答402は、+12Vのゲート電圧を使用して記録されたものである。明らかなように、UV照射の下での異なるNMOSトランジスタに対する図1に示す場合同様に、このゲート電圧の印加は、閾値電圧VTのより高い値へのシフトをもたらす。電気的消去手順及び電気的消去手順を行う代替実施例の更なる詳細を、図6〜9に関連して以下に更に説明する。
斜線の四角で表される過渡応答404は、本発明の一実施例を形成せず、上述の例外を形成している。この過渡応答は、−12Vの電圧を図1に示すデバイスのポリシリコン層120に対応する、NMOS−SONOSメモリセルのゲート端子に印加して記録されたものである。これらの条件下では、直接トンネリング機構が働き、基板における前述のBTBT過程なしに、基板表面116付近の活性領域108のホールが、窒化膜124に直接トンネリングする。この場合に対する過渡応答の時間的発展から明らかなように、0.1〜1秒の間のプログラミング期間の終了に向かって飽和が観測される。したがって、この過渡応答は、直接トンネリングがSONOSメモリセルの書き込みに適していないことを示している。消去状態(3.5V)及びプログラム状態(2.1V)間のVT値の窓はかなり小さいため、メモリデバイスの読み出しを困難にする。更に、−12Vの書き込み電圧はかなり大きいため、専用HVトランジスタを必要とする。
次に、図4における残りの過渡応答を参照して、プログラミングの適切な実施例を説明する。高いVT状態から開始する、2つの更なる過渡応答406及び408を示す。このように、これらの過渡応答はSONOSメモリセルの動作方法において行われるプログラミングステップに対応している。
このようにプログラミングステップの第1の実施例は、斜線の丸で示す過渡応答406によって表される。この過渡応答は、+8Vのドレイン電圧Vd、+8Vのソース電圧Vs及び−3Vのゲート電圧Vcgを印加した下で記録された。1sの書き込み時間の間、閾値電圧VTは、その元の消去状態(3.5V)から0.5Vの低いVT状態へスイッチする。
更なる好適な実施例を過渡応答408によって表し、この例ではドレイン電圧Vdは3.7V、ソース電圧Vsは0V、そしてゲート電圧Vcgは−6Vである。これらの値で、SONOSトランジスタからなるメモリセルは、3.3Vの高いVT状態から0.5Vの低いVT状態へ1秒以内にスイッチする。後者の実施例は、過渡応答406に対してよりも必要とする電圧が小さいという利点を有し、これらの小電圧は通常のI/Oトランジスタによって供給できるので、適切なプログラミング電圧を供給するための専用高電圧トランジスタの使用が不要となる。
図5は、異なるチャネル長を有する2つのSONOSメモリセルに対する異なるバイアス条件下における、ゲートアシストによるバンド間トンネリングによるホール電流のシミュレーション結果を示している。図は、240nmのチャネル長を有する第1のデバイス(黒ひし形及び黒四角)及び120nmのチャネル長を有する第2のデバイス(白三角及び白丸)に対する、ゲートアシストによるバンド間トンネリングによるホール電流の、ドレイン電圧Vdに対する依存性を示している。各々のデバイスに対して2つのケースの結果がプロットされており、第1のケースではソース電圧Vsがドレイン電圧Vdと等しく、第2のケースではソース電圧Vsは0Vである。プロットされた全てのシミュレーションにおいて、ゲート電圧Vcgは−3Vである。図5における計算された電流密度は、全ホール電流密度を表しており、実際には生成されたホールのごく少数のみがSONOSメモリセルの窒化膜に注入されることに注意されたい。
図5に示すシミュレーション結果から、電圧がソース及びドレイン端子の双方に印加され、したがってホールがドレインとソース双方にて生成される場合、チャネル長が長いデバイスの方が、ホール生成がより効率的であることが明確に観察できる。チャネル長が短いデバイスにおいては、ドレインのみがホール生成に使用される場合に、より効率的にホールが生成されることを示している。しかし、例えば1T−NOR構成のような多くのアレイ構成においては、ドレイン接合のみをプログラミングのために選択的にバイアスすることができることに留意されたい。したがって、同一の電圧をソース及びドレイン接合の双方に印加することは、適切なメモリアレイ構成に制限される。
図6は、本発明の一実施例による、SONOSメモリアレイの概略回路図を示している。図6のメモリデバイス600は、それ自体既知の1T−ORアーキテクチャに従って構成されている。SONOSメモリデバイス600は、ワード線ドライバ602及びビット線ドライバ604を有する。3つの代表的なワード線606,608及び610、及び3つの代表的なビット線612,614及び616が示されている。SONOSメモリセルは、トランジスタ記号で示されており、その記号において、窒化膜は追加の中間線記号で表されている。各ワード線及び各ビット線にそれぞれ3つの代表的なメモリセルが描かれている。
メモリセルの電気的接続を、代表的なSONOSメモリセル618を参照して説明する。SONOSメモリセル618の制御ゲートは、ワード線606を介してワード線ドライバ602に接続されている。SONOSメモリセル618のドレイン端子は、ビット線616を介してビット線ドライバ604に接続されている。SONOSメモリセル618のソース端子は、コモンソース線620及びコモンソースボンドパッド622に接続されている。図6から明らかに分かるように、メモリセルの全てのソース端子は、コモンソースボンドパッド622を共有している。
メモリデバイス600は更に、ビット線浮遊ボンドパッド624を具え、これはビット線浮遊トランジスタ626,628及び630に並列に接続されている。各々のビット線浮遊トランジスタは、その制御ゲートがビット線浮遊ボンドパッドに接続されている。ビット線浮遊トランジスタのドレインは、それぞれのビット線612,614又は616を介して、ビット線ドライバ604に接続されている。ビット線浮遊トランジスタのソース端子は、それぞれのビット線に沿って、メモリセルのドレイン側と接続されている。
更に、ウェルボンドパッド632が設けられ、このパッドは、図1に対応する構造を有するメモリセルのpウェルに接続されている。
SONOSメモリデバイス600の電気的消去操作に対して、ワード線ドライバ602によって、+3Vのゲート電圧が全てのメモリセルの制御ゲートに印加される。簡単化のために、ワード線ドライバにこの電圧を生成するように命令する制御回路は図6に示されていない。上述の+3Vの電圧は一例であり、デバイス構造に応じて変更する必要があり得る。しかし、0.1〜5秒のプログラミング時間の間、ゲート電圧をI/Oトランジスタによって操作できる範囲内に維持することが有利である。
電気的消去操作の間、ビット線ドライバはその出力電圧を0Vに維持する。上記のゲート電圧の印加に同期して、約−7Vの電圧がビット線浮遊ボンドパッド624、コモンソースボンドパッド622、及びウェルボンドパッド632に印加される。同様に、−7Vの値は一例であり、実際の値は変更できる。この電圧は、プログラミングデバイスによって提供されるような外部電源によってボンドパッドに印加され、以下に図9を参照して説明する。
上記の電気的消去手順の目的は、制限した電圧のみを制御ゲートに印加することと、必要な消去電圧の残りの成分を、コモンソースとウェルを負にバイアスすることによって生成することであり、図1に示すように、このウェルは、本例では、下に埋め込みnウェルを有する分離されたpウェルであることが好ましい。この消去手順の後、コモンソースボンドパッド622及びウェルボンドパッド632はグラウンドに、あるいは必要なら、読み出し又は書き込みのような他の機能のために別のボンドパッドに接続できる。当然、ボンドパッドの代わりにピンのような他の接続要素を使用できる。この結果、消去ステップの間、専用高電圧トランジスタに頼る必要なしに、約10Vの有効消去バイアスが印加される。
メモリトランジスタ(618)は、消去手順の間、反転(導電)モードにあるため(ゲート−ソース電圧は約10V)、過剰なチャネル電流を防止するために、ドレインにはソースと同一のバイアスを印加するべきである。このため、ビット線はビット線浮遊トランジスタ626から630によって、浮遊したままになっている。この例においては、ビット線浮遊トランジスタは、約7Vの電圧を絶縁分離するとともにこの電圧に耐えるように選択される。このバイアスの状況は、数秒の非常に制限された期間のみ発生するため、ビット線浮遊トランジスタはI/Oトランジスタ又は基準トランジスタを使用して作ることができる。
ビット線浮遊トランジスタの数は多くないため、ビット線浮遊トランジスタは、深刻な面積増加なしに、印加される電圧の最適な絶縁分離のために比較的長くできるとともに、読み出し電流への効果を最小にするために幅広くすることができる。読み出し及び書き込み操作の間、ビット線浮遊トランジスタは電源電位VDDをビット線浮遊ボンドパッドに印加することによって導通される。
図7は、別のメモリアレイ構成の概略回路図を示している。図7のメモリデバイス700は、1Tのメモリセルの代わりに2Tのメモリセルを使用する点で図6のデバイスと異なる。2Tアーキテクチャは当該技術分野において既知であり、各々のメモリセルのメモリトランジスタに直列に接続された追加の選択トランジスタが存在する点で、1Tアーキテクチャと異なる。一例として、メモリセル718は選択トランジスタ718.1を具え、これはメモリトランジスタ718.2のドレイン端子と接続したソース端子を有する。選択トランジスタ718.1のゲート端子は、選択線734、及び選択線ドライバ736に接続されている。
更なる構造の詳細及び動作原理は、図6のメモリデバイス600に関連して説明したものと同一である。
図8は、SONOSメモリデバイスを動作する方法の一実施例のフローチャートを示している。この方法はステップ800で開始される。ステップ802にて、SONOSメモリデバイスは、消去状態にされる。これは全てのメモリセルが高いVT状態に切り替えられることを意味している。
一実施例において、ステップ802は適切な期間、メモリセルにUV照射するステップを含む。図2及び3から、適切な期間は5〜20分である。この消去オプションはデバイスの製造中に特に適している。しかし、メモリデバイスのパッケージング後は、UV照射はメモリセルに到達しない。この場合、図6を参照して説明したように、以下の別の消去法が有利である。電気的消去法の使用は、メモリデバイスを複数回プログラムする可能性を切り開き、本発明のメモリデバイスをマルチタイムプログラマブルメモリデバイスとする利点を有する。
ステップ804において、選択したメモリセルのプログラミングを、メモリデバイスのワード線ドライバ及びビット線ドライバによって、適切なゲート電圧及び適切なドレイン電圧を印加することによって行う。幾つかの適切なプログラミング条件の例が、前述の説明において提示されている。要点は、メモリセルのプログラミングのためにホットホール注入機構が使用されていることである。選択したメモリセルに対してプログラミングステップを行った後、ステップ806において更なるメモリセルをプログラミングする必要があるか否かをチェックする。必要な場合には、ステップ804に戻り、次のメモリセルをプログラミングする。必要でない場合には、ステップ808にて終了する。
上記の方法に対して変更が可能であることは明らかである。例えば、他のメモリセルへの意図しないプログラミングを防止できる限り、異なるメモリセルを同時にプログラミングすることができる。
図9は、本発明の一実施例による、SONOSメモリデバイスをプログラミングするためのプログラミングデバイス900の概略ブロック図を示している。以前に説明したように、このプログラミングデバイスはSONOSメモリデバイスを消去するのに有益である。従って、以前の実施例に関連して説明したように、プログラミングデバイスは、メモリデバイスを消去された状態にするステップを実行する。プログラミングデバイスは、外部制御信号を受信する消去ユニット902を有し、ビット線浮遊出力ポート906と、コモンソース出力ポート908と、制御ゲート出力ポート904とを具える。更に要すれば、ウェル出力ポート910を設けることもできる。消去ユニット902は、タイミングユニット914の動作を制御する制御ユニット912を具える。タイミングユニット914は、制御ゲート電源916及びコモン電源918に接続されている。この制御ゲート電源916は約3Vの出力電圧を供給するように構成されており、これは一例の値であることを理解されたい。コモン電源918は、−7Vの電圧を供給するように構成されている。双方の電源は、タイミングユニット914のタイミング信号に基づいて動作する。つまり、タイミングユニット914は、電源916及び918がオン及びオフされる時を制御する。
別の実施例においては、消去ユニットは制御ゲート出力を有さず、対応する制御ゲート電源を省略できる。この実施例のプログラミングデバイスは、メモリデバイスが電源により給電される場合に使用して、その電源によって制御ゲートに供給すべき電圧を供給する。
プログラミングデバイスの出力ポートは、プログラムすべきメモリデバイスに設けられた対応するボンドパッド又はピンに接触するように配置されることが理解されよう。
更なる実施例においては、プログラミングデバイス900は更にプログラミング回路を具え、この回路を用いて、以前の実施例を参照して説明したように、消去されたメモリデバイスをビット選択式にプログラミングすることができる。
要約すると、本発明は、ホットホール注入機構を使用して低電圧でのプログラミングを可能にする、SONOSメモリデバイス及びそれを動作する方法を提供する。メモリセルの消去はUV照射又は直接トンネリング機構を利用した電気的消去手順によって行うことができる。メモリセルは、データ保持特性を向上させる厚い底部酸化膜を使用して実装できる。更に、電気的消去機構を使用して、マルチタイムプログラマブルメモリデバイスを提供する。
本出願及びその関連する請求項を解釈するときに、「具える」「含む」「組み込む」「有する」などの表現は、非限定的に解釈されたい。つまり明確に規定されていない他の項目又は要素の存在を排除しないものと解釈されたい。単数への参照もまた複数への参照として解釈され、その逆も同様である。
更に、本発明は、ここに記載した実施例よりも少ない構成要素で実施することもでき、この場合には、1つの構成要素が複数の機能を実行するものとする。全く同様に、本発明は、図に示したものよりも多くの構成要素を使用して実施でき、この場合には、与えられた実施例において1つの構成要素によって実行される複数の機能を複数の構成要素に分配する。
当業者は、本発明の範囲から離れることなく、明細書において開示した様々なパラメータを変更できること、及び明細書及び/又は特許請求の範囲に記載された様々な実施例を組み合わせることができることを容易に理解されよう。
請求項における参照番号は請求項の範囲を制限せず、請求項の読みやすくするために挿入されただけであることを明記しておく。
Claims (15)
- SONOSメモリセルを具えるメモリデバイスを動作させる方法であって、前記方法は、選択したSONOSメモリセルをプログラミングするステップを含み、前記ステップは、
前記SONOSメモリデバイスを、選択したSONOSメモリセルが高い閾値電圧状態にある消去状態にするステップと、
正の既定ドレイン電圧を選択したSONOSメモリセルのドレイン端子に印加し、負の既定ゲート電圧を選択したSONOSメモリセルの制御ゲート端子に印加するステップと、
を含み、前記ドレイン電圧と前記ゲート電圧は、前記選択したSONOSメモリセルのドレイン端子において、ゲートアシストによるバンド間トンネリング過程でホットホールを生成し、生成されたホットホールを前記選択したSONOSメモリセルの窒化膜に注入して、高い閾値状態から低い閾値状態へ切り替えるのに適していることを特徴とする方法。 - 前記選択したSONOSメモリセルをプログラミングするステップが、正の既定ソース電圧を前記SONOSメモリセルのソース端子に印加するステップを更に含み、前記ソース電圧が前記SONOSメモリセルのソース側においてもホットホールを生成するのに適していることを特徴とする、請求項1に記載の方法。
- 前記選択したSONOSメモリセルをプログラミングするステップが、3〜7Vのドレイン電圧を前記ドレイン端子に、−2〜−6Vのゲート電圧を前記制御ゲート端子に印加するステップを含むことを特徴とする、請求項1に記載の方法。
- 前記選択したSONOSメモリセルをプログラミングするステップが、0.1〜5秒の期間、前記選択したSONOSメモリセルの正の既定ドレイン電圧と、負の既定ゲート電圧を印加するステップを含むことを特徴とする、請求項1に記載の方法。
- 前記SONOSメモリデバイスを消去状態にするステップが、前記制御ゲート端子と前記ソース端子との間に消去バイアス電圧を印加することによって、前記SONOSメモリセルを電気的に消去するステップを含み、前記消去バイアス電圧は、前記SONOSメモリセルのソース領域とドレイン領域間のチャネル領域において電子を生成し、前記電子を前記窒化膜に直接トンネリングさせるのに適していることを特徴とする、請求項1に記載の方法。
- 0.1〜5秒の期間、3Vの電圧を前記制御ゲート端子に、−7Vの電圧を前記ソース端子に印加することによって、前記消去バイアス電圧を印加することを特徴とする、請求項5に記載の方法。
- SONOSメモリデバイスであって、
窒化膜を有するSONOS積層に接続された制御ゲート端子と、更にソース端子及びドレイン端子を有するSONOSメモリセルと、
前記ドレイン端子及び前記制御ゲート端子に接続され、前記選択したSONOSメモリセル宛の書き込み要求を受信するごとに、前記選択したSONOSメモリセルの前記ドレイン端子に正の既定ドレイン電圧を印加し、前記選択したSONOSメモリセルの前記制御ゲート端子に負の既定ゲート電圧を印加するプログラミングユニットと、
を具え、前記ドレイン電圧及び前記ゲート電圧は、前記選択したSONOSメモリセルのドレイン側において、ゲートアシストによるバンド間トンネリング過程でホットホールを生成し、生成されたホットホールを前記選択したSONOSメモリセルの前記窒化膜に注入して、前記選択したSONOSメモリセルを高い閾値状態から低い閾値状態へ切り替えるのに適していることを特徴とするSONOSメモリデバイス。 - 前記プログラミングユニットが、前記ドレイン電圧及び前記ゲート電圧をそれぞれ前記SONOSメモリセルに供給するための入力/出力トランジスタを具え、前記入力/出力トランジスタは前記SONOSメモリセルに接続され、名目上約2.5Vの最大出力電圧を供給するように構成されていることを特徴とする、請求項7に記載のSONOSメモリデバイス。
- 前記SONOS積層が、一方において基板に、他方において窒化膜に隣接する底部酸化膜を有し、前記底部酸化膜の厚さは5〜7nmであることを特徴とする、請求項7に記載のSONOSメモリデバイス。
- NORアーキテクチャに従って接続されたSONOSメモリセルを具えることを特徴とする、請求項7に記載のSONOSメモリデバイス。
- 前記プログラミングユニットが、
それぞれのビット線に沿って配置されたそれぞれのSONOSメモリセルのドレイン端子に並列に接続されたビット線ドライバと、
それぞれのワード線に沿って配置されたそれぞれのSONOSメモリセルの制御ゲート端子に並列に接続されたワード線ドライバと、
を具え、前記選択したSONOSメモリセル宛の書き込み要求を受信するごとに、前記ビット線ドライバは正の既定ドレイン電圧を選択したビット線に接続されたドレイン端子に印加するように構成され、前記ワード線ドライバは負の既定制御ゲート電圧を選択したワード線に接続された制御ゲート端子に印加するように構成されていることを特徴とする、請求項10に記載のSONOSメモリデバイス。 - 前記ビット線ドライバと前記SONOSメモリセルのドレイン端子との間に直列に接続されたそれぞれのビット線浮遊トランジスタを更に具え、前記SONOSメモリセルは、前記ビット線ドライバ及び前記ビット線浮遊トランジスタの下流のそれぞれのビット線に接続されており、それぞれのビット線浮遊トランジスタのゲート端子は、全ビット線浮遊トランジスタに共通のビット線浮遊ボンドパッドに接続されていることを特徴とする、請求項11に記載のSONOSメモリデバイス。
- 前記基板中の前記SONOSメモリセルの共通ドープウェルに接続された、ウェルボンドパッドを更に具えることを特徴とする、請求項7に記載のSONOSメモリセルメモリデバイス。
- 前記ドープウェルと反対の導電型を有し、前記ドープウェルの下に配置されている埋め込み絶縁分離ウェルを更に具えることを特徴とする、請求項7に記載のSONOSメモリデバイス。
- 前記SONOSメモリデバイスのビット線浮遊ボンドパッドに接続するように構成されている、ビット線浮遊出力ポートと、
前記SONOSメモリデバイスのコモンソースボンドパッドに接続するように構成されている、コモンソース出力ポートと、
制御ゲート出力ポートと、
を有する消去ユニットを具え、前記消去ユニットは、第1の消去電圧成分を生成し、前記ビット線浮遊出力ポートと前記コモンソース出力ポートに供給するとともに、第2の消去電圧成分を生成し、前記制御ゲート出力ポートに供給するように構成され、前記第1及び第2の消去電圧成分が、前記SONOSメモリセルのソース領域及びドレイン領域間のチャネル領域において電子を生成し、生成された電子を前記SONOSメモリセルの窒化膜に直接トンネリングさせるのに適した消去バイアス電圧に加わり合うことを特徴とする、請求項7〜14のいずれか一項に記載したSONOSメモリデバイスへ書き込むための書き込みデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06114257 | 2006-05-19 | ||
PCT/IB2007/051873 WO2007135632A2 (en) | 2006-05-19 | 2007-05-16 | Sonos memory device and method of operating a sonos memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009537932A true JP2009537932A (ja) | 2009-10-29 |
Family
ID=38564478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009510608A Withdrawn JP2009537932A (ja) | 2006-05-19 | 2007-05-16 | Sonosメモリデバイス及びsonosメモリデバイスの作動方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20090268527A1 (ja) |
EP (1) | EP2024978A2 (ja) |
JP (1) | JP2009537932A (ja) |
CN (1) | CN101449335A (ja) |
TW (1) | TW200810094A (ja) |
WO (1) | WO2007135632A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI489593B (zh) * | 2011-04-22 | 2015-06-21 | Macronix Int Co Ltd | 反及閘快閃記憶體之熱載子程式化 |
CN102768858B (zh) * | 2011-05-04 | 2015-11-25 | 旺宏电子股份有限公司 | 一种记忆体 |
US8773913B1 (en) | 2011-12-02 | 2014-07-08 | Cypress Semiconductor Corporation | Systems and methods for sensing in memory devices |
WO2013082618A2 (en) * | 2011-12-02 | 2013-06-06 | Cypress Semiconductor Corporation | Systems and methods for sensing in memory devices |
US8953380B1 (en) | 2013-12-02 | 2015-02-10 | Cypress Semiconductor Corporation | Systems, methods, and apparatus for memory cells with common source lines |
US9972392B2 (en) | 2015-03-21 | 2018-05-15 | NEO Semiconductor, Inc. | SONOS byte-erasable EEPROM |
US9595332B2 (en) | 2015-06-15 | 2017-03-14 | Cypress Semiconductor Corporation | High speed, high voltage tolerant circuits in flash path |
US9515075B1 (en) | 2015-08-31 | 2016-12-06 | Cypress Semiconductor Corporation | Method for fabricating ferroelectric random-access memory on pre-patterned bottom electrode and oxidation barrier |
CN105609133B (zh) * | 2015-12-25 | 2019-07-02 | 上海华虹宏力半导体制造有限公司 | 存储器及其编程控制方法和编程上拉电路 |
CN105609134B (zh) * | 2015-12-29 | 2019-10-22 | 上海华虹宏力半导体制造有限公司 | 存储系统及编程、擦除和读取方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3878681B2 (ja) * | 1995-06-15 | 2007-02-07 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US5953255A (en) * | 1997-12-24 | 1999-09-14 | Aplus Flash Technology, Inc. | Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance |
JP4899241B2 (ja) * | 1999-12-06 | 2012-03-21 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
JP3640176B2 (ja) * | 2001-06-04 | 2005-04-20 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置 |
US6690601B2 (en) * | 2002-03-29 | 2004-02-10 | Macronix International Co., Ltd. | Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same |
KR100471165B1 (ko) * | 2002-05-07 | 2005-03-08 | 삼성전자주식회사 | 평탄하지 않은 게이트 절연막을 구비하는 비휘발성 메모리장치 및 그 제조 방법 |
KR20040107967A (ko) * | 2003-06-16 | 2004-12-23 | 삼성전자주식회사 | Sonos메모리 소자 및 그 정보 소거방법 |
US7345920B2 (en) * | 2004-09-09 | 2008-03-18 | Macronix International Co., Ltd. | Method and apparatus for sensing in charge trapping non-volatile memory |
US7413947B2 (en) * | 2005-02-24 | 2008-08-19 | Texas Instruments Incorporated | Integrated high voltage capacitor having a top-level dielectric layer and a method of manufacture therefor |
US7391652B2 (en) * | 2006-05-05 | 2008-06-24 | Macronix International Co., Ltd. | Method of programming and erasing a p-channel BE-SONOS NAND flash memory |
-
2007
- 2007-05-16 WO PCT/IB2007/051873 patent/WO2007135632A2/en active Application Filing
- 2007-05-16 EP EP07735937A patent/EP2024978A2/en not_active Withdrawn
- 2007-05-16 CN CNA2007800183439A patent/CN101449335A/zh active Pending
- 2007-05-16 JP JP2009510608A patent/JP2009537932A/ja not_active Withdrawn
- 2007-05-16 TW TW096117350A patent/TW200810094A/zh unknown
- 2007-05-16 US US12/301,427 patent/US20090268527A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2007135632A3 (en) | 2008-03-13 |
EP2024978A2 (en) | 2009-02-18 |
TW200810094A (en) | 2008-02-16 |
CN101449335A (zh) | 2009-06-03 |
WO2007135632A2 (en) | 2007-11-29 |
US20090268527A1 (en) | 2009-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3962769B2 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
JP2009537932A (ja) | Sonosメモリデバイス及びsonosメモリデバイスの作動方法 | |
US6172397B1 (en) | Non-volatile semiconductor memory device | |
US7447082B2 (en) | Method for operating single-poly non-volatile memory device | |
US6671209B2 (en) | Erasing method for p-channel NROM | |
KR100219331B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 이의 소거 및 생산방법 | |
US6970383B1 (en) | Methods of redundancy in a floating trap memory element based field programmable gate array | |
US5790460A (en) | Method of erasing a flash EEPROM memory | |
KR101308692B1 (ko) | 메모리 디바이스들을 소거 및 프로그래밍하는 방법 | |
JP2010021572A (ja) | ツインmonosメモリアレイ構造 | |
JP2005515624A (ja) | 超薄膜誘電体のブレークダウン現象を利用したリプログラマブル不揮発性メモリ | |
KR100620218B1 (ko) | 반도체 소자 | |
KR100706071B1 (ko) | 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법 | |
KR100558004B1 (ko) | 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법 | |
JP4113559B2 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
US6760270B2 (en) | Erase of a non-volatile memory | |
US7586792B1 (en) | System and method for providing drain avalanche hot carrier programming for non-volatile memory applications | |
US7852680B2 (en) | Operating method of multi-level memory cell | |
US7088623B2 (en) | Non-volatile memory technology suitable for flash and byte operation application | |
US5889705A (en) | Method for erasing electrically erasable and programmable memory cells | |
US7936607B2 (en) | Non-volatile memory | |
US7106629B2 (en) | Split-gate P-channel flash memory cell with programming by band-to-band hot electron method | |
JP4262313B2 (ja) | 不揮発性メモリ素子 | |
JPS6318864B2 (ja) | ||
KR100591122B1 (ko) | 플래시메모리, 그의 구동방법 및 그의 배치구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090917 |