JP2005354074A - 不揮発性メモリ素子及びその駆動方法 - Google Patents
不揮発性メモリ素子及びその駆動方法 Download PDFInfo
- Publication number
- JP2005354074A JP2005354074A JP2005169703A JP2005169703A JP2005354074A JP 2005354074 A JP2005354074 A JP 2005354074A JP 2005169703 A JP2005169703 A JP 2005169703A JP 2005169703 A JP2005169703 A JP 2005169703A JP 2005354074 A JP2005354074 A JP 2005354074A
- Authority
- JP
- Japan
- Prior art keywords
- main gate
- electron storage
- semiconductor substrate
- nonvolatile memory
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 56
- 238000003860 storage Methods 0.000 claims abstract description 102
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 230000008878 coupling Effects 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 17
- 238000005859 coupling reaction Methods 0.000 claims description 17
- 230000005684 electric field Effects 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 230000005641 tunneling Effects 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910006501 ZrSiO Inorganic materials 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 238000003949 trap density measurement Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 9
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 過消去されたセルを検出するための別途のテスト時間や、過消去されたセルのしきい値電圧を上がるための追加回路がなくても、過消去の問題を解決できる不揮発性メモリ素子を提供する。
【解決手段】 不揮発性メモリ素子は、半導体基板と、半導体基板に形成される主ゲート絶縁膜と、主ゲート絶縁膜の両側の半導体基板に各々形成される第１、第２の電子貯蔵部と、主ゲート絶縁膜および第１、第２の電子貯蔵部上に形成される主ゲート電極と、主ゲート絶縁膜及び第１、第２の電子貯蔵部の両側の半導体基板内に形成されるソース／ドレイン領域とを含んで構成される。
【選択図】 図２
【解決手段】 不揮発性メモリ素子は、半導体基板と、半導体基板に形成される主ゲート絶縁膜と、主ゲート絶縁膜の両側の半導体基板に各々形成される第１、第２の電子貯蔵部と、主ゲート絶縁膜および第１、第２の電子貯蔵部上に形成される主ゲート電極と、主ゲート絶縁膜及び第１、第２の電子貯蔵部の両側の半導体基板内に形成されるソース／ドレイン領域とを含んで構成される。
【選択図】 図２
Description
本発明は不揮発性メモリ素子に関し、特に１つのトランジスタで２ビットのデータを貯蔵でき、かつ選択ゲートのための追加面積を割り当てなくても、過消去（Over Erase）の問題を解消できる不揮発性メモリ素子及びその駆動方法に関するものである。
一般的に不揮発性メモリは、突然電源が切られても貯蔵されているデータを損失しないという長所を有し、ＰＣ Ｂｉｏｓ用、セットトップ（Set-Top）ボックス、プリンター及びネットワークサーバーなどのデータ貯蔵用として多用されており、最近はデジタルカメラや携帯電話などにも多用されている。
以下、添付の図面を参照しつつ、従来技術について説明する。
図１は従来技術に係る単一トランジスタ積層型セル構造を示す図である。
図１によれば、従来技術による単一トランジスタ積層型不揮発性メモリセルは、半導体基板１１と、半導体基板１１の一領域に積層されるトンネル酸化膜１２、フローティングゲート（floating gate）１３、誘電体膜１４、及びコントロールゲート１５からなる積層型ゲートと、積層型ゲートの両側面に形成される絶縁膜スペーサ１６と、積層型ゲートと絶縁膜スペーサ１６の間に形成される絶縁膜１７とを含む。
図１は従来技術に係る単一トランジスタ積層型セル構造を示す図である。
図１によれば、従来技術による単一トランジスタ積層型不揮発性メモリセルは、半導体基板１１と、半導体基板１１の一領域に積層されるトンネル酸化膜１２、フローティングゲート（floating gate）１３、誘電体膜１４、及びコントロールゲート１５からなる積層型ゲートと、積層型ゲートの両側面に形成される絶縁膜スペーサ１６と、積層型ゲートと絶縁膜スペーサ１６の間に形成される絶縁膜１７とを含む。
そして、絶縁膜スペーサ１６下部の半導体基板１１表面内におけるＬＤＤ１８ａ，１８ｂと、絶縁膜スペーサ１６両側の半導体基板１１表面内におけるソース／ドレイン領域１９ａ，１９ｂと、コントロールゲート１５の表面及びソース／ドレイン領域１９ａ，１９ｂの表面におけるシリサイド層２０とをさらに含む。
上記のように構成された単一トランジスタ積層型不揮発性メモリセルは以下のように動作する。
プログラムの際は、チャンネル熱電子注入（channel hot electron injection）方式で電子をフローティングゲート１３に注入して、しきい値電圧を増加させる。また、消去の際には、Ｆ／Ｎトンネリング方式で電子をフローティングゲート１３から半導体基板１１に取り出して、しきい値電圧を下げる。
プログラムの際は、チャンネル熱電子注入（channel hot electron injection）方式で電子をフローティングゲート１３に注入して、しきい値電圧を増加させる。また、消去の際には、Ｆ／Ｎトンネリング方式で電子をフローティングゲート１３から半導体基板１１に取り出して、しきい値電圧を下げる。
しかしながら、かかる単一トランジスタ積層型不揮発性メモリセルは、サイズが小さい反面、以下のような短所がある。
第一に、単一トランジスタ積層型不揮発性メモリセルは、データ消去時にしきい値電圧が０Ｖ以下となる過消去を許容しない。これは、ビットライン上のいずれか一つのセルが過消去されると、他のセルの状態を読み取ることができないためであり、過消去は必ず避けるべきである。
第一に、単一トランジスタ積層型不揮発性メモリセルは、データ消去時にしきい値電圧が０Ｖ以下となる過消去を許容しない。これは、ビットライン上のいずれか一つのセルが過消去されると、他のセルの状態を読み取ることができないためであり、過消去は必ず避けるべきである。
過消去は、工程の不均一性、または工程中にセルの電子貯蔵手段であるフローティングゲートの周囲を囲む誘電膜に加えられるストレスにより生じる。また、かかる過消去を治癒するためには、過消去されたセルを検出し、プログラムさせて、過消去されたセルのしきい値電圧を上げる方式を使用している。
しかしながら、この方法はテストに多くの時間が所要され、過消去されたセルのしきい値電圧を補償するための複雑な回路が追加に必要であるため、消去の過程が非常に複雑になるという問題がある。
しかしながら、この方法はテストに多くの時間が所要され、過消去されたセルのしきい値電圧を補償するための複雑な回路が追加に必要であるため、消去の過程が非常に複雑になるという問題がある。
第二に、単一トランジスタ積層型不揮発性メモリセルは、過消去を許容しないため、セルの許容しきい値電圧の範囲が非常に狭い。その上に、数十キロバイト以上のブロック単位で消去する場合には、消去ブロックの通計的なしきい値電圧の分布が広がり過ぎて、実際の許容しきい値電圧の範囲はさらに狭くなる。
かかる単一トランジスタ積層型不揮発性メモリセルは、フローティングゲートの電荷状態即ち、しきい値電圧をメモリの論理状態に対応させる。３．３Ｖの入力電圧に用いられる単一トランジスタ積層型セルの許容しきい値電圧の範囲は、およそ１Ｖ〜５Ｖである。
低いレベルのしきい値電圧が１Ｖである場合、３．３Ｖのリード電圧をコントロールゲートに印加すると、３．３Ｖと１Ｖの差に該当するセル電流が流れ、５Ｖにプログラミングされたセルは、チャンネルが遮断されて電流が流れない。
よって、電流の流れ及び遮断の状態を読み取ることにより、１と０の２つのレベルのロジック状態に対応して、１セル当たり１ビットのデジタルデータを貯蔵できる。
よって、電流の流れ及び遮断の状態を読み取ることにより、１と０の２つのレベルのロジック状態に対応して、１セル当たり１ビットのデジタルデータを貯蔵できる。
一方、メモリのデータリード速度はリード時のセル電流の容量に比例する。即ち、セル電流が大きいと速度が速く、セル電流が小さいと速度が遅い。よって、しきい値電圧のレベルが低いほど、セル電流が大きく、リード速度も速くなる。
しかしながら、単一トランジスタ積層型不揮発性メモリセルは、しきい値電圧が少なくとも０Ｖ以上であり、高い値を有するため、セル電流が少なくて、リード速度の改善が難しい。
しかしながら、単一トランジスタ積層型不揮発性メモリセルは、しきい値電圧が少なくとも０Ｖ以上であり、高い値を有するため、セル電流が少なくて、リード速度の改善が難しい。
第三に、単一トランジスタ積層型不揮発性メモリセルは、設計ルールが微細になるほど、該設計ルールに比例するサイスの縮小がさらに難しくなり、セルの特性及び信頼性に否定的な効果が大きくなる。
単一トランジスタ積層型不揮発性メモリセルにおいて、ドレインはビットラインに直接連結され、ソースは共通接地ラインに連結される。
かかるモメリアレイでは、ドレイン電圧によるフローティングゲートへのカップリングのため、単位ブロックトランジスタの導通、パンチスルー（Punch Through）、又は高い電流漏れが発生する。このため、プログラム電流が増加し、チャージ・ポンピング（charge Pumping）回路を増やさなければならない。また、かかる現象はチャンネルの幅が狭いほど、増幅するため、セルサイズを小さくすることが難しくなる。
かかるモメリアレイでは、ドレイン電圧によるフローティングゲートへのカップリングのため、単位ブロックトランジスタの導通、パンチスルー（Punch Through）、又は高い電流漏れが発生する。このため、プログラム電流が増加し、チャージ・ポンピング（charge Pumping）回路を増やさなければならない。また、かかる現象はチャンネルの幅が狭いほど、増幅するため、セルサイズを小さくすることが難しくなる。
また、かかるアレイでは、選択されたビットラインにおいて、選択されなかったセルへの漏れ電流による熱電子注入や、電界ストレスによる電荷漏れなどの問題もある。さらに、貯蔵トランジスタのドレイン側において接続及び配線の工程が進行するため、工程中にセルのフローティングゲートの周辺の酸化膜を劣化させるという問題もある。
かかる問題により、単一トランジスタ積層型不揮発性メモリセルは、単一トランジスタであるにも係らず、工程の微細化によるセルサイズの縮小が難しいという問題を持っている。
上述した単一トランジスタ積層型不揮発性メモリセルの問題を解決する方法としては、フローティングゲートトランジスタに選択ゲートトランジスタを直列に追加する方法がある。
しかしながら、この方法は選択ゲートトランジスタのための追加面積が必要であるため、セルサイズの縮小が難しい。
しかしながら、この方法は選択ゲートトランジスタのための追加面積が必要であるため、セルサイズの縮小が難しい。
本発明は上記の問題点を解決するためのもので、その目的は、過消去されたセルを検出するための別途のテスト時間や、過消去されたセルのしきい値電圧を上がるための追加回路がなくても、過消去の問題を解決できる不揮発性メモリ素子を提供することにある。
また、本発明の他の目的は、広いしきい値電圧ウインドウを有する不揮発性メモリ素子を提供することにある。
さらに、本発明の他の目的は、過消去に対応するための追加面積を不要とし、不揮発性メモリ素子の集積度を向上させることにある。
また、本発明の他の目的は、広いしきい値電圧ウインドウを有する不揮発性メモリ素子を提供することにある。
さらに、本発明の他の目的は、過消去に対応するための追加面積を不要とし、不揮発性メモリ素子の集積度を向上させることにある。
上記目的を達成するための本発明に係る不揮発性メモリ素子は、半導体基板と、半導体基板に形成される主ゲート絶縁膜と、主ゲート絶縁膜の両側の半導体基板に各々形成される第１、第２の電子貯蔵部と、主ゲート絶縁膜および第１、第２の電子貯蔵部上に形成される主ゲート電極と、主ゲート絶縁膜及び第１、第２の電子貯蔵部の両側の半導体基板内に形成されるソース／ドレイン領域とを含んで構成されることに特徴がある。
また、上記目的を達成するための本発明に係る不揮発性メモリ素子の駆動方法は、半導体基板に形成される主ゲート絶縁膜と、主ゲート絶縁膜の両側の半導体基板に各々形成される第１、第２の電子貯蔵部と、主ゲート絶縁膜および第１、第２の電子貯蔵部上に形成される主ゲート電極と、主ゲート絶縁膜及び第１、第２の電子貯蔵部の両側の半導体基板内に形成されるソース／ドレイン領域とを含んで構成される不揮発性メモリ素子の駆動方法において、所定のプログラムバイアス条件に従って、ソース領域からドレイン領域に電子が流れ、ドレイン領域の付近でチャンネル電子が熱電子となり、ドレイン領域付近の垂直電界により、電子が第１の電子貯蔵部または第２の電子貯蔵部に注入される方式でプログラム動作を行うことに特徴がある。
ここで、上記のプログラムバイアス条件は、主ゲート電極及びドレイン領域には一定の正の電圧を印加し、ソース領域及び半導体基板には接地電圧を印加することに特徴がある。
また、上記目的を達成するための本発明に係る不揮発性メモリ素子の駆動方法は、半導体基板に形成される主ゲート絶縁膜と、主ゲート絶縁膜の両側の半導体基板に各々形成される第１、第２の電子貯蔵部と、主ゲート絶縁膜および第１、第２の電子貯蔵部上に形成される主ゲート電極と、主ゲート絶縁膜及び第１、第２の電子貯蔵部の両側の半導体基板内に形成されるソース／ドレイン領域とを含んで構成される不揮発性メモリ素子の駆動方法において、所定の消去バイアス条件に従って、第１、第２の電子貯蔵部に貯蔵されている電子がＦ／Ｎトンネリングして、ソース／ドレイン領域に抜け出る方式、またはソース／ドレイン領域の熱正孔が第１、第２の電子貯蔵部に注入されて、第１、第２の電子貯蔵部に貯蔵されている電子と結合する方式で、第１、第２の電子貯蔵部を同時に、または一部を消去することに他の特徴がある。
ここで、第１、第２の電子貯蔵部を同時に消去するバイアス条件は、ゲートには一定の負の電圧を印加し、ソース／ドレイン領域にはグラウンド電圧又は一定の正の電圧を印加し、また半導体基板にはフローティングまたはグラウンド電圧を印加することに特徴がある。
また、第１、第２の電子貯蔵部のうち何れか一方を消去するバイアス条件は、ゲートには一定の負の電圧を印加し、消去する第１または第２の電子貯蔵部に隣接したソース／ドレイン領域にはグラウンド電圧又は一定の正の電圧を印加し、消去しない第１または第２の電子貯蔵部に隣接したソース／ドレイン領域はフローティングさせ、また半導体基板にはフローティング又はグラウンド電圧を印加することに特徴がある。
また、第１、第２の電子貯蔵部のうち何れか一方を消去するバイアス条件は、ゲートには一定の負の電圧を印加し、消去する第１または第２の電子貯蔵部に隣接したソース／ドレイン領域にはグラウンド電圧又は一定の正の電圧を印加し、消去しない第１または第２の電子貯蔵部に隣接したソース／ドレイン領域はフローティングさせ、また半導体基板にはフローティング又はグラウンド電圧を印加することに特徴がある。
また、上記目的を達成するための本発明に係る不揮発性メモリ素子の駆動方法は、半導体基板に形成される主ゲート絶縁膜と、主ゲート絶縁膜の両側の半導体基板に各々形成される第１、第２の電子貯蔵部と、主ゲート絶縁膜および第１、第２の電子貯蔵部上に形成される主ゲート電極と、主ゲート絶縁膜及び第１、第２の電子貯蔵部の両側の半導体基板内に形成されるソース／ドレイン領域とを含んで構成される不揮発性メモリ素子の駆動方法において、所定のリードバイアス条件に従って、ソース／ドレイン領域の間に電流が流れると、消去状態と認識し、電流が流れないと、プログラム状態と認識するリバースバイアス方式で、第１又は第２の電子貯蔵部に対するデータ読み取り動作を行うことに他の特徴がある。
ここで、リードバイアス条件は、読み取りのための第１又は第２の電子貯蔵部の反対側のソース／ドレイン領域及び主ゲート電極には一定の正の電圧を印加し、読み取ろうとする第１又は第２の電子貯蔵部に隣接したソース／ドレイン領域及び半導体基板には接地電圧を印加することに特徴がある。
なお、消去された第１又は第２の電子貯蔵部に対する読み取り動作を行う場合、主ゲート電極の下部の半導体基板の電位は、読み取ろうとする第１又は第２の電子貯蔵部の反対側のソース／ドレイン領域に印加する正の電圧により決定される。また、主ゲート電極に印加する正の電圧によりソース／ドレイン領域間に電流が流れ、該当電子貯蔵部の消去状態を認識することに特徴がある。
本発明に係る不揮発性メモリ素子及びその駆動方法には次のような効果がある。
第一に、主ゲート電極が選択ゲートと同様の役割を果たすため、過消去が起こらない不揮発性メモリ素子を具現できる。
よって、過消去されたセルを検出するための別途のテスト時間、過消去されたセルのしきい値電圧を上げるための追加回路が不要であり、消去動作が非常に簡単で、しきい値電圧ウインドウを広げることができる。
第一に、主ゲート電極が選択ゲートと同様の役割を果たすため、過消去が起こらない不揮発性メモリ素子を具現できる。
よって、過消去されたセルを検出するための別途のテスト時間、過消去されたセルのしきい値電圧を上げるための追加回路が不要であり、消去動作が非常に簡単で、しきい値電圧ウインドウを広げることができる。
第二に、別途の選択ゲートが不要であり、過消去されたセルのしきい値電圧を上げるための追加回路も不要であるため、高集積素子を製造できる。
第三に、主ゲート電極が選択ゲートと同様の役割を果たすため、ドレインタンオンの問題のない不揮発性メモリ素子を具現でき、プログラム電圧を下げることができる。よって、チャージ・ポンピング回路の数を効果的に減らすことができ、ドレイン妨害（drain disturbance）に対する免疫力を高めることができる。
第四に、ポテンシャル井戸層のポテンシャル井戸に局部的に電子を注入するか、または取り出すため、局部的な電荷増幅（Localized charge amplifying）効果によるプログラム速度を改善でき、高性能の不揮発性メモリ素子を具現できる。
第五に、ポテンシャル井戸層は酸化膜又は窒化膜を材料とするため、周辺の素子とのカップリングに関する影響を受けない。よって、カップリングによる電荷損失を防止でき、素子スケーリングが可能となる。
第六に、１つのトランジスタで２ビットのデータを貯蔵できるため、集積度が格段に向上し、ビット当たりの製造コストを低減できる。
以下、本発明に係る不揮発性メモリ素子及びその駆動方法を添付の図面に基づいて詳細に説明する。
図２は本発明の一実施形態に係る不揮発性メモリ素子を示した図である。
本発明の不揮発性メモリ素子は一つのトランジスタを２つに分けて、１セル当たり２ビットを使用できるようにしている。また、制御ゲート機能と選択ゲート機能とを並行する主ゲート電極を構成することで、別途に選択ゲートを構成しなくても済む技術であり、より詳しい構造は以下の通りである。
図２は本発明の一実施形態に係る不揮発性メモリ素子を示した図である。
本発明の不揮発性メモリ素子は一つのトランジスタを２つに分けて、１セル当たり２ビットを使用できるようにしている。また、制御ゲート機能と選択ゲート機能とを並行する主ゲート電極を構成することで、別途に選択ゲートを構成しなくても済む技術であり、より詳しい構造は以下の通りである。
図２を見ると、半導体基板３１の一領域に主ゲート酸化膜３２が形成されており、主ゲート酸化膜３２の両側には第１の電子貯蔵部３３及び第２の電子貯蔵部３４が各々形成される。
ここで、第１の電子貯蔵部３３はトンネル酸化層３３ａ、ポテンシャル井戸層３３ｂ、及びカップリング酸化層３３ｃから構成され、第２の電子貯蔵部３４はトンネル酸化膜３４ａ、ポテンシャル井戸層３４ｂ、及びカップリング酸化層３４ｃから構成されており、２ビットを貯蔵できるように構成されている。
ここで、第１の電子貯蔵部３３はトンネル酸化層３３ａ、ポテンシャル井戸層３３ｂ、及びカップリング酸化層３３ｃから構成され、第２の電子貯蔵部３４はトンネル酸化膜３４ａ、ポテンシャル井戸層３４ｂ、及びカップリング酸化層３４ｃから構成されており、２ビットを貯蔵できるように構成されている。
そして、主ゲート酸化膜３２及びその両側の第１、第２の電子貯蔵部３３、３４の上に主ゲート電極３５が形成され、主ゲート電極３５の両側には側壁スペーサ３６が形成される。また、主ゲート電極３５と側壁スペーサ３６との間にポリ酸化膜３７が形成される。
側壁スペーサ３６の下部の半導体基板３１内にＬＤＤ領域３８が形成され、側壁スペーサ３６の両側の半導体基板３１内に高濃度のソース／ドレイン領域３９が形成される。
さらに、主ゲート電極３５の表面、及び高濃度のソース／ドレイン領域３９の表面にサリサイド膜４０が形成される。
さらに、主ゲート電極３５の表面、及び高濃度のソース／ドレイン領域３９の表面にサリサイド膜４０が形成される。
ここで、第１、第２の電子貯蔵部３３，３４におけるトンネル酸化層３３ａ，３４ａ及びカップリング酸化層３３ｃ，３４ｃは、ポテンシャル井戸層３３ｂ，３４ｂに比べて相対的にエネルギーバンドギャップの大きい物質で構成する反面、ポテンシャル井戸層３３ｂ，３４ｂは、トンネル酸化層３３ａ，３４ａ及びカップリング酸化層３３ｃ，３４ｃに比べて相対的にエネルギーバンドギャップは小さく、誘電率は大きく、トラップ密度は小さい物質で構成する。
例えば、トンネル酸化層３３ａ，３４ａ及びカップリング酸化膜３３ｃ，３４ｃは、ＳｉＯ2、Ａｌ2Ｏ3、Ｙ2Ｏ3Ｓなどで構成し、ポテンシャル井戸層３３ｂ，３４ｂはＨｆＯ2、ＺｒＯ2、ＢａＺｒＯ2、ＢａＴｉＯ2、Ｔａ2Ｏ5、ＺｒＳｉＯ4、ランタン系酸化膜または窒化膜などで構成する。
例えば、トンネル酸化層３３ａ，３４ａ及びカップリング酸化膜３３ｃ，３４ｃは、ＳｉＯ2、Ａｌ2Ｏ3、Ｙ2Ｏ3Ｓなどで構成し、ポテンシャル井戸層３３ｂ，３４ｂはＨｆＯ2、ＺｒＯ2、ＢａＺｒＯ2、ＢａＴｉＯ2、Ｔａ2Ｏ5、ＺｒＳｉＯ4、ランタン系酸化膜または窒化膜などで構成する。
上述の通り、ポテンシャル井戸層３３ｂ，３４ｂのエネルギーバンドギャップが、トンネル酸化膜３３ａ，３４ａ及びカップリング酸化膜３３ｃ，３４ｃのエネルギーバンドギャップより小さいため、ポテンシャル井戸層３３ｂ，３４ｂにポテンシャル井戸が形成される。
図３はトンネル酸化層としてＳｉＯ2を、ポテンシャル井戸層としてＴａ2Ｏ5を、またカップリング酸化層としてＡｌ2Ｏ3を使用した場合、図２のIII-III’で示した部分に形成される平衡状態のエネルギーバンドの構造を示したものである。
上述の通り、トンネル酸化層３３ａ，３４ａとカップリング酸化層３３ｃ，３４ｃとの間のポテンシャル井戸層３３ｂ、３４ｂには、ポテンシャル井戸が形成される。このポテンシャル井戸にＣＨＥＩ（Channel Hot Electron Injection）方式で電子を注入するか、またはＦＮトンネリング方式で電子を取り出すことにより、ポテンシャル井戸層３３ｂ，３４ｂの下部の半導体基板３１の電位を変化させることができる。
また、かかる電位の変化に従って、電流を流せるか、または遮断することにより、ポテンシャル井戸層３３ｂ、３４ｂの各々に、１ビットの不揮発性メモリ素子を具現できる。よって、１つのトランジスタで２ビットを具現できる。
また、かかる電位の変化に従って、電流を流せるか、または遮断することにより、ポテンシャル井戸層３３ｂ、３４ｂの各々に、１ビットの不揮発性メモリ素子を具現できる。よって、１つのトランジスタで２ビットを具現できる。
以下、本発明の不揮発性メモリ素子の駆動方法について、より詳しく説明する。
説明の前に、ソース／ドレイン領域３９と称した不純物拡散層は、一方はソース領域として、他方はドレイン領域として固定されたのではなく、印加されるバイアス電圧値に応じて、ソース領域またはドレイン領域として決定されるのである。よって、以下ではソース／ドレイン領域と称さず、第１の電子貯蔵部３３に近い不純物拡散層はＶｓｄ１と、第２の電子貯蔵部３４に近い不純物拡散層はＶｓｄ２とする。
説明の前に、ソース／ドレイン領域３９と称した不純物拡散層は、一方はソース領域として、他方はドレイン領域として固定されたのではなく、印加されるバイアス電圧値に応じて、ソース領域またはドレイン領域として決定されるのである。よって、以下ではソース／ドレイン領域と称さず、第１の電子貯蔵部３３に近い不純物拡散層はＶｓｄ１と、第２の電子貯蔵部３４に近い不純物拡散層はＶｓｄ２とする。
図４は本発明に係る第１の電子貯蔵部３３のみを選択的にプログラムさせる過程を示した図である。
主ゲート電極３５とＶｓｄ１の各々に、一定の正の電圧（＋）Ｖｇ ｐｇｍ、（＋）Ｖｓｄ ｐｇｍを印加し、半導体基板３１はＶｓｄ２と接地（ground）する。これにより、Ｖｓｄ２からＶｓｄ１に電子が流れ、Ｖｓｄ１の付近でチャンネル電子が熱電子となる。また、垂直電界により電子が第１の電子貯蔵部３３のポテンシャル井戸層３３ｂに注入され、第１の電子貯蔵部３３がプログラムされる。
主ゲート電極３５とＶｓｄ１の各々に、一定の正の電圧（＋）Ｖｇ ｐｇｍ、（＋）Ｖｓｄ ｐｇｍを印加し、半導体基板３１はＶｓｄ２と接地（ground）する。これにより、Ｖｓｄ２からＶｓｄ１に電子が流れ、Ｖｓｄ１の付近でチャンネル電子が熱電子となる。また、垂直電界により電子が第１の電子貯蔵部３３のポテンシャル井戸層３３ｂに注入され、第１の電子貯蔵部３３がプログラムされる。
図５は本発明に係る第２の電子貯蔵部３４のみを選択的にプログラムさせる過程を示した図である。
主ゲート電極３５とＶｓｄ２の各々に、一定の正の電圧（＋）Ｖｇ ｐｇｍ、（＋）Ｖｓｄ ｐｇｍを印加させ、半導体基板３１はＶｓｄ１と接地する。これにより、Ｖｓｄ１からＶｓｄ２に電子が流れ、Ｖｓｄ２の付近でチャンネル電子が熱電子となる。また、垂直電界により電子が第２の電子貯蔵部３４のポテンシャル井戸層３４ｂに注入され、第２の電子貯蔵部３４がプログラムされる。
主ゲート電極３５とＶｓｄ２の各々に、一定の正の電圧（＋）Ｖｇ ｐｇｍ、（＋）Ｖｓｄ ｐｇｍを印加させ、半導体基板３１はＶｓｄ１と接地する。これにより、Ｖｓｄ１からＶｓｄ２に電子が流れ、Ｖｓｄ２の付近でチャンネル電子が熱電子となる。また、垂直電界により電子が第２の電子貯蔵部３４のポテンシャル井戸層３４ｂに注入され、第２の電子貯蔵部３４がプログラムされる。
図６は本発明に係るブロック単位またはページ単位で消去する過程を示した図である。
主ゲート電極３５に一定の負の電圧（−）Ｖｇ ｅｒｓを印加し、Ｖｓｄ１及びＶｓｄ２には接地電圧又は一定の正の電圧（＋）Ｖｓｄ ｅｒｓを印加する。また半導体基板３１は接地またはフローティングさせる。
これにより、第１、第２の電子貯蔵部３３，３４のポテンシャル井戸層３３ｂ，３４ｂに貯蔵されていた電子は、Ｆ／ＮトンネリングしてＶｓｄ１及びＶｓｄ２の方に抜け出るか、またはＶｓｄ１及びＶｓｄ２からポテンシャル井戸層３３ｂ、３４ｂにホットホール注入（Hot Hole Injection：ＨＨＩ）されて消去される。
主ゲート電極３５に一定の負の電圧（−）Ｖｇ ｅｒｓを印加し、Ｖｓｄ１及びＶｓｄ２には接地電圧又は一定の正の電圧（＋）Ｖｓｄ ｅｒｓを印加する。また半導体基板３１は接地またはフローティングさせる。
これにより、第１、第２の電子貯蔵部３３，３４のポテンシャル井戸層３３ｂ，３４ｂに貯蔵されていた電子は、Ｆ／ＮトンネリングしてＶｓｄ１及びＶｓｄ２の方に抜け出るか、またはＶｓｄ１及びＶｓｄ２からポテンシャル井戸層３３ｂ、３４ｂにホットホール注入（Hot Hole Injection：ＨＨＩ）されて消去される。
なお、図面に示してはいないが、ブロックまたはページ単位ではなく、ビット単位で消去する場合には、主ゲート電極３５に一定の負の電圧（−）Ｖｇ ｅｒｓを印加し、半導体基板３１は接地、またはフローティングさせる。そして、消去しようとするビットに近いソース／ドレイン領域には消去バイアスを印加し、消去しないビットに近いソース／ドレイン領域はフローティングさせる。
例えば、第１の電子貯蔵部３３のみを消去する場合、主ゲート電極３５には一定の負の電圧（−）Ｖｇ ｅｒｓを印加し、Ｖｓｄ１には接地電圧又は一定の正の電圧（＋）Ｖｓｄ ｅｒｓを印加する。また、半導体基板３１は接地、またはフローティングさせ、Ｖｓｄ２はフローティングさせる。
逆に、第２の電子貯蔵部３４のみを消去する場合は、主ゲート電極３５には一定の負の電圧（−）Ｖｇ ｅｒｓを印加し、半導体基板３１は接地、またはフローティングさせる。また、Ｖｓｄ２には接地電圧または一定の正の電圧（＋）Ｖｓｄ ｅｒｓを印加し、Ｖｓｄ１はフローティングさせる。
一方、貯蔵されたデータを読み取る過程は以下の通りである。
図７は本発明に係るプログラム状態の電子貯蔵部３３を読み取る過程を示した図であり、図８は本発明に係る消去状態の第１の電子貯蔵部３３を読み取る過程を示した図である。
図７は本発明に係るプログラム状態の電子貯蔵部３３を読み取る過程を示した図であり、図８は本発明に係る消去状態の第１の電子貯蔵部３３を読み取る過程を示した図である。
第１の電子貯蔵部３３に貯蔵されたデータを読み取るためには、主ゲート電極３５及びＶｓｄ２に一定の正の電圧（＋）Ｖｇ ｒｅｆ、（＋）Ｖｓｄ ｒを印加し、半導体基板３１とＶｄｓ１は接地する。
万一、第１の電子貯蔵部３３がプログラム状態であれば、図７に示すように、第１の電子貯蔵部３３のポテンシャル井戸層３３ｂに注入された電子が、直下のチャンネル領域の電位を局部的に増加させる。これによりポテンシャル障壁（Potential Barrier）が形成され、このポテンシャル障壁によりＶｓｄ１からチャンネルへの電子注入が妨げられて、電流が流れなくなり、第１の電子貯蔵部３３のプログラム状態を読み取ることができる。
また、第１の電子貯蔵部３３が消去状態であれば、図８に示すように、第１の電子貯蔵部３３のポテンシャル井戸層３３ｂに注入された電子がないため、Ｖｓｄ１からチャンネルに電子を容易に注入できる。よって、電流が流れ、消去状態を読み取ることができるようになる。
この際、チャンネル領域の電位は、Ｖｓｄ２に印加されたバイアス電圧により決定される。
よって、第１の電子貯蔵部３３が過消去された状態であっても、第１の電子貯蔵部３３の消去状態を正確に読み取ることができる。即ち、本発明の主ゲート電極３５は制御ゲートの機能だけではなく、選択ゲートの機能も果たしているため、過消去の問題を解決することができる。
よって、第１の電子貯蔵部３３が過消去された状態であっても、第１の電子貯蔵部３３の消去状態を正確に読み取ることができる。即ち、本発明の主ゲート電極３５は制御ゲートの機能だけではなく、選択ゲートの機能も果たしているため、過消去の問題を解決することができる。
また、過消去によってしきい値電圧が０以下となった場合にも、データを正確に読み取れるため、しきい値電圧が０以下に下がることを許容する。即ち、しきい値電圧ウインドウを広げることができる。
このような読み取り方法は、第２の電子貯蔵部３３を読み取る過程に適用できる。
このような読み取り方法は、第２の電子貯蔵部３３を読み取る過程に適用できる。
なお、第１、第２の電子貯蔵部３３，３４が全てプログラムされた状態である場合、いずれか一方のデータを読み取る過程は以下の通りである。
図９は本発明に係る第１、第２の貯蔵部が全てプログラムされた状態において、第２の電子貯蔵部のデータを読み取る過程を示した図である。
図９は本発明に係る第１、第２の貯蔵部が全てプログラムされた状態において、第２の電子貯蔵部のデータを読み取る過程を示した図である。
主ゲート電極３５及びＶｓｄ１の各々に一定の正の電圧（＋）Ｖｇ ｒｅｆ、（＋）Ｖｓｄ ｒを印加し、半導体基板３１とＶｓｄ２は接地する。
この際、正の電圧が印加されるＶｓｄ１がドレインであり、負の電圧が印加されるＶｓｄ２はソースである。
この際、正の電圧が印加されるＶｓｄ１がドレインであり、負の電圧が印加されるＶｓｄ２はソースである。
この場合、第２の電子貯蔵部３４のポテンシャル井戸層３４ｂに注入された電子が、直下のチャンネル領域の電位を局部的に増加させて、ポテンシャル障壁を形成する。これにより、Ｖｓｄ２からチャンネルへの電子注入を妨げられて電流が流れなくなり、第２の電子貯蔵部３４のプログラム状態を読み取ることになる。
この際、第１の電子貯蔵部３３のポテンシャル井戸層３３ｂの直下のチャンネル領域の電位は、Ｖｓｄ１に印加されたバイアス電圧により決定される。よって、第１の電子貯蔵部３３のポテンシャル井戸層３３ｂに注入されている電子は、チャンネル領域の電位及び電流に影響を及ぼさないため、第２の電子貯蔵部３４のプログラム状態を正常に読み取ることができる。
以上、説明した内容を通じて、当業者であれば、本発明の技術思想を離脱しない範囲で多様な変更及び修正が可能なことが分かるだろう。よって、本発明の技術的範囲は実施形態に記載した内容に限定されることではなく、特許請求の範囲によって定められなければならない。
３１ 半導体基板
３２ 主ゲート酸化膜
３３ａ，３４ａ トンネル酸化層
３３ｂ，３４ｂ ポテンシャル井戸層
３３ｃ，３４ｃ カップリング酸化層
３５ 主ゲート電極
３６ 側壁スペーサ
３７ ポリ酸化膜
３８ ＬＤＤ領域
３９ ソース／ドレイン領域
４０ サリサイド膜
３２ 主ゲート酸化膜
３３ａ，３４ａ トンネル酸化層
３３ｂ，３４ｂ ポテンシャル井戸層
３３ｃ，３４ｃ カップリング酸化層
３５ 主ゲート電極
３６ 側壁スペーサ
３７ ポリ酸化膜
３８ ＬＤＤ領域
３９ ソース／ドレイン領域
４０ サリサイド膜
Claims (15)
- 半導体基板と、
前記半導体基板に形成される主ゲート絶縁膜と、
前記主ゲート絶縁膜の両側の半導体基板に各々形成される第１、第２の電子貯蔵部と、
前記主ゲート絶縁膜および第１、第２の電子貯蔵部上に形成される主ゲート電極と、
前記主ゲート絶縁膜及び第１、第２の電子貯蔵部の両側の半導体基板内に形成されるソース／ドレイン領域とを含んで構成されることを特徴とする不揮発性メモリ素子。 - 前記第１、第２の電子貯蔵部の各々は、トンネル酸化層、ポテンシャル井戸層、及びカップリング酸化層が積層された構造を有することを特徴とする請求項１に記載の不揮発性メモリ素子。
- 前記ポテンシャル井戸層は、前記トンネル酸化層及びカップリング酸化層よりエネルギーバンドギャップの小さい物質からなることを特徴とする請求項２に記載の不揮発性メモリ素子。
- 前記ポテンシャル井戸層は、前記トンネル酸化層及びカップリング酸化層より誘電率が大きく、かつ、トラップ密度が小さい物質からなることを特徴とする請求項２に記載の不揮発性メモリ素子。
- 前記トンネル酸化膜及びカップリング酸化層は、ＳｉＯ2、Ａｌ2Ｏ3、Ｙ2Ｏ3のうち何れか一つからなることを特徴とする請求項２に記載の不揮発性メモリ素子。
- 前記ポテンシャル井戸層は、ＨｆＯ2、ＺｒＯ2、ＢａＺｒＯ2、ＢａＴｉＯ2、Ｔａ2Ｏ5、ＺｒＳｉＯ4、ランタン系酸化膜または窒化膜のうち何れか一つからなることを特徴とする請求項２に記載の不揮発性メモリ素子。
- 前記主ゲート電極及びソース／ドレイン領域の表面に形成されるシリサイド層をさらに含むことを特徴とする請求項１に記載の不揮発性メモリ素子。
- 半導体基板に形成される主ゲート絶縁膜と、前記主ゲート絶縁膜の両側の半導体基板に各々形成される第１、第２の電子貯蔵部と、前記主ゲート絶縁膜および前記第１、第２の電子貯蔵部上に形成される主ゲート電極と、前記主ゲート絶縁膜及び第１、第２の電子貯蔵部の両側の半導体基板内に形成されるソース／ドレイン領域とを含んで構成される不揮発性メモリ素子の駆動方法において、
所定のプログラムバイアス条件に従って、前記ソース領域からドレイン領域に電子が流れ、ドレイン領域の付近でチャンネル電子が熱電子となり、ドレイン領域付近の垂直電界により、電子が前記第１の電子貯蔵部または第２の電子貯蔵部に注入される方式でプログラム動作を行うことを特徴とする不揮発性メモリ素子の駆動方法。 - 前記プログラムバイアス条件は、
前記主ゲート電極及びドレイン領域には一定の正の電圧を印加し、前記ソース領域及び半導体基板には接地電圧を印加することを特徴とする請求項８に記載の不揮発性メモリ素子の駆動方法。 - 半導体基板に形成される主ゲート絶縁膜と、前記主ゲート絶縁膜の両側の半導体基板に各々形成される第１、第２の電子貯蔵部と、前記主ゲート絶縁膜および前記第１、第２の電子貯蔵部上に形成される主ゲート電極と、前記主ゲート絶縁膜及び第１、第２の電子貯蔵部の両側の半導体基板内に形成されるソース／ドレイン領域とを含んで構成される不揮発性メモリ素子の駆動方法において、
所定の消去バイアス条件に従って、前記第１、第２の電子貯蔵部に貯蔵された電子がＦ／Ｎトンネリングして、前記ソース／ドレイン領域に抜け出る方式、又は前記ソース／ドレイン領域の熱正孔が前記第１、第２の電子貯蔵部に注入されて、第１、第２の電子貯蔵部に貯蔵されている電子と結合する方式で、前記第１、第２の電子貯蔵部を同時に、または一部を消去することを特徴とする不揮発性メモリ素子の駆動方法。 - 前記第１、第２の電子貯蔵部を同時に消去するバイアス条件は、
前記ゲートには一定の負の電圧を印加し、前記ソース／ドレイン領域にはグラウンド電圧又は一定の正の電圧を印加し、また半導体基板にはフローティング（Floating）またはグラウンド電圧を印加することを特徴とする請求項１０に記載の不揮発性メモリ素子の駆動方法。 - 前記第１、第２の電子貯蔵部のうち何れか一つを消去するバイアス条件は、
前記ゲートに一定の負の電圧を印加し、消去する第１または第２の電子貯蔵部に隣接したソース／ドレイン領域にはグラウンド電圧または一定の正の電圧を印加し、消去しない第１または第２の電子貯蔵部に隣接したソース／ドレイン領域はフローティングさせ、また前記半導体基板にはフローティング又はグラウンド電圧を印加することを特徴とする請求項１０に記載の不揮発性メモリ素子の駆動方法。 - 半導体基板に形成される主ゲート絶縁膜と、前記主ゲート絶縁膜の両側の半導体基板に各々形成される第１、第２の電子貯蔵部と、前記主ゲート絶縁膜および前記第１、第２の電子貯蔵部上に形成される主ゲート電極と、前記主ゲート絶縁膜及び第１、第２の電子貯蔵部の両側の半導体基板内に形成されるソース／ドレイン領域とを含んで構成される不揮発性メモリ素子の駆動方法において、
所定のリードバイアス条件に従って、前記ソース／ドレイン領域の間に電流が流れると、消去状態と認識し、電流が流れないと、プログラム状態と認識するリバースバイアス方式で、前記第１又は第２の電子貯蔵部に対するデータ読み取り動作を行うことを特徴とする不揮発性メモリ素子の駆動方法。 - 前記リードバイアス条件は、
前記読み取りのための第１又は第２の電子貯蔵部の反対側のソース／ドレイン領域及び主ゲート電極には一定の正の電圧を印加し、前記読み取ろうとする第１又は第２の電子貯蔵部に隣接したソース／ドレイン領域及び半導体基板には接地電圧を印加することを特徴とする請求項１３に記載の不揮発性メモリ素子の駆動方法。 - 消去された第１又は第２の電子貯蔵部に対する読み取り動作を行う場合、前記主ゲート電極の下部半導体基板の電位は、読み取ろうとする第１又は第２の電子貯蔵部の反対側のソース／ドレイン領域に印加する正の電圧により決定され、主ゲート電極に印加する正の電圧によりソース／ドレイン領域間に電流が流れることになり、該当電子貯蔵部の消去状態を認識することを特徴とする請求項１４に記載の不揮発性メモリ素子の駆動方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040042120A KR100577311B1 (ko) | 2004-06-09 | 2004-06-09 | 비휘발성 메모리 소자 및 그 구동방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005354074A true JP2005354074A (ja) | 2005-12-22 |
Family
ID=35588209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005169703A Pending JP2005354074A (ja) | 2004-06-09 | 2005-06-09 | 不揮発性メモリ素子及びその駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7242612B2 (ja) |
| JP (1) | JP2005354074A (ja) |
| KR (1) | KR100577311B1 (ja) |
| CN (1) | CN100380669C (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660840B1 (ko) * | 2004-10-08 | 2006-12-26 | 삼성전자주식회사 | 다층의 터널링 장벽층을 포함하는 비휘발성 메모리 소자및 그 제조 방법 |
| US20070247924A1 (en) * | 2006-04-06 | 2007-10-25 | Wei Zheng | Methods for erasing memory devices and multi-level programming memory device |
| KR100879670B1 (ko) * | 2006-12-12 | 2009-01-21 | 리디스 테크놀로지 인코포레이티드 | 반도체 메모리 셀의 구조 및 제조 방법 |
| KR20090049834A (ko) * | 2007-11-14 | 2009-05-19 | 삼성전자주식회사 | 반도체 소자, 그 제조방법 및 동작 방법 |
| JP5308024B2 (ja) * | 2007-12-28 | 2013-10-09 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| US7902587B2 (en) * | 2008-04-17 | 2011-03-08 | United Microelectronics Corp. | Non-volatile memory cell |
| US8633074B2 (en) | 2008-09-17 | 2014-01-21 | Spansion Llc | Electrically programmable and erasable memory device and method of fabrication thereof |
| US8404549B2 (en) * | 2008-11-06 | 2013-03-26 | Spansion Llc | Fabricating method of mirror bit memory device having split ONO film with top oxide film formed by oxidation process |
| KR101070755B1 (ko) | 2009-04-29 | 2011-10-07 | 고려대학교 산학협력단 | 멀티 펑션 비휘발성 메모리 소자 및 그의 제조 방법 |
| KR101064593B1 (ko) | 2009-05-12 | 2011-09-15 | 고려대학교 산학협력단 | 1셀 4비트의 비휘발성 메모리 소자 및 그 제조 방법 |
| US9799668B2 (en) * | 2013-06-25 | 2017-10-24 | Intel Corporation | Memory cell having isolated charge sites and method of fabricating same |
| US9368644B2 (en) * | 2013-12-20 | 2016-06-14 | Cypress Semiconductor Corporation | Gate formation memory by planarization |
| CN105336740B (zh) * | 2014-08-13 | 2019-11-19 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN108028271B (zh) * | 2016-08-17 | 2020-08-14 | 华为技术有限公司 | 存储装置及其制作方法、数据读写方法 |
| CN112349328B (zh) * | 2020-10-21 | 2021-08-17 | 中天弘宇集成电路有限责任公司 | 电荷捕获型快闪存储器的编程方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714412A (en) * | 1996-12-02 | 1998-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Multi-level, split-gate, flash memory cell and method of manufacture thereof |
| US6243289B1 (en) * | 1998-04-08 | 2001-06-05 | Micron Technology Inc. | Dual floating gate programmable read only memory cell structure and method for its fabrication and operation |
| DE10036911C2 (de) | 2000-07-28 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung einer Multi-Bit-Speicherzelle |
| US6720614B2 (en) * | 2001-08-07 | 2004-04-13 | Macronix International Co., Ltd. | Operation method for programming and erasing a data in a P-channel sonos memory cell |
| JP2003258128A (ja) * | 2002-02-27 | 2003-09-12 | Nec Electronics Corp | 不揮発性半導体記憶装置およびその製造方法ならびにその動作方法 |
| US6462375B1 (en) * | 2002-04-01 | 2002-10-08 | Silicon Based Technology Corp. | Scalable dual-bit flash memory cell and its contactless flash memory array |
| KR100493022B1 (ko) * | 2002-07-10 | 2005-06-07 | 삼성전자주식회사 | Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법 |
| KR100480645B1 (ko) * | 2003-04-01 | 2005-03-31 | 삼성전자주식회사 | 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법 |
| TWI229924B (en) * | 2004-02-10 | 2005-03-21 | Powerchip Semiconductor Corp | Method of manufacturing non-volatile memory cell |
| US6963508B1 (en) * | 2004-04-22 | 2005-11-08 | Fuja Shone | Operation method for non-volatile memory |
-
2004
- 2004-06-09 KR KR1020040042120A patent/KR100577311B1/ko not_active IP Right Cessation
-
2005
- 2005-06-09 US US11/148,532 patent/US7242612B2/en not_active Expired - Fee Related
- 2005-06-09 JP JP2005169703A patent/JP2005354074A/ja active Pending
- 2005-06-09 CN CNB2005100769486A patent/CN100380669C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1716615A (zh) | 2006-01-04 |
| KR20050116977A (ko) | 2005-12-14 |
| US7242612B2 (en) | 2007-07-10 |
| US20060035433A1 (en) | 2006-02-16 |
| CN100380669C (zh) | 2008-04-09 |
| KR100577311B1 (ko) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005354074A (ja) | 不揮発性メモリ素子及びその駆動方法 | |
| US7177192B2 (en) | Method of operating a flash memory device | |
| US7391652B2 (en) | Method of programming and erasing a p-channel BE-SONOS NAND flash memory | |
| US7450418B2 (en) | Non-volatile memory and operating method thereof | |
| JP5325913B2 (ja) | 不揮発性フラッシュメモリ | |
| JP4422556B2 (ja) | 不揮発性半導体記憶装置およびその書き込み方法 | |
| US20070297244A1 (en) | Top Dielectric Structures in Memory Devices and Methods for Expanding a Second Bit Operation Window | |
| JP2005012219A (ja) | Ｓｏｎｏｓメモリ素子及びそのデータ消去方法 | |
| KR20090006174A (ko) | 메모리 디바이스들을 소거하고 메모리 디바이스를 멀티 레벨로 프로그램하기 위한 방법들 | |
| KR100532429B1 (ko) | 바이트 오퍼레이션 비휘발성 반도체 메모리 장치 | |
| JP2006252670A (ja) | 不揮発性メモリの駆動方法およびこれに用いられる不揮発性メモリ | |
| US7405972B1 (en) | Non-volatile memory array | |
| US7599229B2 (en) | Methods and structures for expanding a memory operation window and reducing a second bit effect | |
| US6504759B2 (en) | Double-bit non-volatile memory unit and corresponding data read/write method | |
| US7561470B2 (en) | Double-side-bias methods of programming and erasing a virtual ground array memory | |
| KR100601915B1 (ko) | 비휘발성 메모리 소자 | |
| US20080121980A1 (en) | Bottom Dielectric Structures and High-K Memory Structures in Memory Devices and Methods for Expanding a Second Bit Operation Window | |
| US20070297243A1 (en) | Memory Structures for Expanding a Second Bit Operation Window | |
| KR20050069131A (ko) | 비휘발성 메모리 소자 | |
| KR100606531B1 (ko) | 플래쉬 메모리 소자의 구동 방법 | |
| US7554851B2 (en) | Reset method of non-volatile memory | |
| US20070242514A1 (en) | NAND-structured nonvolatile memory cell | |
| US20050190595A1 (en) | Split-gate P-channel flash memory cell with programming by band-to-band hot electron method | |
| JP2004319544A (ja) | 半導体メモリ | |
| JP2001156187A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080901 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081201 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090330 |