DE102004050641B4

DE102004050641B4 - Ladungsfangende Speicherzelle

Info

Publication number: DE102004050641B4
Application number: DE102004050641A
Authority: DE
Inventors: Martin Dr. Verhoeven
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2004-09-29
Filing date: 2004-10-18
Publication date: 2008-10-02
Anticipated expiration: 2024-10-19
Also published as: US20060067122A1; DE102004050641A1

Abstract

Ladungsfangende Speicherzelle, die Folgendes umfasst:
eine Halbleiterschicht (1) oder ein Halbleitersubstrat (1) mit einer Hauptfläche;
ein Sourcegebiet (S), ein Kanalgebiet (C) und ein Draingebiet (D), die an der Hauptfläche angeordnet sind;
eine Speicherschichtsequenz aus dielektrischen Materialien, die für das Ladungsfangen vorgesehen ist,
mit einer unteren Begrenzungsschicht (2), einer Speicherschicht (3) und einer oberen Begrenzungsschicht (4),
wobei die Speicherschichtsequenz auf der Hauptfläche mindestens neben Übergängen zwischen dem Sourcegebiet (S) und dem Kanalgebiet (C) und zwischen dem Draingebiet (D) und dem Kanalgebiet (C) in Bereichen angeordnet ist, die Übergänge des Sourcegebiets (S) und des Draingebiets (D) dem Kanalgebiet (C) zugewandt bedecken;
eine Gateelektrode (G), die über dem Kanalgebiet (C) und von der Halbleiterschicht (1) oder dem Halbleitersubstrat (1) elektrisch isoliert ist; und
dass das Sourcegebiet (S) und das Draingebiet (D) bezüglich des Kanalgebiets (C) geringfügig vertieft sind, wobei die Speicherschichtsequenz bezüglich einer von einer Sourceelektrode...

Description

Die vorliegende Erfindung betrifft ladungsfangende Speicherzellen, insbesondere Speicherzellen vom SONOS- oder NROM-Typ.
Nichtflüchtige Speicherzellen, die elektrisch programmiert und gelöscht werden können, können als ladungsfangende Speicherzellen realisiert werden, die eine Speicherschichtsequenz aus dielektrischen Materialien umfassen mit einer Speicherschicht zwischen Begrenzungsschichten aus dielektrischem Material, das eine größere Energiebandlücke als das Material der Speicherschicht aufweist. Diese Speicherschichtsequenz ist zwischen einem Kanalgebiet innerhalb einer Halbleiterschicht oder eines Halbleitersubstrats und einer Gateelektrode angeordnet, die dafür vorgesehen ist, den Kanal mit Hilfe einer angelegten elektrischen Spannung zu steuern. Das Programmieren der Zelle erfolgt durch die Beschleunigung von Ladungsträgern, insbesondere Elektronen, in dem Kanalgebiet, um Ladungsträger mit einer kinetischen Energie zu erzeugen, die ausreicht, daß sie die Begrenzungsschicht durchdringen und in der Speicherschicht gefangen werden. Source- und Draingebiete sind an beiden Enden des Kanalgebiets vorgesehen, um die beschleunigende elektrische Spannung anzulegen.
Die Schwellwertspannung der Transistorstruktur wird gemessen, wenn der programmierte Zustand der Speicherzelle gelesen wird. Es ist möglich, durch das Anlegen von umgekehrten Arbeitsspannungen Bits an beiden Kanalenden zu speichern. Dies bedeutet, daß in jeder ladungsfangenden Speicherzelle zwei Bit programmiert werden können. Beispiele von ladungsfangenden Speicherzellen sind die SONOS-Speicherzellen, bei denen jede Begrenzungsschicht ein Oxid des Halbleitermaterials und die Speicherschicht ein Nitrid des Halbleitermaterials, üblicherweise Silizium, ist.
Die Speicherschicht kann mit einem anderen dielektrischen Material substituiert werden, vorausgesetzt die Energiebandlücke ist kleiner als die Energiebandlücke der Begrenzungsschichten. Die Differenz bei den Energiebandlücken sollte so groß wie möglich sein, um eine gute Ladungsträgerbegrenzung und somit eine gute Datenerhaltung sicherzustellen. Wenn Siliziumdioxid als Begrenzungsschichten verwendet wird, kann die Speicherschicht Tantaloxid, Cadmiumsilicat, Titanoxid, Zirconiumoxid oder Aluminiumoxid sein. Als das Material der Speicherschicht kann auch eigenleitendes (nichtdotiertes) Silizium verwendet werden.
Eine Veröffentlichung von B. Eitan et al., "NROM: A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell" in IEEE Electron Device Letters, Band 21, Seiten 543 bis 545 (2000), beschreibt eine ladungsfangende Speicherzelle mit einer Speicherschichtsequenz aus Oxid, Nitrid und Oxid, die speziell dafür ausgelegt ist, mit einer Lesespannung betrieben zu werden, die der Programmierungsspannung entgegengesetzt ist (entgegengesetztes Lesen – reverse read). Die Oxid-Nitrid-Oxid-Schichtsequenz ist speziell dafür ausgelegt, den Tunnelungsbereich zu vermeiden und die vertikale Erhaltung der gefangenen Ladungsträger zu garantieren. Die Oxidschichten sind so spezifiziert, daß sie eine Dicke von über 5 nm aufweisen.
Ein bevorzugtes Verfahren zum Programmieren einer ladungsfangenden Speicherzelle ist die "Channel-Hot-Electron-(CHE)-Injektion", was bedeutet, daß sich durch den Kanal bewegende und durch eine zwischen Sourceelektrode und Drainelektrode angelegte Spannung beschleunigte Elektronen ausreichend kinetische Energie aufnehmen, daß sie die untere Begrenzungsschicht der Speicherschichtsequenz, die zwischen dem Kanalgebiet und der Gateelektrode angeordnet ist, durchdringen können. Bei gewöhnlichen Speicherzellstrukturen ist die Effizienz dieses Programmierungsprozesses gering, weil die Elektronen in einer bezüglich der geraden Flugbahn zwischen Sourceelektrode und Drainelektrode senkrecht verlaufenden Richtung gestreut werden müssen, was am wahrscheinlichsten ist, weil das Draingebiet, an dem im Vergleich zum Sourcegebiet ein positives elektrisches Potential anliegt und das deshalb die Elektronen anzieht, in einer geraden Längserstreckung des Kanals liegt. Die Speicherschichtsequenz ist über dem Halbleitermaterial zwischen dem Halbleiterkörper und der Gateelektrode angeordnet. Deshalb müssen die Elektronen nach oben gestreut werden, um durch die Interferenz von streuenden Verunreinigungen im Halbleitermaterial in die Speicherschicht oder fangende Schicht injiziert zu werden.
Aus der US 2003/0104665 A1 sind ein nichtflüchtiges Halbleiterspeicherbauelement und ein zugehöriges Herstellungsverfahren bekannt. Bei diesem Halbleiterspeicherbauelement besitzt die Halbleiteroberfläche im LDD-Bereich eine geneigte Flanke, über die eine für das Einfangen von Ladungsträgern vorgesehene ONO-Speicherschichtfolge verläuft. Es ist so eine geradlinige Injektion heißer Elektronen in die Speicherschicht möglich. Zur Speicherung eines Bits sowohl sourceseitig als auch drainseitig ist eine unsymmetrische Anordnung angegeben, bei der der Sourcebereich jeweils ohne Stufe in der Halbleiteroberfläche in den Kanal übergeht.
Eine Aufgabe der vorliegenden Erfindung besteht in der Verbesserung der geringen Schreibeffizienz von ladungsfangenden Speicherzellen, insbesondere von NROM-Speicherzellen.
Eine weitere Aufgabe der Erfindung besteht in dem Beschleunigen des Programmierungsvorgangs der Speicherzelle.
Noch eine weitere Aufgabe der Erfindung besteht in der Offenbarung, wie diese Aufgaben innerhalb des Rahmens von Standardproduktionsverfahren erreicht werden können.
Diese und weitere Aufgaben und Vorteile der Erfindung ergeben sich aus der folgenden kurzen Beschreibung der Zeichnungen, der ausführlichen Beschreibung und den beigefügten Ansprüchen und Zeichnungen.
Die beigefügte Figur zeigt einen Querschnitt durch ein bevorzugtes Beispiel der ladungsfangenden Speicherzelle gemäß der vorliegenden Erfindung.
Die erfindungsgemäße ladungsfangende Speicherzelle umfaßt eine Anordnung aus Source-, Kanal- und Draingebieten auf einer Hauptfläche einer Halbleiterschicht oder eines Halbleitersubstrats derart, daß die Source- und Draingebiete bezüglich des Hauptteils des Kanalgebiets geringfügig vertieft sind. Mindestens ein Abschnitt der Speicherschichtsequenz ist über die gerade Längserstreckung des Kanals angeordnet. Diese Geometrie ermöglicht eine effizientere Injektion von Elektronen in die Speicherschicht durch Vorwärtsstreuung. Dies entspricht kürzeren Schreibzeiten und einer höheren Arbeitsgeschwindigkeit der Speicherzelle.
Die Figur zeigt einen Querschnitt durch eine bevorzugte Ausführungsform der erfindungsgemäßen Speicherzelle. Eine Halbleiterschicht oder ein Halbleitersubstrat 1 ist mit einem Sourcegebiet S, einem Kanalgebiet C und einem Draingebiet D an einer Hauptfläche versehen. Das Sourcegebiet S und das Draingebiet D sind im Halbleitermaterial als dotierte Gebiete mit der gleichen Leitfähigkeitsart ausgebildet. Das Substrat 1 ist bevorzugt mit einer niedrigen Grunddotierung vom entgegengesetzten Leitfähigkeitstyp versehen. Das Kanalgebiet C wird durch eine Gateelektrode G gesteuert, die über dem Kanalgebiet angeordnet und durch dielektrisches Material elektrisch vom Halbleitermaterial isoliert ist. Das dielektrische Material umfaßt das Speicherungsmittel, das eine Speicherschichtsequenz ist, die eine untere Begrenzungsschicht 2, eine Speicherschicht 3 und eine obere Begrenzungsschicht 4 umfaßt. Da das Ladungsfangen in der Nähe des Drainübergangs stattfindet, das heißt der Grenze des Draingebiets, die dem Kanalgebiet zugewandt ist, reicht es aus, wenn die Speicherschichtsequenz mindestens über dem Drainübergang am Ende des Kanals vorgesehen ist.
Zwei Informationsbit können in der ladungsfangenden Speicherzelle lediglich dadurch gespeichert werden, daß die angelegte Beschleunigungsspannung zwischen Sourceelektrode und Drainelektrode umgekehrt wird. Es wird deshalb bevorzugt, die Speicherschichtsequenz auch neben dem Sourceübergang dem Kanalgebiet zugewandt zu haben. Eine ausreichende elektrische Isolierung der Gateelektrode vom Halbleitermaterial erhält man durch eine einzige dielektrische Schicht in den Gebieten, wo kein Ladungsfangen stattfindet. Bei der beschriebenen Ausführungsform wird die Speicherschichtsequenz über dem ganzen Kanalgebiet und mindestens einem Teil des Source- und Draingebiets aufgebracht. Die Ausführungsformen der erfindungsgemäßen Speicherzelle können abgewandelt werden, sodaß sie zusätzliche Merkmale gemäß den aus dem Stand der Technik bekannten Ladungsfangenden Speicherzellen enthalten.
Ein wesentliches Merkmal der erfindungsgemäßen Speicherzelle besteht darin, daß die Hauptfläche der Halbleiterschicht oder des Halbleitersubstrats 1 so strukturiert ist, daß eine durch die Hauptfläche im Bereich des Kanalgebiets C ausgebildete Ebene die Speicherschichtsequenz schneidet. Dieses erreicht man durch eine Erhöhung des Kanalgebiets, die beim Sourcegebiet und beim Draingebiet Stufen bildet. Die Stufen sind derart von der Speicherschichtsequenz bedeckt, daß es mindestens Abschnitte der Speicherschichtsequenz gibt, die direkt an das Kanalgebiet angrenzen, sodaß Elektronen in die Speicherschicht injiziert werden können, wenn sie sich auf einer geraden Flugbahn bewegen. Erleichtert wird dies durch das Vorliegen von vertikalen Abschnitten der Speicherschichtsequenz, die die gerade Längserstreckung der Kanalrichtung kreuzen, was man in der Figur deutlich sehen kann.
Die Elektronenflugbahn verläuft geringfügig unter dem Gatedielektrikum durch das Kanalgebiet C. Die Elektronen werden in Richtung auf das Draingebiet D beschleunigt, wo sie eintreten und den in der Figur gezeigten ersten möglichen Wegs 6 nehmen. Die Abweichung des ersten Wegs 6 von der Geraden ist auf das anziehende Potential des Draingebiets D zurückzuführen. Wenn die Elektronen an der in der Figur mit einem Kreuz markierten Position durch Verunreinigungen im Halbleitermaterial gestreut werden, schlagen sie mit größter Wahrscheinlichkeit einen zweiten Weg 7 ein, der die Vorwärtsrichtung auf einer im wesentlichen geraden Linie ist. In diesem Fall treffen die Elektronen auf die untere Begrenzungsschicht auf, die sie aufgrund der gewonnenen hohen kinetischen Energie durchdringen können, sodaß die Elektronen an der mit dem schwarzen Punkt markierten Position in der Speicherschicht 3 gefangen werden. Dieser Abschnitt der Speicherschichtsequenz liegt an der vertikalen Flanke der durch das erhöhte Kanalgebiet ausgebildeten Stufe.
Die erfindungsgemäße Struktur der Ladungsfangenden Speicherzelle liefert somit eine Anordnung von Sourcegebiet, Kanalgebiet und Draingebiet, die zu einer Elektronenflugbahn führen, die sowohl in der Nähe des Sourcegebiets als auch in der Nähe des Draingebiets gekrümmt ist. Die Trägheit der beschleunigten Elektronen ist für eine geradlinige Bewegung in die Speicherschichtsequenz günstig. Dies erleichtert und beschleunigt den Programmierungsprozeß während eines Schreibvorgangs. Der symmetrische Aufbau ermöglicht das Programmieren von Bits bei der Sourceelektrode und bei der Drainelektrode. Die Erhöhung der Hauptfläche im Bereich des Kanalgebiets oder äquivalent das geringfügig vertiefte Sourcegebiet und Draingebiet führen zu einer signifikanten Verbesserung der Schreibeffizienz der Ladungsfangenden Speicherzelle.

1: Substrat
2: untere Begrenzungsschicht
3: Speicherschicht
4: obere Begrenzungsschicht
5: Elektronenflugbahn
6: erster Weg
7: zweiter Weg
C: Kanalgebiet
D: Draingebiet
G: Gateelektrode
S: Sourcegebiet

Claims

Ladungsfangende Speicherzelle, die Folgendes umfasst: eine Halbleiterschicht (1) oder ein Halbleitersubstrat (1) mit einer Hauptfläche; ein Sourcegebiet (S), ein Kanalgebiet (C) und ein Draingebiet (D), die an der Hauptfläche angeordnet sind; eine Speicherschichtsequenz aus dielektrischen Materialien, die für das Ladungsfangen vorgesehen ist, mit einer unteren Begrenzungsschicht (2), einer Speicherschicht (3) und einer oberen Begrenzungsschicht (4), wobei die Speicherschichtsequenz auf der Hauptfläche mindestens neben Übergängen zwischen dem Sourcegebiet (S) und dem Kanalgebiet (C) und zwischen dem Draingebiet (D) und dem Kanalgebiet (C) in Bereichen angeordnet ist, die Übergänge des Sourcegebiets (S) und des Draingebiets (D) dem Kanalgebiet (C) zugewandt bedecken; eine Gateelektrode (G), die über dem Kanalgebiet (C) und von der Halbleiterschicht (1) oder dem Halbleitersubstrat (1) elektrisch isoliert ist; und dass das Sourcegebiet (S) und das Draingebiet (D) bezüglich des Kanalgebiets (C) geringfügig vertieft sind, wobei die Speicherschichtsequenz bezüglich einer von einer Sourceelektrode zu einer Drainelektrode verlaufenden Längsrichtung an beiden Enden des Kanalgebiets (C) angeordnet ist.
Ladungsfangende Speicherzelle nach Anspruch 1, die weiterhin Folgendes umfasst: dass das Kanalgebiet (C) und das vertiefte Sourcegebiet (S) und das vertiefte Draingebiet (D) in der Hauptfläche Stufen ausbilden; wobei die Stufen von der Speicherschichtsequenz bedeckt sind.
Ladungsfangende Speicherzelle nach Anspruch 2, die weiterhin Folgendes umfasst: dass die Gateelektrode (G) das Kanalgebiet (C) und die Stufen in der Hauptfläche bedeckt.
Ladungsfangende Speicherzelle nach einem der Ansprüche 1 bis 3, die weiterhin Folgendes umfasst: dass die Gatelektrode (G) das Kanalgebiet (C) und mindestens Bereiche des Sourcegebiets (S) und des Draingebiets (D) bedeckt.