DE60226004T2 - Leseverfahren für einen nichtflüchtigen Speicher - Google Patents

Leseverfahren für einen nichtflüchtigen Speicher Download PDF

Info

Publication number
DE60226004T2
DE60226004T2 DE60226004T DE60226004T DE60226004T2 DE 60226004 T2 DE60226004 T2 DE 60226004T2 DE 60226004 T DE60226004 T DE 60226004T DE 60226004 T DE60226004 T DE 60226004T DE 60226004 T2 DE60226004 T2 DE 60226004T2
Authority
DE
Germany
Prior art keywords
source
sink
substrate
gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60226004T
Other languages
English (en)
Other versions
DE60226004D1 (de
Inventor
Chih-Chieh Tapei Yeh
Wen-Jer Taiwan Tsai
Tao-Cheng Sanmin Chiu Kaohsiung Lu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of DE60226004D1 publication Critical patent/DE60226004D1/de
Application granted granted Critical
Publication of DE60226004T2 publication Critical patent/DE60226004T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein Halbleiterspeichervorrichtungen und insbesondere ein Lesesystem für eine programmierbaren Nur-Lese-Speicher-, oder auch „programmable read only memory" (PROM)-Zelle, die ein ladungseinfangendes dielektrisches Material in dem Gatter, oder auch „gate", aufweist.
  • Beschreibung des Standes der Technik
  • Speichervorrichtungen für eine nicht-flüchtige (auch als permanent bezeichnet) Speicherung von Informationen werden gegenwärtig weitverbreitet täglich eingesetzt. Sie werden in unzähligen Anwendungen eingesetzt, wie zum Beispiel tragbaren Kommunikationssystemen. Die US 5 574 686 und US 6 344 994 sind Beispiele von konventionellen nichtflüchtigen Speichervorrichtungen.
  • Das U.S. Patentdokument mit der Nummer 5 768 192 , das für Eitan und andere erteilt worden ist, lehrt eine Apparat für und ein Verfahren zum Programmieren und Lesen eines programmierbaren Nur-Lese-Speichers (PROM), der eine einfangende dielektrische Schicht aufweist, die zwischen zwei Siliziumdioxid-Schichten geschichtet ist, wie in 1 gezeigt. 1 veranschaulicht eine Schnittansicht einer PROM-Zelle, die entsprechend Eitan's Referenz aufgebaut ist und die ONO als Gatterdielektrikum nutzt. Das PROM kann programmiert werden, um Elektronen in beide Seiten von der Siliziumnitrid-Schicht 20 in der Nähe der Quelle 14 (auch als source bezeichnet) und der Senke 16 (auch als „drain" bezeichnet) gefangen zu halten (zum Beispiel 2 bit/Zellenbetrieb).
  • Um die Seitenladungen der Quelle 14 abzutasten oder zu lesen, werden Spannungen an das Gatter und der Senke 16 angelegt, während die Quelle 14 und das Substrat geerdet sind, wobei die Gatterspannung 3 V und die Senkenspannung 1,5 V ist. Mit anderen Worten ist die Senke-zu-Substrat-Vorspannung 1,5 V, die Quelle-zu-Substrat-Vorspannung ist 0 V und die Senke-zu-Quelle-Vorspannung ist 1,5 V. Die Spannungen für die Senke 16 und der Quelle 14 können zum Lesen der senkenseitigen Ladungen ausgetauscht werden. Der Strom zum Lesen der quellenseitigen Ladungen zum Beispiel, könnte durch die senkenseitigen Ladungen beeinflusst sein. Je größer der Bereich ist, den der Verarmungsbereich (auch „depletion region" genannt) der Senke-zu-Substrat-Verbindung von der Substratoberfläche unter den senkenseitigen Ladungen abdeckt, umso stabiler ist der Lesestrom.
  • Eine größere Senke-zu-Substrat-Vorspannung ist imstande, den Verarmungsbereich zu vergrößern, um einen größeren Bereich unter den eingefangenen Ladungen bei der Senkenseite abzudecken. Der größere Verarmungsbereich verhindert, dass die eingefangenen Elektronen den Lesestrom beeinträchtigen und macht den Lesestrom stabil. Deshalb ist es eine instinktive Lösung, eine höhere Senkenspannung bereitzustellen. Allerdings wird eine Lesestörung infolge eines höheren lateralen elektrischen Feldes verursacht, wenn die Senke-zu-Quelle-Vorspannung zu groß ist, um die Menge der senkenseitigen Ladungen zu stabilisieren. Das bedeutet, dass nachdem die quellenseitigen Ladungen mehrmals gelesen wurden, die senkenseitigen Ladungen oder die in der Senkenseite gespeicherten Daten unerwartet geändert werden könnten.
  • KURZFASSUNG DER ERFINDUNG
  • Die Aufgabe der vorliegenden Erfindung ist es, ein Lesesystem für einen nichtflüchtigen Speicher bereit zu stellen, das auf einer Seite die eingefangene Ladungen lesen kann, während es wenig Einfluss von denen auf der anderen Seite aufweist.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, Lesestörungen während des Lesens des nicht-flüchtigen Speichers zu vermeiden.
  • Um die oben genannten Aufgaben zu bewerkstelligen, stellt die vorliegende Erfindung ein Verfahren eines Lesesystems für eine nicht-flüchtige Speicherzelle bereit. Die nichtflüchtige Speicherzelle weist ein Substrat, eine erste Quelle/Senke, eine zweite Quelle/Senke mit einem Kanalbereich dazwischen und ein Gatter auf. Zum Lesen der eingefangenen Ladungen nahe einer Quelle/Senke, die von den eingefangenen Ladungen nahe der anderen Quelle/Senke isoliert ist, ist das Gatter über dem Kanalbereich angeordnet, das davon durch ein nichtleitendes ladungseinfangendes Material getrennt ist, welches zwischen den ersten und zweiten Isolationsschichten geschichtet ist. Das Verfahren umfasst die Schritte des Anlegens einer ersten positiven Vorspannung über einer ersten Quelle/Senke und dem Substrat, so dass die erste Quelle/Senke ein höheres Potential als das Substrat hat, des Anlegens einer zweiten positiven Vorspannung über der zweiten Quelle/Senke und der ersten Quelle/Senke, so dass die zweite Quelle/Senke ein höheres Potential als die erste Quelle/Senke hat und des Anlegens einer dritten positiven Vorspannung über dem Gatter und der ersten Quelle/Senke, so dass das Gatter ein höheres Potential als die erste Quelle/Senke hat.
  • Weiterhin stellt die vorliegende Erfindung ein Verfahren eines Lesesystems für einen nicht-flüchtigen Speicher bereit. Die nicht-flüchtige Speicherzelle weist ein Substrat, eine erste Quelle/Senke, eine zweite Quelle/Senke und ein Gatter auf. Zum Lesen eingefangener Ladungen nahe einer Quelle/Senke, welche von den eingefangenen Ladungen nahe der anderen Quelle/Senke isoliert sind, ist das Gatter über einem Kanalbereich angeordnet, das davon durch eine Siliziumnitrid-Schicht getrennt ist, welche zwischen ersten und zweiten Siliziumoxid-Schichten geschichtet ist. Das Verfahren umfasst die Schritte Anlegen einer ersten Spannung an die erste Quelle/Senke, Anlegen einer zweiten Spannung an die zweiteQuelle/Senke, Anlegen einer dritten Spannung an das Gatter und Anlegen einer vierten Spannung an das Substrat. Die erste Spannung ist höher als die zweite Spannung und die zweite Spannung und dritte Spannung sind höher als die vierte Spannung.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung wird vollständiger durch die nachfolgende detailierte Beschreibung und die beigefügten Zeichnungen verstanden, die nur zur Veranschaulichung beigefügt sind und deshalb nicht die vorliegende Erfindung einschränken sollen.
  • 1 veranschaulicht eine Schnittansicht einer PROM-Zelle, die entsprechend Eitan's Referenz aufgebaut ist und ONO als Gatterdielektrikum nutzend,
  • 2 veranschaulicht eine Schnittansicht einer PROM-Zelle, die entsprechend der ersten Ausführungsform der vorliegenden Erfindung aufgebaut ist; und
  • 3 veranschaulicht eine Schnittansicht einer PROM-Zelle, die entsprechend der zweiten Ausführungsform der vorliegenden Erfindung aufgebaut ist.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Erste Ausführungsform
  • 2 veranschaulicht eine Schnittansicht einer PROM-Zelle, die entsprechend der ersten Ausführungsform der vorliegenden Erfindung aufgebaut ist.
  • Ein p-leitendes (auch „P-type" bezeichnetes) Substrat 32 weist zwei vergrabene N+ Kontaktstellen (buried N+ junctions) auf, die durch einen Kanalbereich getrennt sind, wobei eine die Quelle 34 und die andere die Senke 36 ist. Über dem Kanalbereich ist eine Siliziumdioxid-Schicht 38, die vorzugsweise zwischen ungefähr 80–100 Angström dick ist, welche eine elektrische Isolationsschicht über dem Kanal ausbildet. Oben auf der Siliziumdioxid-Schicht 38 ist eine Siliziumnitrid-Schicht 40, die vorzugsweise ungefähr 100 Angström dick ist. Diese Siliziumnitrid-Schicht 40 bildet die Speichererhaltungsschicht (auch als „memory retention layer" bezeichnet), die zum Einfangen der heißen Elektronen (auch als „hot elect ron" bezeichnet) fungiert, während sie in die Nitrid-Schicht 40 eingespeist werden. Eine weitere Schicht aus Siliziumdioxid 42 ist über der Siliziumnitrid-Schicht 40 ausgebildet und ist vorzugsweise zwischen ungefähr 80–100 Angström dick. Die Siliziumdioxid-Schicht 42 wirkt zur elektrischen Isolation eines leitenden Gatters 44, das über der Siliziumdioxid-Schicht 42 ausgebildet ist. Die Schicht, welche das Gatter 44 bildet, kann aus polykristallinem Silizium aufgebaut sein, welches im Allgemeinen als Polysilizium bekannt ist.
  • Wenn die Senkenseite von der PROM-Speicherzelle programmiert wird, werden Spannungen an das Gatter 44 und die Senke 36 angelegt, die vertikale und laterale elektrische Felder erzeugen, welche die Elektronen entlang der Länge des Kanals beschleunigen. Während die Elektronen sich entlang des Kanals bewegen, erhalten einige von ihnen ausreichend Energie, um über die Potentialbarriere der unteren Siliziumdioxid-Schicht 38 zu springen und werden in der Siliziumnitrid-Schicht 40 eingefangen. Der Elektroneneinfang findet nahe der Senke in einem Bereich statt, der durch einen gestrichelten Kreis in der 2 angedeutet ist. Elektronen werden in der Nähe des Bereichs der Senke 36 eingefangen, weil die elektrischen Felder dort die stärksten sind. Dementsprechend weisen die Elektronen eine maximale Wahrscheinlichkeit auf, um ausreichend zum Überspringen der Potentialbarriere angeregt zu sein und in der Nitrid-Schicht 40 eingefangen zu werden. Die Schwellenspannung des Teilbereichs des Gatters über der eingefangenen Ladung steigt an, je mehr Elektronen in die Nitrid-Schicht eingespeist werden. Die Spannungen, die an der Senke und der Quelle zum Programmieren der Senkenseite angelegt sind, können zum Programmieren der Quellenseite der PROM-Speicherzelle ausgetauscht werden.
  • Da die Siliziumnitrid-Schicht 40 kein leitfähiges Material ist, können die Elektronen in den vorgesehenen Bereichen eingefangen werden, wie zum Beispiel in den Teilbereichen der Siliziumnitrid-Schicht 40 in der Nähe der Quelle 34 und der Senke 36. Die Speicherzelle der Erfindung ist in der Lage, mehr als ein Bit Daten zu speichern.
  • Die Vorrichtung wird in der entgegengesetzten Richtung, in welcher sie beschrieben wurde, gelesen. Um zum Beispiel die quellenseitigen Ladungen zu lesen, weisen das Gatter 44, die Senke, die Quelle und das Substrat zum Beispiel eine entsprechende Vorspannung von 3 V, 2 V, 0,5 V und 0 V auf. Die Senke-zur-Quelle-Vorspannung, welche in dieser Ausführungsform 1,5 V entspricht, ist positiv, so dass ein Elektronenstrom von der Quellenseite zu der Senkenseite fließt. Die Gatter-zur-Quelle-Vorspannung, 2,5 V, und die Quelle-zum-Substrat-Vorspannung, 0,5, sind ebenfalls positiv. In Anwendung auf einem 0,15 μm PROM, das eine Kanallänge von 0,3 μm aufweist, ist die Senke-zur-Quelle-Vorspannung vorzugswei se zwischen ungefähr 0,5 V bis 3 V, die Quelle-zum-Substrat-Vorspannung zwischen ungefähr 0,1 V bis 1,5 V und die Gatter-zur-Quelle-Vorspannung ist vorzugsweise zwischen ungefähr 0,5 V bis 6 V.
  • Um die Ladungen der Senkenseite zu lesen, wird die Gatterspannung und die Substratspannung nicht verändert, während die Senkenspannung und die Quellenspannung ausgetauscht werden oder die Senke-zur-Quelle-Vorspannung umgekehrt wird.
  • Alle zum Lesen, Programmieren oder Löschen der PROM-Speicherzelle in 2 benötigten Spannungen können von peripheren Schaltungen bereit gestellt werden, wie zum Beispiel einem Zeilendecodierer (auch „row decoder" bezeichnet) und einem Spaltendecodierer (auch „column decoder" bezeichnet).
  • Im Vergleich mit dem benannten Stand der Technik, dessen Senke-zum-Substrat-Vorspannung nur 1,5 V ist, ist die Senke-zum-Substrat-Vorspannung in dieser Ausführungsform 2 V, welche größer ist und den Verarmungsbereich der Senke-zum-Substrat-Kontaktstelle erweitert, um mehr Oberflächenbereich des Substrats unter dem eingefangenen Ladungsbereich an der Senkenseite abzudecken. Demzufolge wird der Lesestrom in dieser Ausführungsform weniger empfindlich auf die Ladungen der Senkenseite. In dieser Ausführungsform ist die Senke-zur-Quelle-Vorspannung, welche die Stärke des lateralen elektrischen Feldes in dem Oberflächenkanal kontrolliert und die Menge der heißen Elektronen bei der Senkenseite stark beeinflusst, 1,5 V (2 V–0,5 V), und zwar gleich mit der, die im Stand der Technik erwähnt ist. Mit anderen Worten wurde die Möglichkeit einer Lesestörung in dieser Ausführungsform nicht erhöht und ein stabilerer Lesestrom wurde erzielt.
  • Zweite Ausführungsform
  • 3 veranschaulicht eine Schnittansicht einer PROM-Zelle, die entsprechend der zweiten Ausführungsform der vorliegenden Erfindung aufgebaut ist.
  • Wie aus dem Stand der Technik bekannt, bedeutet eine Spannung an einem bestimmten Anschluss nichts, falls sie nicht mit der an einem anderen Anschluss verglichen wird. Deshalb gibt es unzählige Spannungskombinationen für zwei Anschlüsse, um die Anforderung einer Vorspannung zu erfüllen. 3 zeigt eine weitere Spannungskombination, welche die gleichen Voraussetzungen von 2 erfüllt. In 3 sind die Spannungen für die Senke, die Quelle, das Gatter und das Substrat entsprechend 1,5 V, 0 V, 2,5 V und –0,5 V. Es ist für Fachleute einfach zu bestimmen, dass die Senke-zur-Quelle-Vorspannung 1,5 V ist, die Quelle-zum-Substrat-Vorspannung 0,5 V und die Gatter-zur-Quelle-Vorspannung 2,5 V ist. Um die gleichen Vorspannungen in den 3 und 4 zu erreichen, ist die generische Spannungskombination in der folgenden Gleichung dargestellt: {Senkenspannung, Quellenspannung, Gatterspannung, Substratspannung} = {(X + 1,5)V, (X + 0)V, (X + 2,5)V, (X – 0,5)V}
    • X ist eine natürliche Zahl.
  • Die vorhergehende Beschreibung der bevorzugten Ausführungsformen dieser Erfindung wurde zum Zweck der Darstellung und Beschreibung dargelegt. Offensichtliche Modifikationen oder Abweichungen sind im Licht der obigen Lehre möglich. Die Ausführungsformen wurden ausgewählt und beschrieben, um die beste Veranschaulichung der Prinzipien dieser Erfindung und deren praktische Anwendbarkeit bereit zu stellen, um dadurch den Fachmann die Benutzung der Erfindung in verschiedenen Ausführungsformen und in verschiedene Modifikationen zu ermöglichen, wie sie entsprechend der jeweiligen Anwendung genannt sind. All solche Modifikationen und Abweichungen sind innerhalb des Schutzbereichs der vorliegenden Erfindung, wie er durch die beigefügten Ansprüche festgelegt ist, wenn er entsprechend der Breite, die billig, rechtsgültig und angemessen ist, ausgelegt wird.

Claims (4)

  1. Leseverfahren für eine permanente Speicherzelle für die Überwindung des Problems der Lesestörungen, wobei die permanente Speicherzelle ein Substrat (32; 52), eine erste Quelle/Senke (34; 54; 36; 56), eine zweite Quelle/Senke (36, 56; 34, 54) mit einem Kanalbereich zwischen diesen und ein Gatter (44; 64) über dem Kanalbereich besitzt, das von diesem durch ein nichtleitendes ladungseinfangendes Material (40; 60) getrennt ist, das zwischen ersten und zweiten Isolierschichten (38, 42; 58, 62) für das Lesen der eingefangenen Ladungen in der Nähe einer Quelle/Senke geschichtet ist, die von eingefangenen Ladungen in der Nähe der anderen Quelle/Senke isoliert sind, wobei das Verfahren die Schritte umfasst: Anlegen einer ersten positiven Vorspannung an die erste Quelle/Senke (36, 56; 34, 54) und das Substrat (32; 52), sodass die erste Quelle/Senke auf einem höheren Potential als das Substrat liegt; Anlegen einer zweiten positiven Vorspannung an die zweite Quelle/Senke (36, 56; 34, 54) und die erste Quelle/Senke (34, 54; 36, 56), so dass die zweite Quelle/Senke auf einem höheren Potential als die erste Quelle/Senke liegt; und Anlegen einer dritten positiven Vorspannung an das Gatter (44; 64) und die erste Quelle/Senke (34, 54; 36, 56), sodass das Gatter auf einem höheren Potential als die erste Quelle/Senke liegt, wobei der Spannungsunterschied zwischen der zweiten Quelle/Senke (36, 56; 34, 54) und dem Substrat (32; 52) so vergrößert wird, dass die Verarmungszone des Quelle-zu-Substrat-Übergangs eine größere Fläche des Substrats (32; 52) unter dem nichtleitenden ladungseinfangenden Material (40; 60) in der Nähe der Seite der zweiten Quelle/Senke (36, 56; 34, 54) bedeckt, ohne den Spannungsunterschied zwischen der ersten Quelle/Senke (34, 54; 36, 54) und der zweiten Quelle/Senke (36, 56; 34, 54) zu vergrößern.
  2. Leseverfahren für eine permanente Speicherzelle nach Anspruch 1, wobei die erste positive Vorspannung zwischen ungefähr 0,1 V und 1,5 V liegt.
  3. Leseverfahren für eine permanente Speicherzelle nach Anspruch 1, wobei die zweite positive Vorspannung zwischen ungefähr 0,5 V und 3 V liegt.
  4. Leseverfahren für eine permanente Speicherzelle nach Anspruch 1, wobei die dritte positive Vorspannung zwischen ungefähr 0,5 V und 6 V liegt.
DE60226004T 2002-04-02 2002-07-23 Leseverfahren für einen nichtflüchtigen Speicher Expired - Lifetime DE60226004T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/112,871 US6801453B2 (en) 2002-04-02 2002-04-02 Method and apparatus of a read scheme for non-volatile memory
US112871 2002-04-02

Publications (2)

Publication Number Publication Date
DE60226004D1 DE60226004D1 (de) 2008-05-21
DE60226004T2 true DE60226004T2 (de) 2009-06-18

Family

ID=28041020

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60226004T Expired - Lifetime DE60226004T2 (de) 2002-04-02 2002-07-23 Leseverfahren für einen nichtflüchtigen Speicher

Country Status (6)

Country Link
US (1) US6801453B2 (de)
EP (1) EP1351251B1 (de)
JP (1) JP2003303904A (de)
CN (1) CN1208829C (de)
DE (1) DE60226004T2 (de)
TW (1) TW544910B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7031196B2 (en) * 2002-03-29 2006-04-18 Macronix International Co., Ltd. Nonvolatile semiconductor memory and operating method of the memory
US7307888B2 (en) * 2004-09-09 2007-12-11 Macronix International Co., Ltd. Method and apparatus for operating nonvolatile memory in a parallel arrangement
US7170785B2 (en) * 2004-09-09 2007-01-30 Macronix International Co., Ltd. Method and apparatus for operating a string of charge trapping memory cells
EP1732080B1 (de) * 2005-06-03 2008-09-24 Interuniversitair Microelektronica Centrum Vzw Extraktionsverfahren für die Lastverteilung in einem Halbleiterbauelement
CN100442538C (zh) * 2005-10-13 2008-12-10 旺宏电子股份有限公司 非挥发性记忆体的操作方法
US7483299B2 (en) * 2006-08-01 2009-01-27 Macronix International Co., Ltd. Devices and operation methods for reducing second bit effect in memory device
KR101291667B1 (ko) * 2007-08-20 2013-08-01 삼성전자주식회사 불휘발성 메모리 장치 및 그 독출 방법
US8385147B2 (en) 2010-03-30 2013-02-26 Silicon Storage Technology, Inc. Systems and methods of non-volatile memory sensing including selective/differential threshold voltage features
JP7091675B2 (ja) 2018-01-26 2022-06-28 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置
JP7115037B2 (ja) 2018-05-25 2022-08-09 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644533A (en) * 1992-11-02 1997-07-01 Nvx Corporation Flash memory system, and methods of constructing and utilizing same
JP3743453B2 (ja) * 1993-01-27 2006-02-08 セイコーエプソン株式会社 不揮発性半導体記憶装置
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5822243A (en) * 1997-09-09 1998-10-13 Macronix International Co., Ltd. Dual mode memory with embedded ROM
US6272050B1 (en) * 1999-05-28 2001-08-07 Vlsi Technology, Inc. Method and apparatus for providing an embedded flash-EEPROM technology
US6344994B1 (en) * 2001-01-31 2002-02-05 Advanced Micro Devices Data retention characteristics as a result of high temperature bake

Also Published As

Publication number Publication date
DE60226004D1 (de) 2008-05-21
EP1351251B1 (de) 2008-04-09
CN1208829C (zh) 2005-06-29
JP2003303904A (ja) 2003-10-24
US20030185052A1 (en) 2003-10-02
TW544910B (en) 2003-08-01
CN1449025A (zh) 2003-10-15
EP1351251A1 (de) 2003-10-08
US6801453B2 (en) 2004-10-05

Similar Documents

Publication Publication Date Title
EP0045469B1 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE19611438B4 (de) Flash-EEPROM-Speicherzelle mit zwei Floatinggate-Elektroden und Verfahren zu deren Herstellung
DE3121753C2 (de)
DE10012105A1 (de) Verfahren zum Auslesen von nichtflüchtigen Halbleiter-Speicheranordnungen
DE2657643A1 (de) Halbleiteranordnung fuer ein speicherelement
DE3334296T1 (de) Schwebe-Gate-Speicher
DE3334557A1 (de) Permanentspeicher
DE69434695T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2711895A1 (de) Feldeffekttransistor mit zwei gateelektroden und verfahren zu dessen herstellung
DE2916884A1 (de) Programmierbare halbleiterspeicherzelle
DE3002493A1 (de) Substratgekoppelte speicherzelle mit einem floating-gate und verfahren zum betrieb dieser zelle
DE2356275C2 (de) Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET
DE60226004T2 (de) Leseverfahren für einen nichtflüchtigen Speicher
DE2939300A1 (de) Nichtfluechtiger speicher
DE10227551B4 (de) Speicherlöschverfahren
EP0088815B1 (de) Elektrisch löschbare Speichermatrix (EEPROM)
DE2011794A1 (de) Halbleiterspeicheranordnung
DE3244488C2 (de)
DE19743555C2 (de) Nichtflüchtiges Speicherbauteil
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2614698A1 (de) Halbleiterspeicher
DE4135032A1 (de) Elektrisch loeschbare und programmierbare nur-lese-speichervorrichtung mit einer anordnung von einzel-transistor-speicherzellen
EP0016386A1 (de) Umprogrammierbare Halbleiter-Speicherzelle vom Floating-Gate-Typ
DE19614011C2 (de) Halbleiterbauelement, bei dem die Tunnelgateelektrode und die Kanalgateelektrode an der Grenzfläche zum Tunneldielektrikum bzw. Gatedielektrikum durch eine Isolationsstruktur unterbrochen sind
DE2657511A1 (de) Monolithisch integrierbare speicherzelle

Legal Events

Date Code Title Description
8364 No opposition during term of opposition