DE2657511A1 - Monolithisch integrierbare speicherzelle - Google Patents

Monolithisch integrierbare speicherzelle

Info

Publication number
DE2657511A1
DE2657511A1 DE19762657511 DE2657511A DE2657511A1 DE 2657511 A1 DE2657511 A1 DE 2657511A1 DE 19762657511 DE19762657511 DE 19762657511 DE 2657511 A DE2657511 A DE 2657511A DE 2657511 A1 DE2657511 A1 DE 2657511A1
Authority
DE
Germany
Prior art keywords
memory cell
schottky contact
layer
cell according
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762657511
Other languages
English (en)
Inventor
Shakir Ahmed Abbas
Narasipur Gundappa Anantha
Robert Charles Dockerty
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2657511A1 publication Critical patent/DE2657511A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8616—Charge trapping diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

gg "bd
Anmelaerin: . International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: FI 975 005
Monotlithisch integrierbare Speicherzelle
Die Erfindung betrifft eine monolithisch integrierbare Speicherzelle, die energieunabhängig speicherfähig und nichtlöschend
auslesbar ist.
Es besteht seit langem ein Bedarf an Halbleiter-Speicherzellen, die sich in einer kompakten Speichermatrix intergrieren lassen
und eine Speicherfähigkeit derart aufweisen, daß sie sich mit
hoher Geschwindigkeit in nichtflüchtiger und vorzugsweise nicht zerstörender Weise betreiben und auslesen lassen.
Es sind bereits verschiedene Arten derartiger Speicherzellen
bekannt geworden. Insbesondere ist es bekannt, daß Feldeffekttransistoren mit isoliertem Gate durch Verwendung einer speicherfähigen, d.h., einer Ladungsträger einfangenden Gate-Isolation
so abwandelbar sind, daß sie bei Anlegen einer einen bestimmten kritischen Wert überschreitenden Spannung an das Gate eine entsprechende Ladungsspeicherung bewirken. Derartige Speicherzellen sind in verschiedensten Ausführungsformen verwendet und in Form von Speichermatritzen integriert worden.
Es ist ein ständiges Bemühen, in dieser Beziehung verbesserte
Speicherzellen zu erhalten, die die genannten Eigenschaften
aufweisen.
709827/0660
Es ist die der Erfindung zugrunde liegende Aufgabe, eine in einer Speichermatrix integrierbare monolithische Speicherzelle anzugeben , die eine energieunabhängige Speicherfähigkeit besitzt und bei hoher Lesegeschwindigkeit ein nichtlöschendes Lesen erlaubt.
Die Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt.
Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbexspiels näher erläutert.
Es zeigen:
Fig. 1 die Aufsicht eines Abschnitts einer Speichermatrix mit erfindungsgemäßen Speicherzellen,
Fig. 2 die Schnittansicht einer erfindungsgemäßen
Speicherzelle,
Fig. 3 die Schnittansicht der Speicherzelle entsprechend
Fig. 2, jedoch in einem anderen elektrischen Zustand, und
j Fig. 4 die Schnittansicht einer Speicherzelle entj sprechend Fig. 2 bzw. Fig. 3, jedoch in einem
- weiteren anderen elektrischen Zustand.
■ Das insbesondere in den Fign. 2 bis 4 dargestellte erfindungsge- I ' mäße Ausführungsbeispiel umfasst eine energieunabhängige Halb- j , leiter-Speicherzelle. Diese Speicherzelle besteht zunächst aus j einem im betrachteten Beispiel η-dotierten Halbleitersubstrat aus Silicium. Der spezifische Widerstand des Substrats liegt etwa bei 0,01 bis 1 Ohm-Zentimeter. In üblicher Weise ist auf das Substrat eine η-dotierte Epitaxieschicht 13 aufgebracht, die eine Dicke von etwa 0,1 bis 3 pn und einen spezifischen
Fi 975 005 70 9 827/0660
A'
; Widerstand von etwa 0,1 bis 10 Ohm-Zentimeter aufweist. In die Grenzfläche zwischen Substrat 11 und Epitaxieschicht 13 ist eine ρ -dotierte Zone 14 eingebracht. Die elektrische Kontaktierung ι der ρ -Zone 14 kann beispielsweise über eine zusätzlich einge- ; brachte, ρ -dotierte Kontaktierungszone erfolgen, an die eine Elektrode angebracht ist. Diese Kontaktierungszone und die Elektrode liegen normalerweise am äußeren Rand eines die Speichermatrix aufnehmenden Halbleiterplattchens, was in der Zeichnung nicht dargestellt ist. Die Kontaktierungen der Zone 14 ist in den Zeichnungen schematisch durch einen Anschluß 30 angedeutet.
' Eine metallische Elektrode 18 ist auf die Oberfläche der Epi-
ί taxieschicht 13 aufgebracht und bildet mit dieser einen Schottky-Kontakt. Die Elektrode 18, also den Schottky-Kontakt umgebend, ist als Teil eines Steuerelements auf die Oberfläche der Epitaxischicht 13 eine Isolationsschicht bestehend aus einer Si- j
■ liciumoxidschicht 21 und einer darüber aufgebrachten Siliciumnitridschicht 22 angeordnet. Auf dieser Isolationsschicht befindet sich eine polykristalline Siliciumschicht 24. Wie aus
ι der Zeichnung zu ersehen, ist diese polykristalline Silicium-
schicht 24 vom Umfang des Schottky-Kontaktes 18 durch eine Isolationsschicht 26 getrennt. Diese Isolationsschicht 26 besteht beispielsweise aus Siliciumdioxid und erstreckt sich seitlich j des Schottky-Kontaktes 18 über die Oberfläche der polykristallinen
■ Siliciumschicht 24. An die verschiedenen Elemente der Speicherzelle sind elektrische Anschlüsse über nicht dargestellte Zuleitungen geführt. Dazu ist ein elektrischer Anschluß 31 an den \ Schottky-Kontakt 18, ein Anschluß 32 an die polykristalline Siliciumschicht 24, ein Anschluß 33 an die Epitaxieschicht 13 und ein Anschluß 30 an die vergrabene, hochleitende Zone 14 geführt.
I Der Kontakt 33 kann entweder von der Rückseite des Substrats 11 oder von der Oberfläche der Epitaxieschicht 13 aus hergestellt werden. Im letzteren Fall muß in die Epitaxieschicht 13 eine η -dotierte Kontaktierungszone eingebracht werden, um einen ;ohmschen Kontakt zu ermöglichen.
Fi 975 005 7098 27/0660
Im folgenden sei eine kurze, zusammenfassende Beschreibung des Herstellungsverfahrens für die erfindungsgemäße Speicherzelle
gegeben. Als Ausgangsmaterial dient das Substrat 11. Auf dieses Substrat 11 wird durch Oxidation und Freilegen eines entsprechenden Fensters eine Maske aufgebracht, so daß im Bereich des Fensters durch Diffusion oder Ionenimplantation die hochleitende Zone 14 in das Substrat eingebracht werden kann. Nach der Entfernung der Maske wird die Epitaxieschicht 13 auf das Substrat 11 aufgewachsen. Zum Zwecke der Herstellung etwa notwendiger ρ -dotierter Kontaktierungszonen wird auf die Epitaxieschicht durch Oxidation eine Maske aufgebracht und darin an entsprechenden : Stellen Fenster freigelegt. Nach dem Einbringen der Kontaktierungszonen wird die Maske entfernt. Anschließend wird auf die Oberfläche der Epitaxieschicht 13 zunächst die Oxidschicht 21 und darüber die Siliciumnitridschicht 22 aufgebracht. Auf die SiIiciumnitridschicht 22 wird die poliykristalline Siliciumschicht 24 aufgebracht, deren Leitfähigkeit durch entsprechende Dotierung erhöht wird. In der polykristallinen Siliciumschicht 24 wird an der Stelle des zu bildenden Schottky-·Kontaktes, aber diesen Bereich überlappend ein Fenster freigelegt. Anschließend wird auf der gesamten Oberfläche eine beispielsweise aus Silicumdioxid bestehende Isolationsschicht 26 erzeugt. Der nächste Prozeßschritt besteht aus einer Erwärmung der Anordnung in Wasserstoff. Schließlich wird im Bereich des zu bildenden Schottky-Kontaktes ein durch die Isolationsschicht 26, die Siliciumnitridschicht 22 und die Oxidschicht 21 reichendes Fenster geöffnet. Abschließend wird eine den Schottky-Kontakt 18 bildende Metallschicht niedergeschlagen, entsprechend geätzt, und die gesamte Anordnung einem weiteren Erwärmungsprozeß ausgesetzt.
Im folgenden wird die Arbeitsweise der Speicherzelle beschrieben. Zum Einschreiben von Information in die Speicherzelle wird an die Anschlüße 30 und 33 ein Potential Null und gleichzeitig an den Anschluß 31 eine hohe negative und an den Anschluß 32 eine hohe positive Spannung angelegt. Als Ergebnis ergibt sich ein
Fi 975 OO5 7 0 9 8 2 7/0660
Lawinendurchbruch des Schottky-Kontaktes. Dabei werden Elektronen in die Isolationsschicht 21, 22 indiziert und dort eingefangen. Die in dieser Isolationsschicht eingefangenen oder gespeicherten Elektronen neigen dazu, in der Epitaxieschicht 13 in der durch die Linie 45 in Fig. 3 beispielsweise angedeuteten Art eine Verarmungszone zu bilden.
Bei einer Leseoperation wird der Anschluß 33 auf dem Potential Null gehalten, während an den Anschluß 31 und an den Anschluß 32 eine negative Spannung angelegt wird. Bei Vorliegen dieser Verhältnisse fließt ein Strom vom Schottky-Kontakt zur ρ -dotierten Zone 14. Dieser Stromfluß findet nur statt, wenn Elektronen in. der Isolationsschicht 21, 22 gespeichert sind. Dabei wird der Schottky-Kontakt nicht im Zustand des Durchbruches betrieben, da die Spannung an Anschluß 32 geringer als Null ist. Das bedeutet aber, daß das Auslesen nicht zerstörend ist.
Für eine Löschoperation wird das Potential an den Anschlüssen
31 und 33 auf Null gehalten, während gleichzeitig an den Anschluß
32 eine negative und den Anschluß 30 eine positive Spannung angelegt wird. Bei Vorliegen dieser Verhältnisse bewirkt die an den Anschluß 32 angelegte Spannung eine Verarmung der Epitaxieschicht 13, so daß von dem in Durchlaßrichtung vorgespannten ρ n-tibergang Löcher in die Verarmungszone injiziert werden. Die Löcher werden in die Isolationsschicht 21, 22 injiziert wo sie die dort gespeicherten Elektronen neutralisieren. Eine Löschoperation kann auch dadurch herbeigeführt werden, daß die Anschlüsse 30, 31 und 33 auf dem Potential Null gehalten werden, während an den Anschluß 32 eine hohe positive Spannung angelegt wird. In diesem Fall werden die in der Isolationsschicht 21, 22 eingefangenen Elektronen aus dieser Schicht entfernt, so daß die Speicherzelle in den in Fig. dargestellten Speicherzustand zurückkehrt. Wird nunmehr eine Leseoperation durchgeführt, so fließt nur ein kleiner Strom vom Schottky-Kontakt zur ρ -dotierten Zone 14.
Fi 975 005 709827/0660
Die beschriebene erfindungsgeinaße Speicherzelle, wie sie in den Fign. 2 bis 4 dargestellt ist, eignet sich besonders zur Integration innerhalb einer Speichermatrix, die schematisch in Fig. !gezeigt ist. In der Darstellung der Fig. 1 sind entsprechende
Elemente gleich bezeichnet wie in der Struktur der Speicherzelle ! ; i
;in Fig. 2. Fig. 1 zeigt vier Schottky-Kontaktanordnungen 18a bis ! 18d, die also vier getrennte Speicherzellen bilden. Eine derartige! ■Matrixanordnung läßt sich durch eine X-Y-Selektion ansteuern, da durch Anlegen einer negativen Spannung an einen der Anschlüsse 31a oder 31b einen Schreibvorgang in der zugeordneten Zelle be- ;wirkt, wenn an die entsprechende polykristalline Silicumschicht 'über Anschluß 32a oder 32b eine positive Spannung angelegt wird.
IEin Lese- oder Löschvorgang erfolgt in der gleichen Weise, wie !anhand der Fign. 2 bis 4 erläutert.
Fi 975 005 709827/0660
Le
rs e
TO*':

Claims (5)

PATENTAN SP RÜCHE
1. Monolithisch integrierbare Speicherzelle, die energieunabhängig speicherfähig und nichtlöschend auslesbar ist, dadurch gekennzeichnet, daß über einer in einer Halbleiterschicht eines ersten Leitungstyps vergrabenen, hochleitenden, kontaktierten Zone des entgegengesetzten zweiten Leitungstyps auf dieser Halbleiterschicht ein Schottky-Kontakt angeordnet ist, und daß dieser Schottky-Kontakt von einem leitenden Gate über einer Fangstellen aufweisenden, auf die Halbleiterschicht aufgebrachten Gate-Isolation umgeben ist, in der durch Anlegen einer über einem kritischen Wert liegenden Spannung an den Schottky-Kontakt Ladungsträger speicherbar sind.
2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht dem n-Leitungstyp und die vergrabene hochdotierte Zone dem ρ -Leitungstyp angehört.
3. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß die Gate-Isolation aus einer Siliciumdioxidschxcht und einer darüber aufgebrachten Siliciumnitridschicht besteht.
4. Speicherzelle nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Schottky-Kontakt aus Aluminium besteht.
5. Speicherzelle nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß das auf der Gate-Isolation angeordnete leitende Gate aus einer polykristallinen Siliciumschicht besteht.
005 70 9 8 27/0660
DE19762657511 1975-12-31 1976-12-18 Monolithisch integrierbare speicherzelle Withdrawn DE2657511A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/645,767 US4010482A (en) 1975-12-31 1975-12-31 Non-volatile schottky barrier diode memory cell

Publications (1)

Publication Number Publication Date
DE2657511A1 true DE2657511A1 (de) 1977-07-07

Family

ID=24590406

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762657511 Withdrawn DE2657511A1 (de) 1975-12-31 1976-12-18 Monolithisch integrierbare speicherzelle

Country Status (4)

Country Link
US (1) US4010482A (de)
JP (1) JPS5283182A (de)
DE (1) DE2657511A1 (de)
GB (1) GB1503300A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163985A (en) * 1977-09-30 1979-08-07 The United States Of America As Represented By The Secretary Of The Air Force Nonvolatile punch through memory cell with buried n+ region in channel
US4213192A (en) * 1979-01-15 1980-07-15 Christensen Alton O Sr Electron beam accessed read-write-erase random access memory
US4503521A (en) * 1982-06-25 1985-03-05 International Business Machines Corporation Non-volatile memory and switching device
US5216269A (en) * 1989-03-31 1993-06-01 U.S. Philips Corp. Electrically-programmable semiconductor memories with buried injector region
US8772144B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
US10115894B2 (en) 2016-06-20 2018-10-30 Massachusetts Institute Of Technology Apparatus and methods for electrical switching
US11552246B2 (en) 2020-01-21 2023-01-10 Massachusetts Institute Of Technology Memristors and related systems and methods

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3796928A (en) * 1971-11-03 1974-03-12 Ibm Semiconductor shift register
US3836992A (en) * 1973-03-16 1974-09-17 Ibm Electrically erasable floating gate fet memory cell

Also Published As

Publication number Publication date
GB1503300A (en) 1978-03-08
US4010482A (en) 1977-03-01
JPS5283182A (en) 1977-07-11

Similar Documents

Publication Publication Date Title
DE2600337C2 (de) Halbleiterspeicheranordnung
DE3029125C2 (de) Halbleiterspeicher
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE2107022C3 (de)
DE2654728B2 (de) Programmierbarer Festwertspeicher und Verfahren zu seiner Herstellung
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2246115A1 (de) Photovoltazelle mit feingitterkontakt und verfahren zur herstellung
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE1917013A1 (de) Halbleitervierschichttriode
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE3244488A1 (de) Elektrisch programmierbarer permanenter speicher
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE3234678C2 (de)
DE2703871C2 (de) Halbleiterspeicher mit wenigstens einem V-MOS-Transistor
DE2904424A1 (de) Thyristor mit steuerung durch feldeffekttransistor
DE2748222A1 (de) Kondensatorspeicheranordnung
DE2657511A1 (de) Monolithisch integrierbare speicherzelle
DE2460682A1 (de) Halbleitervorrichtung
DE3148323A1 (de) Halbleiterschaltung
DE2236510C3 (de) Monolithisch integrierbare Speicherzelle
DE3226673A1 (de) Kapazitaetsvariationsvorrichtung
DE2228931C2 (de) Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb
DE2253614A1 (de) Halbleiterschieberegister
DE3915594A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee