DE2748222A1 - Kondensatorspeicheranordnung - Google Patents

Kondensatorspeicheranordnung

Info

Publication number
DE2748222A1
DE2748222A1 DE19772748222 DE2748222A DE2748222A1 DE 2748222 A1 DE2748222 A1 DE 2748222A1 DE 19772748222 DE19772748222 DE 19772748222 DE 2748222 A DE2748222 A DE 2748222A DE 2748222 A1 DE2748222 A1 DE 2748222A1
Authority
DE
Germany
Prior art keywords
capacitor
potential
layer
voltage
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772748222
Other languages
English (en)
Inventor
Jack Irwin Raffel
John Allen Yasaitis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of DE2748222A1 publication Critical patent/DE2748222A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

HÖGER - STELLRECHT - GRIESSBAOH - HAECKER
A 42 570 b
k - 163
26.Oktober 1977 _18_
Beschreibung Kondensatorspeicheranordnung
Die Erfindung betrifft eine Kondensatorspeicheranordnung mit matrixförmig angeordneten, über Signal und Zeilenleitungen einzeln ansteuerbaren MSI-Kondensatoren mit zwei Isolationsschichten und folgender Schichtfolge: Metall-1.Isolator-2.Isolator-Halbleiter, insbesondere mit MNOS-Kondensatoren mit der Schichtfolge: Metall-Nitrid-Oxid-Silizium, sowie die Verwendung einer solchen Kondensatorspeicheranordnung zur Durchführung eines Einschreibverfahrens und eines Ausleseverfahrens.
Halbleiterspeicher gibt es seit einigen Jahren. Sie umfassen im allgemeinen mehrere Halbleiterelemente, die zu einem regelmässigen Feld mit einzelnen Zellen zusammengefasst sind, welches auf einem einzigen Halbleiterplättchen hergestellt wird. Jede der Zellen ist dabei für die Speicherung eines Binärzeichens, d.h. eines bit, geeignet. Ferner kann jede der Zellen üblicherweise eine komplexe Anordnung sein, welche häufig drei und mehr Anschlüsse aufweist, um das Einschreiben und Auslesen eines Speicherinhalts zu ermöglichen.
Obwohl die vorbekannten Halbleiterspeicher nützlich sind, haben sie sich andererseits als verhältnismässig komplizierte Anordnungen erwiesen, wobei diese Kompliziertheit sowohl die Herstellungskosten als auch den Platzbedarf der einzelnen Zellen bzw. Speicherzellen erhöht.
./19
809819/0737
A 42 57O b
26.Oktober 1977 -ig-
Es wurden auch bereits Kondensatorspeicher vorgeschlagen, bei denen sich zwischen den Kondensatorplatten zwei Dielektrika bzw. zwei dielektrische Isolationsschichten befinden, wobei mit dem Vorschlag angestrebt wurde, die Fabrikationskosten und die Abmessungen zu verringern. Es hat sich jedoch gezeigt, dass auch derartige Kondensatorspeicher noch einen zu komplizierten Aufbau besitzen und auch hinsichtlich eines schnellen selektiven Einschreibens und Auslesens des Speicherinhalts nicht befriedigen.
Kondensatorspeicher mit doppelten Dielektrikum erscheinen jedoch andererseits immer noch als sehr interessant, da bei einer solchen Speichermatrixanordnung extrem hohe Packungsdichten möglich sind, da der Leistungsbedarf solcher Anordnungen im Ruhezustand praktisch Null ist und da für das Auffrischen des Speicherinhalts nur eine vernachlässigbar geringe Energie benötigt wird.
Derzeit besitzen die im allgemeinen bevorzugten MIS-Kondensatorspeicheranordnungen (Schichtfolge der Kondensatoren: Metall-JEsolator-Halbleiter (Semiconductor) meistens eine Vierschichtstruktur« nämlich übereinander je eine Metall-Nitrid-Oxid-Silizium-Schicht (MNOS-Struktur). Es werden also MIS-Kondensatoren mit zweifachem Isolator als Speicherelemente verwendet.
Wie jede MIS-Struktur besitzt auch der MNOS-Kondensator eine spannungsabhängige Kapazität. Anders als die Bauelemente mit einer einzigen dielektrischen Schicht, wie z.B. die MOS-Kondensatoren, besitzen jedoch die MNOS-Bauelemente eine Kapazitäts-
-20-
809819/0737
A 42 57O b
26.Oktober 1977 -2O- ■ "
Spannungs-Kurve mit einer Hystereseschleife, welche sich aufgrund der Tatsache ergibt, dass an der Grenzfläche zwischen den beiden dielektrischen Schichten bzw. Isolatoren eine Ladung "gefangen" wird. Diese "gefangene" Ladung, deren Grosse von der Dauer und Amplitude der angelegten Spannung abhängig ist, liefert effektiv eine Vorspannung, welche einer Verschiebung des Zusammenhangs zwischen Spannung und Kapazität längs der Spannungsachse entspricht, wobei diese Verschiebung einer Änderung in der sogenannten "Flachband (flat-band)"-Spannung entspricht.
Die Ladungsspeicherung in einem MNOS-Kondensator ergibt sich aufgrund einer Differenz der Ströme, welche in der Nitridschicht einerseits und in der Oxidschicht andererseits fliessen, Der Stromfluss in der Oxidschicht beruht in erster Linie auf dem Tunneleffekt, während der Stromfluss in der Nitridschicht in erster Linie auf der Poole-Frenkel-Leitung basiert. Der Tunneleffekt in der Oxidschicht und der Poole-Frenkel-Leitungsmechanismus in der Nitridschicht sind in Abhängigkeit von der Feldstärke extrem nicht-linear.Folglich können kleine Änderungen in der Dicke und bei den Herstellungsbedingungen für die dielektrischen Schichten zu einem höheren Strom in einer vorgegebenen der beiden dielektrischen Schichten führen. In einem Fall, wenn nämlich der Strom durch die Oxidschicht den Strom durch die Nitridschicht übersteigt, führt dann ein positiver Impuls am metallischen Anschluss dazu, dass mehr Elektronen in die Oxidschicht eintreten, als aus der Nitridschicht austreten, so dass sich an der Nitrid-Oxid-Grenzfläche eine resultierende negative Ladung aufbauen kann. Entsprechend kann ein negativer Impuls an dem metallischen An-
-21-
809819/0737
26.Oktober 1977 -21-
schluss zum Zurückbleiben einer resultierenden positiven Ladung an der Grenzfläche führen. Wenn im entgegengesetzten Fall der Strom durch die Nitridschicht den Strom durch die Oxidschicht übersteigt, dann führt ein positiver Impuls zu einer positiven Änderung in der Ladung und ein negativer Impuls zu einer negativen Änderung in der gespeicherten Ladung. Die beiden vorstehend'beschriebenen Möglichkeiten bzw. Betriebsarten werden als Vorwärts-(oder Normal)Betrieb (Strom durch die Oxidschicht grosser als durch die Nitridschicht) und Rückwärts-(oder Komplementär-)Betrieb (Strom durch Oxidschicht kleiner als durch Nitridschicht) bezeichnet. Jedem der beiden frei wählbaren Ladungs- bzw. Speieherungszuständen kann somit eine binäre "Eins" oder "Null" zugeordnet werden.
In der Praxis ist die direkte, vorbekannte Methode des Einschreiben s eines Speicherinhalts durch Anlegen von Potentialen unterschiedlicher Polarität und die damit verbundene Schaffung unterschiedlicher Ladungsspeicherzustände nur begrenzt brauchbar. Wenn beispielsweise im Vorwärtsbetrieb gearbextet wird, dann ist die Geschwindigkeit, mit der die Menge gespeicherter Ladung in der positiven Richtung bzw. in Vorwärtsrichtung an der Nitrld-Oxid-Grenzflache geändert w.rden kann, bei einer typischen MNOS-Kondensatorzelle vom N-Typ etwa einige Millisekunden. Im Gegensatz dazu kann die Zeit, die benötigt wird, um eine gespeicherte Ladung in negativer Richtung, d.h. in Rückwärtsrichtung der Einrichtung, aufzubauen, bei einem praktisch verwirklichten System beim Anlegen eines 3O V-Impulses nur eine etwa yus oder weniger betragen. Dieser enorme Unterschied in den Ladungsgeschwindigkeiten ist darauf zurückzuführen, daß beim Anlegen einer negativen Spannung an einen MNOS-Kondensator,der auf einem N-leitenden Siliziumplättchen ausgebildet ist, in dem
-22-
809819/0737
26. Oktober 1977 -22-
Halbleitersubstrat eine kleine Serienkapazität wirksam wird. Im einzelnen bildet sich eine Kapazität aufgrund der Verarmung des Siliziums in unmittelbarer Nähe der Oxidschicht an Elektronen unter dem Einfluss des Feldes, welches die Elektronen von dem Metall abdrängt. Diese Verarmung führt dazu, daß im Endeffekt eine hohe Impedanz (kleine Kapazität) in Serie zu der Kapazität der beiden dielektrischen Schichten (der Nitridschicht und der Oxidschicht) geschaltet wird. Das vorbekannte Verfahren für das Einschreiben eines Speicherinhalts ist also nur beschränkt brauchbar, da diese Serienverarmungskapazität den grössten Teil der Spannung "abfängt", welche über der MNOS-Anordnung angelegt wird, so daß über den beiden Isolationsschichten (Nitrid,Oxid) nur noch eine vergleichsweise niedrige Spannung verfügbar ist, um die Ströme zu erzeugen, die für das Einschreiben in Rückwärtsrichtung benötigt werden. (Ein positiver Impuls, der an eine derartige Anordnung auf einem P-leitenden Substrat angelegt wird, führt zu einem ähnlichen Effekt.) Nach einem ausreichend langen Zeitraum, typischerweise im Millisekunden-Bereich, bildet sich eine Inversionsschicht, die dazu führt, daß die Substratkapazität wieder ihren ursprünglichen hohen Wert annimmt und nunmehr das FHessen der Ströme durch die Dielektrika ermöglicht. Die Asymmetrie bzw. Unterschiedlichkeit der Schreibgeschwindigkeiten für zwei vorgegebene Speicherzustände ist ein beträchtliches Hindernis für den Einsatz von Kondensatoren der betrachteten Art in Lese-Schreib-Speichern.
Das Bestimmen des Zustands einer Kondensator-Speicherzelle bzw, das Auslesen des Speicherinhalts, wird bisher durch Messen der absoluten Kapazität der Zelle und Verknüpfung des Messergebnisses mit der Kapazitäte-Spannungs-Hysterese-
809819/0737
26. Oktober 1977 -23-
Schleife verwirklicht. Die Leseverfahren sind im einzelnen verschieden, jedoch generell dadurch gekennzeichnet, daß an die Kondensatorzelle ein kleines Wechselspannungssignal angelegt wird und daß dann der resultierende Strom gemessen wird. Nach dem Einstellen der Nesseinrichtungen zur Berücksichtigung von unerwünschten parasitären Kapazitäten und Kopplungskapazitäten stellt die Grosse des gemessenen resultierenden Stroms ein Nass für die Kapazität und damit den Ladungszustand oder Speicherzustand der Zelle dar.
Unglücklicherweise ist das Messen bzw. "Lesen" der absoluten Kapazität einer Kondensatorzelle in der Praxis extrem schwierig, da die parasitären Kapazitäten, die Kopplungskapazitäten und andere Kapazitäten, die bei einer sehr grossen Speicheranordnung zwangsläufig vorhanden sind, die Tendenz haben, die relativ kleine Zellenkapazität zu überdecken, so daß jedenfalls nur ein sehr kleines Verhältnis von Sgnalspannung zu Rauschspannung erzielbar ist.
Ausgehend vom Stande der Technik und der vorstehend dargelegten Problematik liegt der Erfindung die Aufgabe zugrunde, ein» sehr schnelle Kondensatorspeicheranordnung anzugeben, deren Herstellung mit extrem hoher Speicherplatzdichte möglich 1st und bei der das Einschreiben und Auslesen mit wahlfreiem Zugriff und zuverlässig bei hohen Geschwindigkeiten durchgeführt werden kann, obwohl bei der Herstellung der Kondensatorspeicheranordnung nur an sich bereits bekannte Verfahren angewandt werden.
Diese Aufgabe ist erfindungsgemäss durch eine Kondensatorspeicheranordnung der eingangs beschriebenen Art gelöst, welche dadurch gekennzeichnet ist, daß in der Halbleiterschicht angrenzend an die zweite Isolatorschicht eine Dotierungskonzentration zwischen 4 χ ΙΟ*5 und 1 χ 10 Dotierungsatome/ cm zur Erzielung einer vergleichsweise kleinen Lawinendurch-
80981970t37
-24-
26. Oktober 1977 -24-
bruchspannung vorgesehen ist.
L'rf indungsgemäss wird also eine Kondonsatorspeicheianordnung der eingangs beschriebenen Art angegeben, welche dadurch gekennzeichnet ist, daß die Iialblei terschicht bzw. das Substrat so dotiert ist, daß ein Lawinendurchbruch durch die Verarmumjszone des Substrats beieiner Spannung zwischen 6 und 50 V, vorzugsweise zwischen 10 und 35 V,moglich wird.
Gen.äcn einer bevorzugten Ausiührungsform eier Erfindung besitzt die Kondensatorspei cheranoi clnung mehl ere isolierte Kondensat.orzellen in einem geradlinigen leid, wobei jede Kondensatorzolle aus mehreren Schichten aufgebaut ist und eine Spannungs-Kapazi täts-F'unktion aufweist, welche sich unter dem Einfluss angelegter Potentiale längs der Spannungsachse verschiebt. Zu den verschiedenen Schichten gehören eine erste Schicht, holier Leitfähigkeit, welche ein bestandteil einer /uizahl von ersten Leiterpfaden bildet. Angrenzend an ciie erste leitfähig^ .Schicht ist eine erste dielektrische Isolationsschicht vorgesehen, welche beispielsweise aus Siliziumnitrid bestehen kann. Angrenzend an die erste dielektrische Isolationsschicht ist eine zweite dielektrische Isolationsschicht vorgesehen, beispielsweise eine dünne Schi clit aus üil i ziumdioxid, welche sich auf einem dotierten Halbleitersubstrat befindet. Mit den SuLstxat ist eine zweite Schicht hoher Leitfähigkeit verbunden, welche einen Teil einer von mehreren zweiten Leiterpfaden bildet. Das Substrat ist derart dotiert, daß sich durch eine Verannungszone desselben bei einem Potential zwischen G und 50 V ein Lawinendurchbruch ergibt. Dies entspricht einer Dotierungskonzentration des Substrats zwischen 1 χ 1O und 4 χ IO Dotierungsatoir.en/cm . Wenn ei·., dünne Siliziuiudioxidschicht verwendet
-25-
809819/0737
a 42 570 b 27*8222
26. Oktober 1977 -25-
wird, dann besitzt sie im allgemeinen eine Dicke von weniger als etwa 5O AE.
Weiterhin befasst sich die Erfindung mit dem Einsatz von Kondensatorspeicheranordnungen der vorstehend beschriebenen Art, insbesondere mit einem Verfahren zum Einschreiben von Informationen in eine Kondensatorspeicheranordnung mit mehreren isolierten Kondensatorzellen, die zu einem matrixförmigen Muster geordnet sind. Bei einer solchen Anordnung zeigt jede Kondensatorzelie beim Anlegen eines Potentials eine Hysterese und kann somit zwei Zustände einnehmen. Vorzugsweise enthält dabei jede Kondensatorzelle zwei dielektrische Isolationsschichten, wie dies oben beschrieben wurde. Das erfindungsgemässe Verfahren zum Einschreiben von Informationen besteht nun darin, daß zunächst an einer einzigen Zelle oder an einem ausgewählten Bereich des Speicherfeldes ein Potential zwischen einer ersten leitfähigen Schicht und dem Substrat bzw. dem Halbleitermaterial jeder Zelle in dem ausgewählten Bereich, wo eingeschrieben werden soll, angelegt wird. Die Grosse und Dauer des Potentials werden dabei ausreichend hoch gewählt, um die gespeicherte Ladung in der Zelle bzw. in den Zellen des ausgewählten Bereichs von einem ersten Zustand in einen zweiten Zustand zu ändern. Dies entspricht einer Änderung in der Flachband-Spannung. Die Ladungsschicht liegt im wesentlichen an der Trennfläche zwischen den dielektrischen Isolatoren und bleibt selbst nach dem Entfernen des zuvor angelegten Potentials erhalten. Wenn die Polarität des angelegten Potentials bewirkt, daß in einem Bereich der Substratschicht eine Ladungsträgerverarmung eintritt, dann besitzt das Potential auch eine ausreichende Grosse, um einen Lawinendurchbruch durch den verarmten Bereich der Substratschicht zu bewirken. Gleichzeitig wird mindestens ein
-26-
809819/0737
26. Oktober 1977 -26-
zweites nicht störendes Potential an jede nicht ausgewählten Zelle angelegt. Die Grosse und Dauer des zweiten Potentials sind gemeinsam nicht ausreichend, um die in den nicht ausgewählten Zellen gespeicherte Ladung wesentlich zu verändern. Auf diese Weise wird die gespeicherte Ladung und damit die Flachband-Spannung im wesentlichen nur in der bzw. in den ausgewählten Kondensatorzellen geändert und bleibt in den nxcht ausgewählten Kondensatorzellen im wesentlichen unbeeinflusst.
In Verbindung mit den Einsatzmöglichkeiten einer Kondensatorspeicheranordnung der eingtjigs beschriebenen Art betrifft die Erfindung ferner ein Verfahren zum Auslesen von Informationen aus einer Kondensatorspeicheranordnung mit mehreren Schichten, insbesondere mit zv/ei dielektrischen Isolationsschichten zwischen den Platuen der einzelnen Kondensatoren bzw. Kondensatorzellen. Bei einer solchen Anordnung sind mehrere isolierte Kondensatorzellen und mehrere Bit-Leitungen sowie mehrere Wortleitungei» vorgesehen, welche leitfähige Bereiche von Gruppen von KondensatorzeIlen miteinander verbinden. Das Verfahren zum Auslesen von Informationen aus den Kondensatorzellen von Kondensatorspeicheranordnungen der betrachteten Art ist nun dadurch gekennzeichnet, daß zwischen der Wortleitung und der Bit-Leitung,die gemeinsam eine ausgewählte Zelle identifizieren, deren Inhalt ausgelesen werden soll, ein veränderliches Potential angelegt wird, welches über mindestens einen Flachband-Bereich der bekannten Spannungs-Kapazitäts-Kennlinie dieser Zellen variiert wird. Dabei kann die Kennlinie bzw. die Spannungs-Kapazitäts-Charakteristik aufgrund der Betriebsparameter des Systems oder aufjrund von Experimenten bekannt sein. Erfindungsgemäss wird der höchste Wert des veränderlichen Potentials ausreichend klein gehalten,so daß die La-
-27-
809819/0737
26. Oktober 1977 -27-
dung in der ausgewählten Zelle nicht wesentlich geändert v/ird. Der Strom, welcher bei diesem Verfahren durch die ausgewählte Kondensatorzelle fliesst, wird in seinem zeitlichen Verlauf bezüglich der Spannung bzw» des Potentials gemessen, unci man bestimmt den Ladungszustand der Kondensatorzelle aufgrund des zeitlichen Verlaufs der Stromkurve. Dabei ist die veränderliche Spannung vorzugsweise eine Rampen- bzw. Sägezahnspannung mit einer eine Verarmung bewirkende Polarität.
Weitere Einzelheiten und Vorteile der Erfindung werden nachstehend anhand einer Zeichnung noch näher erläutert und/oder sind Gegenstand der Schutzansprüche. Es zeigen:
Fig. 1 Ein schematisches Schaltbild einer Kondensatorspeicheranordnung gemäss der Erfindung;
Fig. 2 Eine vereinfachte Querschnittsdarstellung durch einen einzigen Kondensator;
Fig. 3 Eine perspektivische Darstellung einer bevorzugten Kundensatorspeicheranordnung gemäss der Erfindung;
Fig. 4 Eine typische Kapazitäts-Spannungs-Kennlinie für einen MI S-Kondensator mit ζ v/ei Isolationsschichten;
Fig. b Ein schematisches Schaltbild einer typischen Kondensatorspeicheranordnung für den Betriebszustand: Einschreiben "Null";
Fig. 6 Ein der Fig. 5 entsprechendes Schaltbild für don Betriebszustand: Einschreiben "Eins";
-28-
809819/0737
λ 42 570 b 27A8222
26. Oktober 1977 -28-
Fig. 7 Eine perspektivische Darstellung einer Kondensatorspeicheranordnung gemäss der Erfindung, welche nach dem Prinzip der sogenannten Flip-Isolation aufgebaut ist;
Fig. 8 Eine perspektivische Darstellung einer erfindungsgemässen Kondensatorspeicheranordnung, welche nach dem Prinzip der Dioxid-Füller-Isolation aufgebaut ist;
Fig. 9 Kine perpektivische Darstellung einer Kondensatorspeicheranordnung gemäss der Erfindung, welche nach dem Prinzip der Sperrschicht-Isolation aufgebaut ist;
Fig. 10 Eine perspektivische Darstellung einer Kondensatorspeicheranordnung gemäss der Erfindung, welche nach dem Prinzip der Isolation mittels amorphem Silizium hergestellt 1st.
./29
809819/0737
A 42 57O b
26.Oktober 1977 -29- «.rfw*«.*.
In einzelnen zeigt Fig. 1 einen typischen Speicher 3 gemäss der Erfindung mit mehreren Kondensatorzellen bzw. Kondensatoren 1O, die zu einem raatrixförmigen Muster bzw. Feld geordnet sind. Jeder Kondensator 1Oa, 1Ob ...., 1Oi ist mit einer von jeweils mehreren Wortleitungen 12a, 12b, 12c und mit einer von jeweils mehreren Ziffern- oder bitleitungen 14a, 14b, 14c verbunden. Die Verbindungen sind.so ausgeführt, dass jedes Paar aus einer Wortleitung und einer bitleitung einen Kondensator eindeutig identifiziert. Obwohl in Fig. 1 nur neun Kondensatoren gezeigt sind, versteht es sich, dass die Matrixanordnung auf jede praktisch brauchbare Grosse erweitert v/erden kann.
Jede Wortleitung und jede bitleitung kann unabhängig mit einer Anzahl von Signalquellen verbunden werden, um ausgewählte Potentiale an den Kondensator anzulegen und aus diesem Informationen auszulesen sowie um Informationen in ihn einzuschreiben. Die Möglichkeit, das Potential auf den Wortleitungen und bitleitungen zu verändern ist schematisch durch Schalter 16a, 16b ... 16f angedeutet.
Aus Fig. 2 wird deutlich, dass jeder Kondensator 10 aus mehreren Schichten besteht, nämlich einer ersten gut leitenden Schicht 18, einer ersten dielektrischen Isolationsschicht 20, einer zweiten aiolektrischcn Isolationsschicht 22 und einem Halbleitersubstrat 24, v/obei mit letzterem eine zweite gut leitende Schicht 26 verbunden ist und wobei die beiden gut leitenden Schichten 18 und 26 Bestandteile der Wort- bzw. bitleitungen 12 bzw. 14 bilden.
Fig. 2 zeigt als bevorzugte Ausführungsform der Erfindung ein
-30-
809819/0737
A 42 570 b
k - 163
26.Oktober 1977 -30-
k-163 27A8222
ebenes Feld 27 von isolierten MMOS-Kondensatoren auf einem einzigen monokristallinen Substrat. Beim betrachteten Ausfüiiruncjsbeispiel ist die erste gutleitende Schicht 18 jedes Kondensators als Teilstück eines von mehreren Metallstreifen 28, insbesondere aus Aluminium, ausgebildet, welche Gruppen von Kondensatoren zu Worten verbinden. Die Metallstreifen 28 bilden die Wortleitungen 12.
Die Metallstreifen 23 liegen bei jedem Kondensator 10 über der ersten dielektrischen Isolationsschicht 20, die vorzugsweise aus Siliciumnitrid besteht. Die Isolationsschicht 20 besitzt vorzugsv/eise eine Dicke von etwa 500 AE. Andere dielektrische Isolationsschichten, welche im vorliegenden Zusammenhang brauchbare Eigenschaften besitzen, werden weiter unten beschrieben und können ebenfalls verwendet werden. Die erste dielektrische Isolationsschicht 2O liegt über der dünnen zweiten dielektrischen Isolationsschicht 22, welche vorzugsweise aus Siliziumdioxid besteht und welche man thermisch auf einem Siliziumhalbleitersubstrat aufwachsen lässt. Die Dicke der zweiten Isolationsschicht 22 liegt in dem Bereich von etv/a 15 bis 50 AE. Das Halbleitersubstrat 24 besteht vorzugsweise aus einer N-leitenden Siliziumepitaxialschicht, welche man auf einer mit eindiffundiertem Arsen hochdotierten, N -leitenden, leitfähigen Schicht 30, welche die bitleitungen 14 bildet, aufwachsen lässt. (Es könnte auch ein P-loitendes Substrat verwendet werden). Dia Dotierungskonzentration des Halbleitersubstrats 24 liegt vorzugsweise in dem Bereich zwischen 1x10 und 4 χ 10 Dotierungsatome/cm , um eine Lawinendurchbruchsspannung im Bereich zwischen 5 und 50 Volt zu erhalten, wie dies unten noch beschrieben wird. Die streifenförmigen, den
-31-
809819/0737
26.Oktober 1977 -31-
bitleitungen 14 in Fig. 1 entsprechende^ leitfähigen Schichten 30, sind auf einem Trägersubstrat 31 ausgebildet. Ein geätzter Einschnitt 32, über dem man eine Feld-Oxidschicht 34 (field oxide) aufwachsen lässt, isoliert die Kondensatoren in Längsrichtung der bitleitungen voneinander. Beim Ausführungsbeispiel arbeiten die Kondensatoren im Vorwärts- bzw. Normalbetrieb und die Oxidschicht besitzt vorzugsweise eine Dicke von etwa 20 AE. Bei anderen Anwendungen kann es wünschenswert sein, im Rückwärts- bzw. Komplementärbetrieb zu arbeiten und eine Oxidschicht mit einer Dicke in der Grössenordnung von 5O AE vorzusehen.
Wie oben erläutert, ist der bevorzugte Kondensatortyp der MNOS-Kondensator. Dieser Typ eröffnet bekanntlich die Möglichkeit der Speicherung einer Ladung in der Siliziumnitridschicht, und zwar im wesentlichen an der Grenzfläche zwischen dem SiIiziumnitrid und dem Siliziumdioxid (Nitrid-Oxid-Grenzfläche). Die Grosse und Polarität der Ladung beeinflussen die Kapazität des Kondensators in Abhängigkeit von der Spannung, da sie den Kondensator auf den einen oder anderen Zweig einer Hystereseschleife bringen welche die Spannungs-Kapazitäts-Beziehung des Kondensators beschreibt (vgl. Fig. 4). Das Phänomen der beobachteten Hysterese wird weiter unten in Verbindung mit dem Schreibvorgang noch näher erläutert. Der Ladungszustand (Grosse und Polarität) an der Grenzfläche dient erfindungsgemäss zur Darstellung einer binären "0" oder "1" in dem Speicher.
-32-
809819/0737
Λ 42 570 b
k - 163
26.Oktober 1977 -32-
Schreiboperation
Die Information wird in dem Kondensatorspeicher in binärer Form gespeichert und durch unterschiedliche Ladungszustände des Kondensators dargestellt. Die Zuordnung der "1" und der "O" zu einem gespeicherten bit IStx wie die Wahl der Ladungszustände/ beliebig. Für die nachfolgende Betrachtung soll jedoch angenommen werden, dass einer"0" eine gespeicherte negative Ladung an der Grenzfläche zwischen der dielektrischen Isolationsschicht und der Oxidschicht zugeordnet ist, während eine "1" einer gespeicherten positiven Ladung an der Grenzfläche zugeordnet ist. Dies entspricht den verschiedenen Kapazitätswerten des Kondensators. (Es könnten auch andere Ladungszustände ausgewertet werden, beispielsweise zwei positive oder zwei negative Ladungszustände).
Bei der Herstellung eines Kondensators gemäss Fig. 2 ergibt sich üblicherweise eine kleine positive Ladung, insbesondere an der Grenzfläche zwischen den dielektrischen Isolationsschichten. In diesem Zustand bildet das N-leitende Halbleitersubstrat 24 die eine Kondensatorplatte, während die erste gutleitende Schicht 13 die andere Kondensatorplatte darstellt. Die Isolationsschichten 20 und 22 bilden das Dielektrikum zwischen den Kondensatorplatten. Als Ergebnis erhält man einen Kondensator mit messbarer Kapazität C . Wenn zwischen den gutleitenden Schichten 18 und 26 kleine Spannungen angelegt werden, dann zeigt es sich, dass sich die Kapazität des Kondensators mit der Spannung ändert. Diese Änderung der Kapazität ist in erster Linie auf eine Verarmung an bzw. Ansammlung von Ladungsträgern in dem Teil des N-leitenden Halbleiter-
-33-
809819/0737
A 42 570 b
k - 163
26.Oktober 1977 "33-
Substrats 24 zurückzuführen, der der Siliziumdioxidschicht am engsten benachbart ist. Die Verarmung wird beispielsweise dadurch bewirkt, dass die gutleitende Schicht 18 ein Potential aufweist, welches bezüglich des Halbleitersubstrats 24 negativ ist. Je grosser die Potentialdifferenz zwischen der gutieitenden Schicht und dem Halbleitersubstrat ist, desto grosser wird die Tiefe der Sperrschicht bzw. der Verarmungsschicht in dem N-leitenden Halbleitersubstrat 24. Dieser Effekt ist wegen der Bildung einer Inversionsschicht bei niedrigen Frequenzen frequenzabhängig. Da die Verarmungsschicht wie ein dielektrischer Isolator wirkt, ist der Abstand zwischen den wirksamen Platten des Kondensators, nämlich zwischen der gutleitenden Schicht 18 und der Grenzfläche zwischen dem verarmten und dem nichtverarmten Bereich des N-leitenden Halbleitersubstrats 24 umso grosser, je grosser die Potentialdifferenz ist. Wenn also die an der gutleitenden Schicht 28 angelegte Spannung gegenüber dem Halbleitersubstrat 24 zunehmend negativer wird, dann nimmt die Kapazität des Kondensators ab, da der wirksame Abstand zwischen den Kondensatorplatten bei gleichbleibender Querschnittsfläche zunimmt. Es ergibt sich ein Verlauf der Kapazität in Abhängigkeit von der Spannung, welcher, wenn die Spannungen nicht zu gross sind, keine Hysterese aufweist.
Wenn das an die gutleitende Schicht 18 angelegte Potential bezüglich des Substrats 24 zunehmend positiver wird, dann ergibt sich eine Veränderung der Kapazität in Abhängigkeit von der Spannung längs der Spannungsachse. Diese Änderung der Kennwerte ergibt sich aufgrund der Ansammlung und Zurückhaltung der negativen Ladung im wesentlichen an der Grenzfläche zwischen der dielektrischen Isolationsschicht 20 und der
-34-
809819/0737
A 42 570 b 97/ A««.
k - 163 Z748ZZ2
26.Oktober 1977 ~34~
Isolationsschicht 22. Dei dem MNOS-Kondensator ergibt sich diese Ansammlung einer negativen Ladung aufgrund unterschiedlicher Stromstärken in der Oxidschicht einerseits und der Nitridschicht andererseits. Beim Ausführungsbeispiel, wo im Vorwärtsbetrieb gearbeitet wird, ist die Ladungsansammlung in erster Linie darauf zurückzuführen, dass Ladungsträger aus dem Halbleitersubstrat 24 unter dem Einfluss des Tunneleffekts durch die Siliziumdioxidschicht hindurch in Fallen bzw. in Löcher der dielektrisch isolierenden Nitridschicht gelangen, und zv/ar im wesentlichen an der Grenzfläche zwischen den beiden Dielektrika. Wichtig ist es, dass dann, wenn das zwischen der gut^leitenden Schicht 18 und dem Halbleitersubstrat 24 angelegte Potential zu Null wird, die Ladung an der Grenzfläche 35 gefangen bleibt, so dass sich ein Kondensator ergibt, an dessen Grenzfläche eine negative Ladung gespeichert ist.
Die vorstehend beschriebenen Zusammenhänge führen zu einem Hystereseeffekt, der für ein bevorzugtes Ausführungsbeispiel in Fig. 4 schematisch dargestellt ist, nämlich für einen MNOS-Kondensator, welcher im Vorwärtsbetrieb arbeitet und auf einem N-leitenden Silizium-Halbleitersubstrat 24 ausgebildet ist. Aus Fig. 4 wird deutlich, dass beim Anlegen einer hohen positiven Spannung ein Zweig 38 der Kapazitäts-Spannungs-Kennlinie des Kondensators nach rechts durchlaufen wird. Wenn die Spannung dann abgesenkt und schliesslich sogar negativ wird, folgt die Kapazität dem Zweig 38 der Hystereseschleife. Wenn das Potential ausreichend negativ wird, dann ändert sich die Menge und beim bevorzugten Ausführungsbeispiel auch die Polarität der Ladung, die an der Grenzfläche gefangen ist, und die Spannungs-Kapazitäts-Kurve des Kondensators wird auf dem oberen
-35-
809819/0737
26.Oktober 1977 -35-
Zweig 36 nach links durchlaufen. Wenn anschliessend ein ausreichend hohes positives Potential an den Kondensator angelegt wird, dann wird wieder der untere Zweig 38 der Hystereseschleife durchlaufen.
Die beschriebene Hystereschleife macht die Kondensatoranordnung zu einem Baustein für einen Halbleiterspeicher. Eine hohe positive Schreibspannung, welche einem ersten Zustand der gespeicherten Ladung entspricht, kann somit eine binäre "0" darstellen, während eine hohe negative Schreibspannung, die einem zweiten Zustand der gespeicherten Ladung entspricht, eine binäre "1" darstellen könnte. Beim bevorzugten Ausführungsbeispiel entspricht der erste Zustand einer gespeicherten negativen Ladung und der zweite Zustand einer gespeicherten positiven Ladung.
Im Hinblick auf die vorstehend dargelegten theoretischen Betrachtungen kann also eine "0" durch Anlegen einer hohen positiven Spannung an den Kondensator geschrieben werden, während eine "1" durch Anlegen einer hohen negativen Spannung geschrieben werden kann. In der Praxis ist es jedoch schwierig, ohne einige zusätzliche Abänderungen des Kondensators eine hohe Schreibgeschwindigkeit zu erreichen, da, wie dies unten noch erläutert wird, eine relativ lange Zeit erforderlich ist, um die Ladungsmenge bei an der Grenzfläche gespeicherter negativer Ladung in Verarmungsrichtung zu ändern.
Wenn bei dem betrachteten bevorzugten Ausführungsbeispiel beispielsweise die negative Ladung, die an der Dielektrikum-Oxid-Grenzfläche gespeichert ist, in Verarmungsrichtung geändert
-36-
809819/0737
A 42 57O b
k - 163
2G.Oktober 1977 -36-
wird, indem man ein hohes negatives Potential anlegt, dann kann der Kondensator als Serienschaltung zweier Kapazitäten betrachtet werden, wobei die erste Kapazität über die dielektrische Isolationsschichten zwischen der gut^leitenden Schicht 18 und der Substrat-Oxid-Grenzfläche liegt, während die zweite Kapazität zwischen der Substrat-Oxid-Grenzfläche und der Grenzfläche zwischen den verarmten und nichtverarmten Bereichen des Halbleitersubstrats 24 liegt. Es ergibt sich also eine Serienschaltung zweier Kapazitäten, welche bezüglich einer angelegten Spannung v/ie ein Spannungsteiler wirkt. In der Praxis ist die Dicke der Verarmungsschicht wesentlich grosser als die Dicke der dielektrischen Schicht, so dass die der dielektrischen Schicht zugeordnete Kapazität wesentlich grosser ist als die der Verarmungsschicht zugeordnete Kapazität. Aus diesem Grund erscheint eine zwischen den Schichten 13 und 26 angelegte negative Spannung zum überwiegenden Teil über der Verarmungsschicht des Halbleitersubstrat^, da die kleinere Kapazität wie eine grössere Impedanz wirkt. Für die isolierenden dielektrischen Schichten wird folglich eine relativ kleine Potentialdifferenz wirksam, so dass die Ströme, die durch das Dielektrikum fliessen, vernachlässigbar sind. Im Ergebnis tritt eine Ladung erst dann auf, wenn die Entstehung einer grossen Sperrschicht die Ausbildung einer Inversionsschicht nach sich zieht, so dass die angelegte Spannung über der dielektrischen Schicht wirksam wird.
Die vorstehend erläuterte Beschränkung hinsichtlich der erforderlichen Schreibzeit wird erfindungsgemäss dadurch vermieden, dass man das Halbleitersubstrat 24 so dotiert, dass es
-37-
809819/0737
A 42 570 b
26.Oktober 1977 -37- "^4U
keine hohe Spannung über der Verarmungsschicht aufrechterhalten kann. Hierdurch wird bei einer relativ niedrigen Spannung ein Lawinendurchbruch erreicht, wobei die Lawinendurchbruchspannung im allgemeinen mit der Schreibspannung in entgegengesetzter Richtung vergleichbar ist. Wenn also ein Potential angelegt wird, welches grosser ist als die Lawinendurchbruchspannung des Halbleitersubstrats 24, dann fällt ein Teil der angelegten Spannung, der gleich der Lawinendurchbruchspannung ist, in erstfer Linie über der Verarmungsschicht ab, während der die Lawinendurchbruchspannung übersteigende Teil der Spannung über den dielektrischen Isolationsschichten abfällt.
Das Halbleitersubstrat 24 ist vorzugsweise gleichmässig dotiert, kann jedoch auch ungleichmässig dotiert sein. In diesem Fall ist der Teil des Substrats, welcher der Siliziumdioxidschicht am engsten benachbart ist, schwächer als "normal" dortiert, während der von der Oxidschicht weiter entfernte Teil stärker bzv/. höher dotiert ist. Die Dicke der schv.'ach dotierten Schicht ist vorzugsweise mit der Dicke der Verarmungsschicht bei der Lawinendurchbruchspannung vergleichbar. Eine ungleichmässige Dotierung kann deshalb nützlich sein, weil die Änderung der Kapazität in Abhängigkeit von eier Spannung (der "Flachband (flat band)"-Bereich der Hystereseschleife) in diesem Fall steiler ist und somit, wie weiter unten noch gezeigt v/ird, zu einem besser erkennbaren "Lese"-Signal führt.
In einem Arbeitsspeicher kann die Schreibspannung zum Bewirken der Ladungsspeicherung typischerweise 30 Volt betragen. Eine optimale Lawinendurchbruchspannung ist mit dieser Schreibspannung vergleichbar und vorzugsweise gleich der Schreib-
-38-
809819/0737
A 42 57O b
26.Oktober 1977 "38"
spannung von 30 Volt, obwohl sie bis zu 6 Volt herabreichen oder höher als 50 Volt und mehr sein kann. Bei Annahme der oben angegebenen Werte ergeben sich die folgenden typischen Betriebsparameter:
Zum Einschreiben einer "0" in einen ausgewählten Kondensator, beispielsweise de η Kondensator 10a der Speicheranordnung gemäss Fig. 5, ohne eine Störung der übrigen Zellen, wird an die Wortleitung 12a des ausgewählten Kondensators 10a ein Potential V = 30 Volt angelegt, während die dem Kondensator 1Oa zugeordnete bitleitung 14a geerdet v/ird. Dies führt zum "Fangen" einer negativen Spannung an der Grenzfläche zwischen dem dielektrischen Isolator und der Oxidschicht des Kondensators. Die nicht angesteuerten Wortleitungen sind geerdet, während an den restlichen bitleitungen eine Spannung von +3O V liegt. Für die nicht angesteuerten Kondensatoren ergibt sich somit ein Potential von 0 Volt odor -3O Volt. In beiden Fällen ergibt sich dabei im wesentlichen kein Einfluss auf die in diesen Kondensatoren gespeicherte Ladung.
Fig. 6 der Zeichnung zeigt, dass in den ausgewählten Kondensator 10a eine "1" eingeschrieben wird, wenn man an die betreffende Wortleitung 12a ein Potential V1 = -30 Volt und an die betreffende bitleitung 14a ein Potential V1 = +30 Volt anlegt. Dabei sind alle übrigen bitleitungen geerdet. Insgesamt werden also -60 Volt an den angesteuerten Kondensator 10a angelegt, während an allen übrigen Kondensatoren ein Potential von -30 V oder O Volt anliegt. Durch ein Mull-Potential über dem Kondensator wird die gespeicherte Ladung nicht beeinflusst, und es erfolgt auch keine sonstige Beeinträchtigung des Kondensators.
-39-
809819/0737
26.Oktober t977 -39-
Durch ein Potential von -3O Volt über dem Kondensator wird dieser ebenfalls nicht beeinflusst, da der Hauptteil der Spannung über der "Verarraungsschichf-Kapazität erscheint und nur ein kleiner Teil über den dielektrischen Schichten. Folglich ist die Tendenz für eine Änderung der in dem Kondensator gespeicherten bzw. gefangenen Ladung vernachlässigbar klein. Dagegen ist ein Potential von -60 Volt über dem ausgewählten Kondensator ausreichend hoch, um die darin gespeicherte Ladung schnell zu ändern. Ein Anteil von 3O Volt der angelegten Spannung von 6O Volt wird für den Lawinendurchbruch benötigt. Die restlichen 3O Volt erscheinen über den dielektrischen Schichten und führen zu einer schnellen und wirksamen Änderung des Zustands des Kondensators. Es kann also eine grosse Anzahl von Schreibvorgängen in Erschöpfungsrichtung mit sehr hoher Geschwindigkeit stattfinden, ohne dass die Ladungsspeicherung in den übrigen Kondensatoren des Kondensatorspeichers geändert würde. Die typische Schreibgeschwindigkeit liegt erfindungsgemäss in beiden Richtungen bei 1 jus oder weniger.
Obwohl vorstehend nur der Schreibvorgang für einen einzigen Kondensator beschrieben wurde, kann das Einschreiben in einem ausgewählten Teil eines Kondensatorspeichers in einem einzigen Zyklus erfolgen, solange das Potential über den nicht ausgewählten Kondensatoren unter Zugrundelegung der für das Ausführungsbeispiel genannter Werte O Volt oder -30 Volt beträgt. Mit anderen Worten erfolgt also unter diesen Voraussetzungen keine Beeinträchtigung der nicht ausgewählten bzw. angesteuerten Kondensatoren.
-40-
809819/0737
Λ 42 570 b 274822?
k - 163 -»ν«.«.«.
26.Oktober 1977 -4O-
Leseoperation
Es wurde bereits früher angeregt, das Lesen einer Zelle einer Kondensatorspeicheranordnung zerstörungsfrei durch Messen der Kapazität der Zelle bzw. des Kondensators durchzuführen. Dabei wurde vorgeschlagen, die Kapazität durch Anlegen eines kleinen Wechselspannungssignals über den Kondensator und durch Messen des resultierenden Stromes zu bestimmen. Derartige Messungen der Kapazität sind jedoch in grossen Kondensatorspeichern praktisch nicht durchführbar, da in einer solchen grossen Speicheranordnung nicht beherrschbare parasitäre Kapazitäten, Kopplungskapazitäten und andere Kapazitäten auftreten. Diese nicht kontrollierbaren Kapazitäten verdecken im allgemeinen die zu messende Kapazität und machen das Messen der Kapazität eines einzelnen Kondensators der Speicheranordnung extrem schwierig und zeitraubend.
Erfindungsgemäss v/ird ein anderes Verfahren zur zuverlässigen und schnellen Bestimmung des Zustands eines Kondensators angewandt, indem man (vgl. Fig. 4) ein Signal verwendet, welches sich längs der "Flachband"-Bereiche 46,48 der Hystereseschleife für den Kondensator ändert. Dieses veränderliche Signal wird über dem Kondensator angelegt, der ausgelesen werden soll. Es ist also das Vorhandensein oder das Fehlen einer Ladung des Kondensators dasjenige Kriterium, welches den Zustand desselben bestimmt, huf diese Weise v/ird die unmittelbare Messung der Kapazität des Kondensators vermieden. Da parasitäre Kapazitäten und Kopplungskapazitäten lineare Elemente sind (bzw. konstante Kapazitäten), beeinflussen sie die Messung einer
-41-
809819/0737
Λ 42 57C b
26. Oktober 1977 -41- *f-»v«.*.*.
Änderung der Kapazität nicht und verringern somit auch nicht den Signalabstand bei einer solchen Messung.
Vorzugsweise wird als veränderliches Signal ein Sägezahnbzw. Rampensignal mit konstanter Steigung verwendet, dessen Dauer wesentlich kürzer ist als die RC-Zeitkonstante der Elenente der Leseschaltung. Da der Kondensator als Spannungsdifferenzierer wirkt, ist der über den Kondensator fliessende Strom, wenn die Spannung eine Rampenspannung ist, der Kapazität proportional, so dass der Ausgangestrom (oder die Spannung V in der Schaltungsanordnung gemäss Fig. 1) der Kapazität des Systems als Funktion der Spannung proportional ist. Da der Amplitudenbereich der veränderlichen Spannung nur einen "Flachband"-Bereich der Hystereseschleife umfasst, und zwar entweder den Bereich 46 oder den Bereich 48, ist der zeitliche Verlauf der Ausgangsspannung V über einen kleinen V/iderstand 5O in Serie zu dem angesteuerten Kondensator durch das Vorliegen oder Fehlen einer plötzlichen Spannungsänderung charakterisiert, welche das Vorliegen oder Fehlen einer Kapazitätsänderung anzeigt und damit angibt, ob der Ladungszustand des Kondensators dem einen oder dem anderen Zweig der Hystereseschleife entspricht. Das Etfassungsproblem wird auf diese Weise stark vereinfacht, da nur eine relativ deutliche Änderung der Spannung oder des Stroms (die beim bevorzugten Ausführungsbeispiel beide der Kapazität proportional sind) erkannt werden muss, während der genaue Wert der Spannung bzw. des Stroms ohne Bedeutung ist. Dieses Verfahren ist deshalb, wie oben ausgeführt, besonders nützlich, v/eil die anderen Kapazitäten des Systems, welche die Tendenz haben, die
-42-
809819/0737
Λ 42 570 b 97/ 0*5*5^
k - 163 Ζ/48222
26.Oktober 19 77 -42-
v/ahre Kapazität dos Kondensators selbst zu verdecken, konstant s i nd.
Bei einer Leseopeiration sind die Wortleitungen und bitleituncjen derjenigen Kondensatoren, welche nicht ausgelesen werden sollen, geerdet und stören dar. Erfassen der Kapazität der angesteuerten Kondensatoren nicht. Ausserdem werden durch die Leseoperation weder die angesteuerten noch die nicht angesteuerten Kondensatoren "gestört", da die Grosse der an diese Kondensatoren angelegten Lesespannung nicht hoch genug ist, um den Zustand der Kondensatoren zu ändern und da die angelegte Spannung darüber hinaus in der Verarmungsrichtung verändert wird.
Ein bevorzugtes Ausführungsboispiel für die Gewinnung einer Ausgangsspannung, welche dein Strom durch einen Kondensator proportional ist, zeigt Fig. 1. Es wird eine Lesespannung V
an die Wortleitung d<jr auszulosenden Kondensatoren angelegt. Gleichzeitig werden die anderen Wortleitungen geerdet. Die Lesespannung ist beim bevorzugten Ausführungsbeispiel eine Rainpenspannung mit einer Dauer von 5 us oder weniger und einem Spannungsbereich zwischen 3 und IO Volt, ausgehend von einer Grundspannung zwischen -10 und +10 Volt, und zwar in Abhängigkeit von der Lage der "Flachband"-Bereiche sowie in Abhängigkeit von dem Verfahren, welchen zur Signalerkennung verwendet wird. Die den ausgewählten Kondensatoren zugeordneten bitleitungen sind über kleine Widerstände 50a, 50b, 5Oc mit einem Widerstandswert von beispielsweise 2O\kOhm geerdet, d.h. mit üezugspotcntial verbunden. Die über den Widerständen 50 auftretende Spannung V ist im wesentlichen dem sie durchfliessen-
-43-
809819/0737
Λ 42 57Ο b
26.Oktober 1977 -43-
den Strom proportional und damit der Kapazität des betreffenden Kondensators. Die übrigen Wort- und bitleitungen sind direkt mit Erde verbunden. Zur Verstärkung der Ausgangsspannung V ist ein Verstärker (nicht dargestellt) mit einer hohen Verstärkung vorgesehen.
Der zeitliche Verlauf der Ausgangsspunnung v.'ird dann daraufhin überprüft, ob eine abrupte Spannungsänderung vorliegt, die einem "Flachband"-Bereich entspricht. Wenn beispielsweise die Rampenspannung den Spannungsbereich ΔV (Fig. 4) überstreicht, dann zeigt die Ausgangsspannung V_ eine Spannungsänderung, wenn sich der Kondensator in einem Zustand befindet, der einer Kapazität des "Flachband^'-Bereichs 46 entspricht, während keine Spannungsänderung bzw. kein Spannungssprung für einen Kondensatorzustand auftritt, der dem "Flachband"-Bereich 4H entspricht. Man könnte jedoch auch mit einer Rampensuannung arbeiten, bei der dieser andere "Flachband"-Bereich 43 ausgenutzt wird.
Herstellung des Kondansatorfeldes
Lin Kondensatorfeld, welches gemäss der Erfindung arbeitet, kann auf verschiedene Weise hergestellt werden.
Luftisolation
Bei dein bevorzugten Ausfährungsbeispiel gemäss Fig. 3 wird das Kondensatorfeld wie folgt hergestellt. Man beginnt mit einem P-leitenden Siliziumsubstrat 31 mit der Kristallorientierung 100 und mit einem Widerstand von 1 Ohm-cm (stattdessen
-44-
809819/0737
A 42 57O b Ä-
26.Oktober 1977 -44-
könnte auch eine dünne Schicht eigenlcitendes Siliziumsubstrat auf Se^phir verwendet werden.) Das Substrat wird dann nach einem üblichen Peroxidreinigungsverfahren gereinigt, woraufhin auf dem Plättchen bzw. dem Substrat ein Arsen-Siliziumoxid-Film erzeugt wird. Anschliessend wird durch Glühen bei einer Temperatur von 10500C für die Dauer von 20 Minuten eine flache, mit Arsen dotierte N -Diffusionszone erzeugt. Dies führt zu einer Sperrschichttiefe von 0,2 pm. Der Schichtwiderstand der eindiffundierten Schicht 30 liegt bei etwa 4O Ohm/ Quadrat(squa.re^s dieser Diffusionsschicht 3O werden die bitleitungen hergestellt. Die Oxide, welche bei der N -Diffusion entstehen, werden dann im Verlauf einer v/eiteren Peroxidreinigung entfernt, woraufhin man auf dem Substrat eine N-leitende, mit Phosphor dotierte Schicht 24 epitaxial aufwachsen lässt. Die Epitaxialschicht besitzt eine Dicke von 1,5 ,um und besitzt eine Dotierung N , die 1,Ox 10 beträgt, um eine Lawinendurchbruchspannung von etwa 30 Volt zu erzeugen.
Nunmehr wird in den Bereichen des N-leitenden Siliziums, an denen metallische äussere Anschlüsse zu dem Kondensatorfeld erzeugt werden müssen, eine N -Diffusion durchgeführt. Dieser Schritt sorgt für einen guten rein Chn'sehen Kontakt zwischen den metallischen Anschlussleitungen und dem darunter befindlichen K-leitcnden Silizium. Nach einer weiteren üblichen Peroxidreinigung lässt man auf dem Plättchen in einer oxidierenden Atmosphäre bei einer Temperatur von 1OOO°C während eines Zeitraums von 3 Stunden thermisch ein Oxid aufwachsen. Nach diesem Schritt beträgt die Dicke der Oxidschicht etwa 9OO AE. L'nter Anwendung eines pliotolithographischen Verfahrens
-45-
809819/0737
26.Oktober 1977 -45-
v/erden in der Oxidschicht Kontakteinschnitte geätzt, wobei die Photoraaske für den nächsten Verfahrensschritt auf den betreffenden Oberflächenbereichen belassen wird. Anschliessend wird dann in dem Kontakteinschnitt eine Plnsimätzung durchgeführt, um eine 10OO bis 2000 AE dicke Schicht des Siliziums zu entfernen. Danach v/ird eine übliche Phosphor-Vorabscheidung durchgeführt, in deren Verlauf der Phosphor aus einem mit Phosphor dotierten Glasmaterial freigesetzt wird, welches thermisch auf dem Plättchen niedergeschlagen wird.
Nunmehr wird eine maskierende Nitridschicht mit einer Dicke von 800 ΛΕ auf der N-leitenden Kpitaxialschicht abgeschieden. Die Nitridschicht wird bei einer höheren Temperatur, nämlich bei 85O°C abgeschieden als die Speichernitridschicht, welche während eines späteren Verfahrensschrittes abgeschieden wird. Während der Abscheidung der maskierenden Nitridschicht beträgt das Verhältnis von Ammoniak zu Silan etwa 10O:1.
Die N-leitenden Silizium-Mesastege, d.h. die Spalten des Speicherfeldes, werden wie folgt begrenzt. Die llitridoberflache v/ird mit Hilfe einer Photomacke so geätzt, dass sich auf dem Siliziuinsubstrat Nitridplättchen ergeben. Anschliessend v/ird dann ein anisotrope Ätzung des Siliziumsubstrats unter Verwendung von Kaliumhydroxid durchgeführt, wobei das Nitrid als Maske für das Ätzmittel dient. Die Ätzung reicht bis in das P-leitende Substrat hinab, wobei die Seitenwände der Ätznuten bezüglich der Ebene dss P-leitenden Substrats, welches die Nitridplättchen umgibt, unter einen Winkel von 65 geneigt sind. Die schrägen Seitenwände sind für die Er-
-46-
80981970737
26.Oktober 1977 _46_
zielung einer guten Abdeckung der Mesawände v/ährend des Metallisierungsschrittes besonders nützlich. Anschliessend v/ird eine thermische Oxidation der freigelegten Siliziumoberfläche bei einer Temperatur von 92O°C für die üauer von 2 Stunden in einer Atmosphäre durchgeführt, welche Sauerstoff und V/asser enthält, wobei sich in dem Einschnitt eine Oxidschicht mit einer Dicke von 4000 AE ergibt, v/ährend die Mesas durch die maskierenden Nitridplättchen geschützt sind. Diese Oxidschicht ist die Feld-Oxidschicht 34, welche ausser an der Oberseite der Mesas überall vorhanden ist. Die Nitridmaskierung v/ird dann abgelöst, indem man eine 10%-ige wässrige Flusssäurelösung für die Dauer von einer Minute einwirken lässt und dann für die Dauer von 20 Minuten in Phosphorsäure wäscht.
Anschliessend lässt man dann die Speicheroxidschicht 22 sowie die Nitridschicht 20 auf die Siliziummesas aufwachsen. Zu diesem Zweck v/ird das freigelegte Silizium der .Mesas zunächst in üblicher Weise mit Peroxid gereinigt und anschliessend mit einer 10%-igen wässrigen Flussäurelösung für die Dauer von 30 Sekunden gespült. Danach lässt man die Speicheroxidschicht 22 auf eine von zwei verschiedenen Weisen aufwachsen, und zwar in Abhängigkeit davon, ob im Vorwärtsbetrieb oder im Rückwärtsbetrieb gearbeitet v/erden soll. Beim Rückwärtsbetrieb wird die Siliziunioberflache in oxidierender Atmosphäre für die Dauer von 30 Minuten bei 800 C oxidiert, um eine Oxidschicht mit einer Dicke von etwa 40 AE zu erhalten. Beim Vorwärtsbetrieb wird die frisch geätzte Siliziumfläche selbst verwendet. Eine thermische Oxidschicht welche man in einer Stickstoffatmosphäre mit einen Sauerstoffgehalt von 0,1% bei einer Temperatur von 'JOO0C während eines Zeitraums von 10 Minuten aufwachsen lasst, kann ebenfalls brauchbar sein.
809819/0737 ~4?"
A 42 57O b
k - 163
26.Oktober 1977 -47-
Anschliessend lässt man dann die Nitridschicht auf der Speicheroxidschicht 22 aufwachsen. Wenn im Rückwärtsbetrieb gearbeitet werden soll, dann wird ein leitfähiges Nitrid bei einer Temperatur von 7OO C mit einer Stromdichte von etwa 1O A/cm in einem elektrischen Feld von 4,8 χ 10 Volt/cia abgeschieden. Dies führt zu einer Schreibzeit von etwa 1OO ns bei 3O Volt und zu einer Nitriddicke von etwa 5OO AE. Für den Vorwärtsbetrieb wird ein Nitrid geringerer Leitfähigkeit bei
einer Temperatur von 7000C und einer Stromdichte von etwa 10 A/cm sowie bei einem elektrischen Feld von 4,8 χ 10 Volt/cm abgeschieden. Auch für diese Betriebsart wird eine Nitridschicht mit einer Dicke von 5OO AE verwendet. Die Speichernitridschicht wird überall ausser im Bereich der eigentlichen Kondensatoren entfernt, d.h. in allen Bereichen ausser in den Bereichen, die durch die Kreuzungspunkte von Reihen und Spalten definiert sind, wobei die Entfernung nach Aufbringen einer Photomaske durch Ätzen erfolgt. Weiterhin wird die Nitridschicht an in regelmässigen Abständen voneinander angeordneten Punkten längs der Oberseite der Siliziumnies as entfernt, um diese Punkte später metallisieren zu können.
Danach wird eine Aluminium-Silizium-Kupfer-Schicht mit einer Dicke von 0,45 μπ» abgeschiedea. Während dieser Metallabscheidung wird das Siliziumsubstrat nicht erhitzt. Die Metallauflage wird in einem Photoätzprozess behandelt, um die metallischen Reihen- und Spaltenleitungen zu erzeugen, wobei die metallischen Leitungen 28 für das Anbringen äusserer Zuleitungen verbreitert werden.
-48-
809819/0737
Λ 42 57° b
k - 163
26.Oktober 1977 -4β-
Eine Schicht aus mit Phosphor dotiertem Siliziumdioxid mit einer Dicke von 0,3 «m wird durch Abscheiden aus der Dampfphase unter Verwendung von Silan und Sauerstoff abgeschieden. Die Oxidschicht wird, dann einer Photoätzung unterzogen, um durchgehende Einschnitte zu den Kontaktierungsflächen sowie an vorgegebenen Punkten längs jeder Mesaanordnung aus N-leiten— dem Silizium zu erhalten.Im allgemeinen werden die Einschnitte bei jeder hundertsten Kondensatoranordnung längs der Spalten erzeugt. Anschliessend wird dann eine zweite Metallisierungsschicht aus Aluminium abgeschieden und wieder einer Photo— ätzung unterzogen, um die Kontaktbereiche zu begrenzen. Weiterhin werden aus der zweiten Metallschicht metallischen Zeilendrähte gewonnen, die ebenso breit sind wie das obere Ende der N-leitenden Silizium-Hesaanordnungen und die parallel zu und unmittelbar über den oberen Enden dieser Mesaanordnungen verlaufen.
Durch diese Struktur wird etwa an jedem hundertsten Schnittpunkt des Kondensatorfeldes ein Kontakt zu den Mesaanordnungen aus N-leitendem Silizium erhalten. Auf diese Weise v/ird der Serienwiderstand zu jeder Anordnung längs der Spalten (aus N-leitendem Silizium) auf weniger als etwa 2000 Ohm verringert.
Das Kondensatorfeld wird dann bei 42O°C gesintert, woraufhin das Oxid auf der Rückseite des Plättchens durch Ätzen entfernt wird, während die Vorderseite desselben durch eine Maske geschützt ist.
Fasst man die Ergebnisse des vorstehend beschriebenen bevorzugten Fabrikationsycrfahrens zusammen, dann ergeben sich für die
-49-
809819/0737
26.Oktober 1977 -49-
verschiedenen Schichten typischerweise die folgenden bevorzugten Sch ich tdicken:
H+-Schicht (O,OOO8 Ohm-cra) - 0,2 ,um N-Epitaxialschicht (O,6 Ohm-cm) - 1,5 fan Siliziumdioxidschicht - 2O AE Siliziuranitridschicht - 5OO ΛΕ Aluminiummetalleitungen - 45OO AE Feldoxidschicht - 4OOO AE
Die N-leitende Epitaxialschicht kann schwächer dotiert v/erden. Die Dicke der leicht dotierten N-leitenden Epitaxialschicht (etwa 1 bis 2 Ohm-cm) beträgt vorzugsweise etv/a 0,4 pm. Unter diesen Vorausetzungen bestimmt die Dicke der N-leitenden Epitaxialschicht - nicht ihre Dotierungstiefe - in erster Linie das Potential, bei dem ein Lawinendurchbruch auftritt.
Flip-Technik
Während vorstehend ein bevorzugtes Fabrikationsverfahren für eine erfindungsgcmässe Kondensatorspeicheranordnung beschrieben wurde, können auch andere Herstellungsverfahren und anders aufgebaute Kondensatorspeicheranordnungen mit grossem Vorteil angev/andt bzw. eingesetzt werden. Eine unter Anwendung der sogenannten "Flip-TochnikM aufgebaute Speicheranordnung, welche in Fig. 7 gezeigt ist, wird besonders bevorzugt, da bei ihr die N+-leitende Schicht hoher Leitfähigkeit durch einen metallischen Leiter ersetzt ist. Als Ausgangsmaterial wird ein Plättchen 60 in Form eines N -leitenden Siliziumsubstrats verwendet, das die Kristallorientierung 100 sowie
-5O-
809819/0737
26.Oktober 1977 -50-
eine Dicke von etwa 200 um besitzt, wobei die Dotierungskon-
' 13 3
zentration grosser air. 5 χ 10 '/cm ist. Bevorzugte Dotierungsstoffe sind Arsen oder Antimon, bei denen sich nur ein geringes Ausdiffundieren während nachfolgender Verarbeitungsschritte ergibt. Auf dem IJ -Substrat lässt man eine N-leitende Epitaxialschicht 62 mit einer Dicke von 7 pm und einer Leitfähigkeit von etwa 0,5 Ohm-cm aufwachsen.
Auf der Epitaxialschicht v/ird dann ein hochtemperaturfestes Metall, wie z.B. Platin oder Wolfram, abgeschieden. Die Metallschicht 64 ist etwa 20C0 AE dick. Wenn das Metall gegenüber der Reaktion mit Siliziurnnitria oder Silizium nicht bis zu Temperaturen von 10000C stabil ist, dann sollte es mit dem unter der Metallschicht befindlichen Silizium zur Reaktion gebracht werden, um ein stabiles Silizid bzw. eine stabile Siliziummetallverbindung zu erhalten. Das Silizid sollte einen Widerstand von weniger als 50 ρ Ohm-cm besitzen und eine Schichtdicke von etwa 2000 AE auf v/ei sen. Platinsilizid kann für den vorliegenden Zweck geeignet sein.
Als nächstes werden in das Plättchen Nuten 66 mit einer Tiefe von etv/a 2 urn unter Anwendung eines Photoätzverfahrens eingeätzt. Diese Nuten sorgen für die Trennung der Spalten des Speicherfeldes.
Danach wird eine Siliziuinnitridmaske 68 mit einer Dicke von 800 AE auf dem Plättchen abgeschieden, über der eine Schicht 70 aus Siliziuindioxid mit einer Dicke von 1 ^m abgeschieden v/ird. Als nächstes v/ird dann eine polykristalline Silizium-
-51-
809819/0737
27*8222
26.Oktober T977 -51-
schicht 72 mit einer Dicke von etwa 2OO pn bei einer Temperatur von 9OO°C abgeschieden.
Danach wird eine elektromechanische Ätzung durchgeführt, um das N*—leitend*. Aesgaagssubstrat zu entfernen. Dies ist eine bevorzugte Ätzung, welche an der relativ niedrig dotierten N-leitenden Epitaxialschicht endet. Die Ätzung wird unter folgenden Bedingungen durchgeführt:
Zwischen der Anode und der Kathode wird eine Spannung von 1O Volt angelegt, der Elektrolyt ist eine wässrige 5%-ige Flussäurelösung und wird auf einer Badtemperatur von 18°C gehalten. Die Kathode besteht aus Platindraht (13 χ 13 cm) und die Kathode ist parallel zur Oberfläche des Plättchens in einem Abstand von etwa 5 cm angeordnet. Die Ätzung erfolgt in völliger Dunkelheit. Die Plättchen werden für die elektromechanische Ätzung in Flussäure (48%) und Salpetersäure (65%) (im Verhältnis von 1:1O) vorbereitet, um Werkstückschäden zu entfernen. Der Kontakt zwischen der Anode und dem Silizium wird hergestellt, indem man unter Verwendung einer sogenannten Perspex-Klamraer einen Platinstreifen (2O χ 3 mm) an das Siliziumplättchen in der iJähe einer Kante desselben anlegt. Das Plättchen wird mit den Kontakt völlig in den Elektrolyten eingetaucht. Wenn der Siliziumanodenstrom gemessen werden muss, wird der Platinstreifen mit einem Apiezon-Wachs bedeckt.
Nach der elektrochemischen Ätzung bleibt eine sehr dünne N -leitende Schicht (weniger als 1 um) und eine braune Übergangsschicht zurück. Die ersten 5 yarn der restlichen 7 yura der
-52-
809819/0737
26.Oktober 1977 ~52~
Einkristallschicht werden dann in einem chemischen Ätzverfahren entfernt. Die Ätzlösung ist in diesem Fall wie folgt zusammengesetzt: 50 ml Flussäure (48%ig), 5O ml Essigsäure (Mindestreinheit 99%, beispielsweise von der Firma Merck) und 2OO mg Kalimiipermanganat (Hindestreinheit 99%, beispielsweise von der Firma Merck). Die Ätzgeschwindigkeit beträgt bei dieser Zusammensetzung bei 18 C etwa 0,2 ,um pro Minute. Die Ätzung v/ird fortgesetzt, bis das Nitrid an der Oberseite der Nitrid/ Oxid-Isolationswände freigelegt ist.
Danach v/erden ein Kontakteinschnitt und eine Ii -Diffusion durchgeführt, wie dies in Verbindung mit dem Luftisolationsverfahren beschrieben wurde, um einwandfreie ohm'sche Kontakte zu dem Metall herzustellen, welches die .Spalten aus N-leitendem Silizium verbindet. Anschliessend lässt man eine Speicheroxidschicht 74 und eine Nitridschicht 76 aufwachsen und führt eine Photoätzung durch, wie sie für das Luftisolationsverfahren beschrieben wurde, woraufhin dann die Metallstreifen 7 8 abgeschieden und,wie für das Luftisolationsverfahren beschrieben, geätzt werden.
Andere Strukturen
Weitere vorteilhafte Strukturen für eine MNOS-Kondensatorspeicheranordnung sind dem oben beschriebenen Ausführungsbeispiel ähnlich, v/obei jedoch der isolierende Luftspalt zwischen den Zellen bzw. Kondensatoren mit thermisch aufgewachsenem Siliziumdioxid gefüllt ist. Fig. 8 zeigt eine typische Struktur dieser Art, welche in ähnlicher Weise aufgebaut ist, wie die Anordnung mit Luftisolation gcmäss Fig. 3. Pei der Herstellung
-53-
809819/0737
26.Oktober 1977 -58-
der Anordnung gemäss Fig. 8 wird nach dem Aufwachsen der Η-leitenden Epitaxialschicht 8O eine maskierende Hitridschicht abgeschieden und geätzt, um das bitleitungsmuster zu bilden. Das Verfahren der Röntgenstrahllithographie wird angewandt, um zwischen den bitleitungen einen Schlitz 82 von 0,2 pn zu erzeugen. Anschliessend wird dann unter Anwendung der Photowiderstandstechnik sowie unter Ausnutzung der Nitridschicht zur Bildung einer Maske zwischen den bitleitungen durch Ionenimplantation von Stickstoff bis hinab in das P-leitende Substrat 86 (oder das Saphirsubstrat) zwischen den bitleitungen eine amorphe Schicht ausgebildet. Die Photowiderstandsschicht wird dann entfernt, woraufhin das amorphe Silizium geätzt wird, um einen 0,2 pm breiten Schlitz zu bilden, welcher bis hinab in das P-leitende Substrat (oder das Saphirsubstrat) reicht. Bei Verwendung des Nitrids aus dem vorangegangenen Verfahrensschritt als Oxidationsmaske werden die Wände des Schlitzes oxidiert, bis das obere Ende des Schlitzes nahezu vollständig mit Oxid 88 gefüllt ist. Die maskierende Nitridschicht wird dann entfernt, woraufhin das Speicherfeld fertig gestellt wird, indem man die Oxidschicht 90, die Nitridschicht 92 und die metallischen Wortleitungen 94 aufbringt, wie dies vorstehend beschrieben wurde.
Eine Sperrschichtisolationstechnik, genoss welcher zur Trennung benachbarter Kondensatorzellen in Sperrichtung vorgespannte PN-Übergänge ausgenutzt v/erden, ist bei der in Fig. 9 im Querschnitt gezeigten Anordnung angewandt. Die Herstellung dieser Anordnung erfolgt in ähnlicher Weise wie dies vorstehend beschrieben wurde. Jeder Kondensator besitzt Metallstreifen an der Oberseite einer Siliziumnitridschicht 102 und einer
-54-
809819/0737
Λ 42 570 b _ _
26.Oktober 1977 -54-
Siliziumdioxidschicht 104. Die N-leitenden Dereiche 106, angrenzend an die Siliziumdioxidschicht 104 und die N -leitenden bitleitungen 103, angrenzend an den N-leitenden Bereich, vervollständigen die Kondensatorzelle. Die Kondensatoren sind durch P-leitende Epitaxialschichten 110 sov/ie durch das P-leitende Substrat 112 getrennt, v/o an den PN-Übergängen eine Vorspannung in Sperrichtung anliegt. Zusätzlich trennt die Feld-Oxidschicht 114 die einzelnen Zellen bzw. Kondensatoren voneinander.
Die in Fig. 10 gezeigte Anordnung ist nach einer anderen Isolationstechnik hergestellt, die als amorphe Siliziumisolation bezeichnet wird und bei der ein elektrisch inaktives Material (beispielsweise Neon) durch Ionenimplantation in das Silizium eingebracht wird, um amorphe Siliziumbereiche 118 zu erzeugen, welche einen hohen inneren Widerstand haben, und zv/ar zwischen den bitleitungen, ura auf diese Weise in der fertigen Anordnung eine ebene Siliziumoberfläche zu erhalten. Der einzige Machteil dieser Technik besteht darin, dass hoch dotiertes Silizium, welches in der verdeckten N -leitenden Schicht 120 vorhanden ist, wenn es amorph v/ird, keinen ausreichend hohen Widerstand für eine elektrische Isolation bietet. Der übrige Aufbau mit dem P-leitenden Substrat 122, der Nitridschicht 124, der Oxidschicht 126 und den Metallstreifen 128 erfolgt nach den vorstehend beschriebenen Herstellungsverfahren.
Die derzeit Möglichen photolithographischen Verfahren erlauben es, Kondensatoren mit einem ilittenabstand von 5 um herzustellen. Unter Ausnutzung des Lawinendurchbruchs und des oben
-55-
809819/0737
A 42 570 b 9*1/000')
k - 163 <c/4o222
26.Oktober 1977 -55-
beschriebenen Leseverfahrens werden Lesegeschv/indigkeit von 5 ps und Schreibgeschwindigkeiten von 200 ns in einem kleinen Kondensatorspeicherfeld erreicht.
Die Erfindung wurde in Verbindung mit Anordnungen beschrieben, bei denen ein N-leitendes Substrat verwendet wird, um im Vorwärtsbetrieb zu arbeiten. Andere Ausführungsbeispiele einschliesslich solcher, bei denen im Rückwärtsbetrieb gearbeitet und/oder ein P-leitendes Substrat verwendet wird, ergeben sich für den Fachmann aus der vorstehenden Beschreibung, ohne dass er dabei den Grundgedanken der Erfindung verlassen müsste.
809819/0737
L e e r s e ? t e

Claims (1)

  1. DR.-INQ. DIPI^INO. M. SC. O-W. -■»■«¥■. OR. OIPL.-PHYS.
    HÖGER - STELLRECHT - GR!£SSBACH - HAECKER
    PATENTANWÄLTE IN STUTTGART _ _,
    A 42 57Ο b -Jt^ Anmelder: Massachusetts Insti-
    k-171 tute of Technology
    26. Oktober 1977
    CAMBRIDGE,MasS. USA
    Patentansprüche:
    1. Kondensatorspeicheranordnung mit matrixförmig angeordneten, über Spalten- und Zellenleitungen einzeln ansteuerbaren MSI-Kondensatoren mit zwei Isolationsschichten und folgender Schichtfolge: Metall-1.Isolator-2.Isolator-Halbleiter, insbesondere MNOS-Kondensatoren mit der Schichtfolge: Metall-Nitrid-Oxid-Halbleiter,
    dadurch gekennzeichnet, daß in der Halbleiterschicht (24) angrenzend an die zweite Isolationsschicht (22), eine Do-
    15 17
    tierungskonzentration zwischen 4 χ 10 J und 1 χ 10 Do tierungsatome/cm zur Erzielung einer vergleichsweise kleinen Lawlnendurchschlagspannung vorgesehen ist.
    2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die
    1 fi 17
    Dotierungskonzentration zwischen 1 χ 10 ° und 1 χ 10 Dotierungsatome/cm liegt.
    3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dotierungskonzentration so gewählt ist, daß sich für eine im Betrieb in der Halbleiterschicht (24) auftretende Verarmungszone eine Lawinendurchbruchspannung zwischen 6 und 50 V ergibt.
    4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Dotierungskonzentration so gewählt ist, daß sich eine Lawinendurchbruchspannung zwischen 10 und 35 V ergibt.
    -2-
    809819/0737
    26. Oktober 1977
    5. Anordnung nach einem der Ansprüche 1 - 4 , dadurch gekennzeichnet, daß die Verteilung der Dotierungskonzentration in der Halbleiterschicht (24) gleichmässig ist.
    6. Anordnung nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß die Halbleiterschicht (24) ungleichmässig dotiert ist.
    7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Dotierungskonzentration längs einer zu der zweiten dielektrischen Isolationsschicht (22) senkrechten Achse ungleichmässig ist.
    8. Anordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Halb leitet schicht (24) zv/ei Zonen aufweist, von denen die erste, welche an die zweite Isolationsschicht (22) angrenzt, schwach dotiert ist und von denen die zweite, welche sich im Abstand von der zweiten Isolationsschicht befindet und an die erste Zone angrenzt, stark dotiert ist, so daß die Dicke der ersten Zone die Lawinendurchbruchspannung bestimmt.
    9. Anordnung nach einem der Ansprüche 1-8, dadurch gekennzeichnet, daß die KondensatorzeIlen mit einem Mittenabstand von weniger als 25,4 /um angeordnet sind.
    10. Anordnung nach einem der Ansprüche 1-9, dadurch gekennzeichnet, daß auf der den zwei Isolationsschichten (20, 22) abgewandten Seite der Halbleiterschicht (24) ein metallischer Leiter vorgesehen ist.
    11. Anordnung nach einem der Ansprüche 1 - 10, dadurch gekennzeichnet, daß die zweite dielektrische Isolationsschicht (22)
    -3-8098 19/0737
    k-171 ■
    26. Oktober 1977
    eine Siliziumdioxid-Schicht ist.
    12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Sixiziumdioxid-Schicht (22) eine uicke von weniger als etwa 50 AE aufweist.
    13. Anordnung nach einem der Ansprüche 1 - 12, dadurch gekennzeichnet, daß diejenigen KondensatorzeIlen, die mit einer Leitung des einen Satzes von Leitungen verbunden sind, durch Luftisolation gegenüber den KondensatorzeIlen isoliert sind, die mit den übrigen Leitungen dieses Leitungssatzes verbunden sind.
    14. Anordnung nach einem der Ansprüche 1-12, dadurch gekennzeichnet, daß diejenigen Kondensatorzellen, die mit einer Leitung des einen Satzes von Leitungen verbunden sind, durch pn-übergänge gegenüber den Kondensatorzellen isoliert sind, welche mit den üorigen Leitungen dieses Leitungssatzes verbunden sind.
    15. Anordnung nach einem der Ansprüche 1-12, dadurch gekennzeichnet, daß diejenigen KondensatorzeIlen, die mit einer Leitung des einen Satzes von Leitungen verbunden sind, durch eine amorphe Siliziumschicht gegenüber denjenigen Kondensatorzellen isoliert sind, die mit den übrigen Leitungen des Leitungssatzes verbunden sind.
    16. Anordnung nach einem der Ansprüche 1-12, dadurch gekennzeichnet, daß diejenigen Konöensätorzellen, die mit einer Leitung des einen Satzes von Leitungen verbunden sind, durch eine Siliziumdioxid-Sperrschicht gegenüber den Kondensatorzellen isoliert sind, die mit den übrigen Leitungen
    809819/0737 ~4"
    A 42 570 b k-171 26. Oktober 1977
    -4-
    dieses Leitungssatzes verbunden sind.
    17. Anordnung nach einem der Ansprüche 1 - 16, dadurch gekennzeichnet, daß die Halbleiterschicht ein Siliziumsubstrat U4) ist.
    18. Anordnung nach Anspruch 17, dadurch gekennzeichnet, daß das Substrat (2 4) eine Dicke aufweist, die mit der maximalen Tiefe einer Verarmungsschicht, wie sie im Betrieb der betreffenden Kondensatorzellen auftritt, vergleichbar ist.
    19. Anordnung nach einem der Ansprüche 1 - 13, dadurch gekennzeichnet, daß die erste Isolationsschicht eine Siliziumnitridschicht (20) ist.
    20. Anordnung nach Anspruch 19, dadurch gekennzeichnet, daß die Siliziumnitridschicht eine Dicke von etwa 500 AE aufweist.
    21. Anordnung nach Anspruch 12,19, 20, dadurch gekennzeichnet, daß die Siliziumdioxid-Schicht (22) eine Dicke von weniger als 20 AE aufweist.
    22. Verfahren zum Einspeichern von Informationen in eine Kondensatorspeicheranordnung nach einem oder mehreren der vorangegangenen Ansprüche gekennzeichnet durch folgende Verfahrensschritte :
    Bei einer Kondensatorspeicheranordnung mit mehreren isolierten Kondensatorzellen, von denen jede mindestens eine erste leitfähige Schicht, eine erste diebktrische isolierende Schicht, eine zweite dielektrische isolierende Schicht, eine dotierte Halbleiterschicht unu eine zweite leitfähige
    8098 19/0737
    26. Oktober 1977 -5-
    Schicht aufweist, wobei die ersten leitfähigen Schichten der Kondensatorzellen gruppiert und zu einem Satz von mehreren Wortleitungon verbunden sind, wobei die zweiten leitfähigen Schichten der Kondensatorzellen gruppiert und zu einem Satz von mehreren Bit-Leitungen zusammengefasst sind, wobei jeweils eine Bit-Leitung und eine Wortleitung eine Kondensatorzelle eindeutig identifizieren und wobei jede Kondensatorzelle zwei Kondensatorzustände einnehmen kann, wird an mindestens eine ausgewählte Kondensatorzelle der Kondensatorspeicheranordnung ein erstes Potential angelegt, welches
    a) eine Polarität besitzt, die geeignet ist, um in einer Zone das Substrats der betreffenden Kondensatorzelle eine Verarmung hervorzurufen,
    b) eine ausreichende Grosse besitzt, um in der Verarmungszone des Substrats der Kondensatorzelle einen Lawinendurchbruch zu bewirken und
    c) eine ausreichende Grosse und Dauer besitzt, um den Zustand der Kondensat or ze He zu ändern,
    gleichzeitig wird an die nicht ausgewählten Kondensatorzellen der Kondensatorspeicheranordnung mindestens ein zweites Potential angelegt, welches eine Grosse und Dauer besitzt, die nicht ausreichen, um den Zustand der nicht ausgewählten Kondensatorzellen zu ändern.
    23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß man die Kondensatorspeicheranordnung so ausbildet, daß der La-
    809819/0737
    26. Oktober 1977 _β-
    v/inendurchbruch bei einer Spannung erfolgt, welche mit der Grosso der Schreibspannung der Kondensatorspeicheranordnung vergleichbar ist, wobei die Polarität so gewählt ist, daß sich eine LauungsanSammlung ergibt.
    24. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß man das erste Potential für eine Dauer von weniger als 100 .us anlegt.
    25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß man das erste Potential für eine Dauer von v/eniger als 1 us anlegt
    26. Verfahren zum Einschreiben von Informationen in eine Kodensatorspeicheranordnung mit mehreren isolierten Kondensatorzellen, die matrixartig angeordnet sind, wobei jede Kondensatorzelle eine Kapazität-Spannungs-Kennlinie mit einer Hystereseschleife aufweist, insbesondere zum Einschreiben von Informationen in eine Kondensatorspeicheranordnung nsch einem der Ansprüche 1-21, gekennzeichnet durch folgende Verfahrensschritte:
    Gleiciizcitig
    A 1. legt man ein erstes Potential über jeder Kondensatorzelle in einen ausgewählten Bereich der Speicheranordnung an, wobei das Potential aie richtige Polarität hat, um eine Substratzone jede;r Kondensatorzelle eines ausgewählten Teils oer Speicheranordnung in den Zustand zu überführen, in welchem Ladungen gesammelt werden und wobei die Grosse und Dauer des ersten Potentials ausreichen, um die Flachbandspannung jeder Kondensatorzelle zu ändern und
    -7-
    809819/0737
    26. Oktober 1977 ?
    2. legt man über jeder nicht ausgewählten Zelle der Speicheranordnung Potentiale an, die in Grosse und Dauer nicht ausreichen, um die Flachbandspannung der nicht ausgewählten Zellen zu ändern und
    anschliessend legt man gleichzeitig
    B 1. über jeder Kondensatorzelle eines zweiten ausgewählten Teils ein zweites Potential an, welches eine zu dem ersten Potential entgegengesetzte Polarität besitzt und eine ausreichende Grosse und Dauer hat, um
    a) einen Lawinendurchbruch in einer Substratzone jeder Zelle des zweiten ausgewählten Bereichs und
    b) eine Änderung der Flachbandspannung der ausgewählten Zellen herbeizuführen und
    2. Potentiale über jeder nicht ausgewählten Zelle der Speicheranordnung an, welche eine Grosse und Dauer aufweisen, die rieht ausreicht, um die Flachbandspannung der zweiten nicht ausgewählten Zellen zu ändern.
    δΊ. Verfahren nach Anspruch 2G, dadurch gekennzeichnet, daß das zweite Potential eine Grosse besitzt, welche etwa doppelt so gross 1st wie die Grosse des ersten Potentials.
    28. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß eines der nicht ausreichenden Potentiale Null Volt beträgt.
    29. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß mindestens eines der nicht ausreichenden Potentiale eine
    809819/0737 -8"
    26. Oktober 1977
    R
    —ο—
    Substratzone der nicht ausgewählten Kondensatorzellen im Sinne einer Verarmung beeinflusst.
    3O. Verfahren zum Einschreiben von Informationen in eine Metall-Nitrid-Oxid-Siliziun-Kondensatorspeicheranordnung mit mehreren isolierten Kondensatorzellen, die matrixförmig angeordnet sind, insbesondere in eine Kondensatorspeicheranordnung nach einem der Ansprüche 1-21, gekennzeichnet durch folgende Verfahrensschritte:
    7k gleichzeitig legt man
    1. ein erstes Potential über jeder Kondensatorzelle in einem ausgewählten Dereich der Speicheranordnung an, und zwar ein Potential mit einer Polarität, welche dazu führt, daß eine Substratzone jeder Kondensatorzelle den ausgewählten Bereichs im Sinne einer Sammlung von Ladungsträgern beeinflusst wird, wobei das Potential eine Grosse und Dauer aufweist, die ausreicht, um die rlachbandspannung jeder ausgewählten Kondensatorzelle zu ändern, und
    2. Potentiale an jede nicht ausgewählte Kondensatorzelle der Speicheranordnung, welche in Grosse und Dauer nicht ausreichen, um die Flachbandspaniumg der nicht ausgewählten Kondensatorzellen zu ändern und
    B man legt anschliossend gleichzeitig
    1. üuer jeder Kondensatorzelle eines zweiten ausgewählten Bereichs ein zweites Potential an, welches eine Polarität aufweist:, die der Polarität des ersten Potentials entgegengesetzt ist und welches eine ausreichende
    809819/0737 -9-
    26. Oktober 1977 _g_
    Grosse und Dauer hat, um
    a) in dem Substrat einen Lawinendurchbruch zu bewirken und
    b) um die Flachbandspannung jeder Kondensatorzelle in dem ausgewählten Bereich zu ändern und
    2. Potentiale an jede der nicht ausgewählten zweiten Kondensatorzellen an, wobei diese Potentiale eine solche Grosse und Dauer haben, welche nicht ausreicht, um die Flachbandspannung jeder Kondensatorzelle von den nicht ausgewählten zweiten Kondensatorzellen zu ändern.
    31. Verfahren zum Einschreiben von Informationen in eine Kondensatorspeicheranordnung,welche mehrere isolierte Kondensatorzellen aufweist, wobei jede Zelle mindestens eine erste leitfähige Schicht, eine erste dielektrische Isolationsschicht, eine zweite dielektrische Isolationsschicht, eine dotierte Halbleiterschicht bzw. ein dotiertes Halbleitersubstrat und eine zweite leitfähige Schicht aufweist, wobei die leitfähigen Schichten der KondensatorzeIlen gruppiert und zu mehreren Wortleitungen zusammengefasst sind, wobei die zweiten leitfähigen Schichten der Kondensatorzellen gruppiert und zu mehreren Bit-Leitungen zusammengefasst sind, wobei jeweils eine der Bit-Leitungen und eine der Wortleitungen eine Kondensatorzelle eindeutig identifiziert und wobei jede Kondensatorzelle einen ersten und einen zweiten Kondensatorzustand einnehmen kann, insbesondere zum Einspeichern von Informationen in eine Kondensatorspeicheranordnung nach einem der Ansprüche 1-21, gekennzeichnet durch folgende Verfahrensschritte:
    -10-809819/0737
    26. Oktober 1977
    Man legt gleicnzeitig
    A an eine Wortleitung, die mit ^der ausgewählten Kondensatorzelle der Speicheranordnung verbunden ist, ein erstes Potential an,
    B an die Bit-Leitungen, die mit den ausgewählten Zellen verbunden sind, ein zweites Potential an, wobei das erste und das zweite Potential eine Zone des Substrats der ausgewählten Kondcnüatorzellen in einen Verarraungszustand treiben, wobei die Potentiale eine ausreichende Potentialdifferenz über den ausgewählten Kondensatorzellen bewirken, um in der Verarmungszone des Substrats der ausgewählten Kondensatorzellen einen Lawinendurchbruch zu bewirken und wobei die Potentiale eine ausreichende Potentialdifferenz und Dauer haben, um den Zustand der ausgewählten Kondensatorzelien in den zweiten Kondensatorzustand zu überführen,
    C an jede andere Wortleitung der Speicheranordnung ein drittes Potential an, um eine Änderung des Zustands der nicht ausgewählten Kondensatorze Ilen zu verhindern, die mit den genannten Bit-Leitungen verbunden sind,
    D ein viertes Potential an jede andere Bit-Leitung der Speicheranordnung, um eine Änderung des Zustands der nicht ausgewählten Kondensatorzellen zu verhindern, die mit der genannten Wortleitung verbunden sind
    und man wählt
    -11-
    809819/0737
    ^ b 27A8222
    26. Oktober 1977 -H-
    E das dritte undcas vierte Potential so, daß für jede Kondensatorzelle, die zwischen den weiteren Wortleitungen und einer der weiteren Bit-Leitungen liegt, eine Änderung ihres Zustande verhindert wird.
    32. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Halbleitersubstrat ein N-leitendes Silizium-Halbleitersubstrat ist, daß das erste Potential negativ ist, daß das zweite Potential positiv ist und daß das dritte und das vierte Potential jeweils Null ist.
    33. Verfahren nach Anspruch 32, dadurch gekennzeichnet, daß das erste und das zweite Potential die gleiche Grosse aufweisen.
    34. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß eine mit der genannten Wortleitung verbundene Kondensatorzelle sich im Verarmungszustand befindet.
    35. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß eine nicht ausgewählte Kondensatorzelle, die mit einer der genannten Bit-Leitungen verbunden ist, sich im Zustand der Verarmung befindet.
    36. Verfahren nach Anspruch 35, dadurch gekennzeichnet, daß das erste und das vierte Potential eine erste Potentialdifferenz aufweisen und daß das zweite und das dritte Potential eine zweite Potentialdifferenz aufweisen, wobei die erste Potentialdifferenz und die Potentialdifferenz in ihrer Grosse einer Lawinendurchbruchspannung für das Substrat im v/escntlichen gleich sind.
    -12-
    809819/0737
    570 b 27A8222
    6. OJ: tobe r 19 77
    -12-
    37. Verfahren nnch Anspruch 31, dadurch gekennzeichnet, daß ein "Nu].!"-Potential über jeder Kondensatorzelle liegt, die mit den übrigen lii f-Lei .tungen und mit dein übrigen Wortleitungen verbunden ist.
    38. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Halbleitersubstrat ein P-leitendes SiIiziumsubstrat ist, daß das erste Potential positiv ist und daß das zweite Potential negativ ist und uaß dan dritte und vierte Potential jeweils null sind.
    39. Verfahren nach Anspruch 3ίί, dadurch gekennzeichnet, daß die Grosse des ersten und dos zweiten Potentials gleich ist.
    40. Verfahren nach Anspruch 31, dr.uurch gekennzeichnet, daß keines der Potentiale negativ ist.
    41. Vei !«ihren nach /iiispruch 31, dadurch gekennzeichnet, daß keine;; der Potentiale positiv ist.
    42. Verfahren zum Kj nsclu eiben von Informationen in eine Kondensaforspeicheranerdnung, welche mehrere isolierte Kondensatorzellen urii a::;J., wobei jeue Kondensatorzelle zumindest eine eiste le j i.J .'ili iqr. Schicht, eine erste dielektrische Isolationsschicht, eine v.wei te dielektrische Isolationsschicht, eine dotierte lia] bleiterschicht br.w. ein dotiertes Halbleitersubstrat, und eine zweite leitf'ähigc Schicht aufv/eist, wobei die ersten le j (.fähigen Schichten der Kondensatorzellen zu Gruppen ;:ii:.;.!inii,cinjcfasst und mit mehreren Wortleitungen verbunden sind, und wobei die zweiten lei tl.'äJii gen Schichten der Kondensat"rr"e ] 1 en zu Gruppen i'.usanin.cncjef asst und mit melireren Bi t-1-.ei LUi)(Ji?]] vi.-rbundcn sind, wobei jeweils eine Bit-Leitung
    8098 19/0737
    -13-
    26. Oktober 1977 _13_
    und eine Wortleitung eine Kondensatorzelle eindeutig festlegen und wobei jede Kondensatorzelle einen ersten und einen zweiten Kondensatorzustand einnehmen kann, insbesondere zum Einspeichern von Informationen in eine Kondensatorspeicheranordnung nach einem der Ansprüche 1 - 21, gekennzeichnet durch folgende Verfahrensschritte:
    Man legt gleichzeitig
    A an eine Wortleitung,die mit jeder ausgewählten Zelle der Speicheranordnung verbunden ist, ein erstes Potential an,
    B an die Bit-Leitungen, die mit den ausgewählten Kondensatorzellen verbunden sind, ein zweites Potential an, wobei das erste und das zweite Potential eine Zone des Substrats der ausgewählten Kondensatorzellen in einen Zustand der Ladungsspeicherung treiben und wobei die Potentiale eine unterschiedliche Potentialdifferenz und Zeitdauer aufweisen, uir. den Zustand der ausgewählten Kondensatorzellen in den ersten Kondensatorzustand zu ändern,
    C an jede andere Wortleitung der Speicheranordnung ein drittes Potential an, um eine Änderung des Zustands der nicht ausgewählten Kondensatorzellen zu verhindern, die mitden genannten Bit-Leitungen verbunden sind,
    D ein viertes Potential an jede weitere Bit-Leitung der Speicheranordnung an, um eine Änderung des Zustands der nicht ausgewählten Kondensatorzellen zu verhindern, die mit der genannten Wortleitung verbunden sind,und man wählt
    -14-809819/0737
    A 42 570 b 27A89??
    k-171 *»■*«**<.
    26. Oktober 1977 "14-
    E das dritte und vierte Potential so, daß jede Kondensatorzelle, die zwischen einer der weiteren Wortleitungen und einer der weiteren Bit-Leitungen liegt, daran gehindert wird, ihren Kondensatorzustand zu ändern und
    das dritte und vierte Potential so, daß sich eine Potentialdifferenz ergibt, die in ihrer Grosse im wesentlichen gleich der Lawinendurchbruchspannung für das Halbleitersubstrat ist.
    43. Verfahren nach Anspruch 42, dadurch gekennzeichnet, daß die Potentialdifferenz zv/ischen dem dritten und vierten Potential gleich der Lawinendurchbruchspannung ist.
    44. Verfahren nach Anspruch 42, dadurch gekennzeichnet, daß das erste und vierte, sowie das zweite und dritte Potential jeweils gleich sind.
    45. Verfahren nach Anspruch 42, dadurch gekennzeichnet, daß jede Kondensatorzelle, die zwischen den weiteren Wortleitungen und den weiteren Bit-Leitungen liegt, sich im Verarmungszustand befindet.
    46. Verfahren nach Anspruch 45, dadurch gekennzeichnet, daß über jeder der nicht ausgewählten Zellen ein "Null"-Potential anliegt.
    i7. Verfahren zum Auslesen einer Information aus einer ausgewählten Kondensatorzelle einer Kondensatorspeicheranordnung mit mehreren isolierten Kondensatorzellen,von denen jede mindestens eine erste leitfähige Schicht, eine erste dielektrische Isolationsschicht, eine zweite dielektrische Isolations-
    809819/0737 ~15~
    λ 4^ 57Ο b 27A8222
    26. Oktober 1977 _15_
    schicht, eine dotierte Halbleiterschicht bzw. ein dotiertes Halbleitersubstrat und eine zweite leitfähige Schicht aufweist, wobei die ersten leitfähigen Schichten der Kondensatorzellen zu Gruppen zusammengefasst und mit mehreren Wortleitungen verbunden sind, wobei die zweiten leitfähigen
    Schichten der Kondensatorzollen zu Gruppen zusammengefasst und mit mehreren Bit-Leitungen verbunden sind, v/obei jeweils eine Bit-Leitung und eine Wortleitung eine bestimmte Kondensatorzclle eindeutig identifizieren, und wobei jede Kondensatorzelle zwei Kapazitätszustände aufweisen kann, insbesondere zum Auslesen von Informationen aus einer.ausgewählten Kondensatorzelle einer Kondensatorspeicheranordnung
    nach einem de,. Ansprüche 1 - 21, gekennzeichnet durch folgende Verfahrensschritte:
    Man legt ein variables Potential zwischen der Wortleitung
    und der Bit-Leitung an,die die ausgewählte Zelle identifizieren, wobei das veränderliche Potential einen Spannungsbereich umfasst, der sich zumindest über einen'Tlachband"-Bereich einer bekannten Spannungs-Kapazitäts-Beziehung für die Kondensatorzelle erstreckt, und wobei d„r grösste Wert des veränderlichen Potentials ausreichend klein ist, um
    den Kondansatorzustand der ausgewählten Zelle nicht zu ändern ,
    man misst den Stronif luss durch die ausgewählte Kondensatorzelle als Funktion der Spannung über der Zeit und
    man bestimmt den Zustand dei. Kondensatorfolie aus der Form des zeitlichen Verlaufs des Stroms.
    809819/0737
    26. Oktober 1977 -16-
    48. Verfahren nacli Anspruch 47, dadurch gekennzeichnet, daß
    die zweite dielektrische Schicht eine Siliziumdioxid-Schicht ist.
    49. Verfahren nach Anspruch 47, dadurch gekennzeichnet, daß das veränderliche Potential eine Rampenspannung ist, wobei die
    Zeitdauer der Rampenspannung ist, wobei die Zeitdauer der
    Rampenspannung beträchtlich kürzer ist als eine RC-Zeitkonstante des Systems, aus dem die Information ausgelesen
    wird.
    50. Verfahren nach Anspruch 49, dadurch gekennzeichnet, daß die Rampenspannung in Richtung der Verursachung einer Verarmung verändert wird.
    51. Verfahren nach /inspruch 47, dadurch gekennzeichnet, daß das Bestimmen des Zustandes folgende Schritte umfasst:
    Man misst eine Änderung der Amplitude des Signals der zeitlichen Änderung des Stroms,und man schliesst Einern ^mplitudensprung in diesem Signal auf den Zustand der Kondensatorzelle, deren Information ausgelesen wird.
    52. Verfahren nach Anspruch 47, dadurch gekennzeichnet, daß der Messvorgang folgende Schritte umfasst:
    Man legt einen Widerstand in Serie zu der ausgewählten Kondensatorzelle und misst den Spannungsabfall über diesem Widerstand.
    53. Verfahren zum Auslesen von Informationen aus einer Metall-Nitrid-Oxid-Silizium-Kondei.satorspeichcranordnung nut
    809819/0737
    26. Oktober 1977 -17-
    mehreren Bit-Leitungen und mehreren Wortleitungen sowie mit mehreren Kondensatorzellen, von denen jede mehrere Ladungszustände annehmen kann, insbesondere zum Auslesen von Informationen aus einer Kondensatorspeicheranordnung gemäss einem der Ansprüche 1-21, gekennzeichnet durch folgende Schritte:
    Man legt ein veränderliches Potential zwischen der Wortleitung und der Bit-Leitung an, die eine ausgewänlte Kondensator zelle bestimmen, wobei sich das variable Potential zumindest teilweise über einen "Flachband"-Bereich einer bekannten Spannungs-Kapazitäts-Beziehung für die Kondensatorzelle erstreckt und wobei der grösste Wert des veränderlichen Potentials ausreichend klein ist,um zu verhindern, daß eine Ladung, die in der ausgewählten KondensatorzeHe gespeichert ist, merklich verändert wird und
    man misst den Strom, der durch die ausgewählte Kondensatorzelle fliesst, als Funktion des zeitlichen Verlaufs der Spannung,und man bestimmt den Zustand der Kondensator ze He aufgrund der Form des Zeitprofils des Stromes.
    54. Verfahren nach Anspruch 53, dadurch gekennzeichnet, daß das veränderliche Potential eine Rampenspannung,ist, deren Zeitdauer beträchtlich kürzer ist als eine RC-Zeitkonstante des Systems, aus dem die Information ausgelesen wird.
    55. Verfahren nach Anspruch 54, dadurch gekennzeichnet, daß die Spannung in Richtung der Verursachung einer Verarmung verändert wird.
    809819/0737
DE19772748222 1976-10-29 1977-10-27 Kondensatorspeicheranordnung Withdrawn DE2748222A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US73716576A 1976-10-29 1976-10-29

Publications (1)

Publication Number Publication Date
DE2748222A1 true DE2748222A1 (de) 1978-05-11

Family

ID=24962835

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772748222 Withdrawn DE2748222A1 (de) 1976-10-29 1977-10-27 Kondensatorspeicheranordnung

Country Status (5)

Country Link
US (1) US4127900A (de)
JP (1) JPS5391539A (de)
DE (1) DE2748222A1 (de)
FR (1) FR2369653A1 (de)
GB (3) GB1595909A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005004107A1 (de) * 2005-01-28 2006-08-17 Infineon Technologies Ag Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384299A (en) * 1976-10-29 1983-05-17 Massachusetts Institute Of Technology Capacitor memory and methods for reading, writing, and fabricating capacitor memories
US4242736A (en) * 1976-10-29 1980-12-30 Massachusetts Institute Of Technology Capacitor memory and methods for reading, writing, and fabricating capacitor memories
US4459684A (en) * 1981-06-02 1984-07-10 Texas Instruments Incorporated Nonvolatile JRAM cell using nonvolatile capacitance for information retrieval
US4535349A (en) * 1981-12-31 1985-08-13 International Business Machines Corporation Non-volatile memory cell using a crystalline storage element with capacitively coupled sensing
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4823181A (en) * 1986-05-09 1989-04-18 Actel Corporation Programmable low impedance anti-fuse element
US4899205A (en) * 1986-05-09 1990-02-06 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4881114A (en) * 1986-05-16 1989-11-14 Actel Corporation Selectively formable vertical diode circuit element
US5609110A (en) * 1993-10-12 1997-03-11 Meacham; Patrick E. 2D and 3D pilot-channel arrays
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US10153021B1 (en) 2017-06-09 2018-12-11 Micron Technology, Inc. Time-based access of a memory cell
US10153022B1 (en) 2017-06-09 2018-12-11 Micron Technology, Inc Time-based access of a memory cell

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6400537A (de) * 1964-01-24 1965-07-26
US3590337A (en) * 1968-10-14 1971-06-29 Sperry Rand Corp Plural dielectric layered electrically alterable non-destructive readout memory element
BE756782A (fr) * 1969-10-03 1971-03-01 Western Electric Co Organe de memoire ayant une structure comportant deux couches isolantesentre un semiconducteur et une couche de metal
US3797000A (en) * 1972-12-29 1974-03-12 Ibm Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information
US3859642A (en) * 1973-04-05 1975-01-07 Bell Telephone Labor Inc Random access memory array of hysteresis loop capacitors
US3911464A (en) * 1973-05-29 1975-10-07 Ibm Nonvolatile semiconductor memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005004107A1 (de) * 2005-01-28 2006-08-17 Infineon Technologies Ag Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren
US7277312B2 (en) 2005-01-28 2007-10-02 Infineon Technologies Ag Integrated semiconductor memory with an arrangement of nonvolatile memory cells, and method

Also Published As

Publication number Publication date
JPS5391539A (en) 1978-08-11
US4127900A (en) 1978-11-28
FR2369653B1 (de) 1984-10-05
GB1595910A (en) 1981-08-19
GB1595908A (en) 1981-08-19
FR2369653A1 (fr) 1978-05-26
GB1595909A (en) 1981-08-19

Similar Documents

Publication Publication Date Title
EP0018501B1 (de) Verfahren zur Herstellung von hochverdichteten vertikalen FETs und eine daraus gebildete Matrixanordnung
DE2502235C2 (de)
EP0987764B1 (de) Elektrisch programmierbare, nichtflüchtige Speicherzellenanordnung
DE19617632C2 (de) Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle
DE60130647T2 (de) Verfahren zur herstellung einer halbleiteranordnung mit einer versenkten isolierschicht mit veränderlicher dicke
DE4424933C2 (de) Verfahren zur Herstellung einer dynamischen Speicherzelle
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE3916228A1 (de) Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung
DE2201150B2 (de)
DE4016346A1 (de) Leistungsunabhaengige halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2748222A1 (de) Kondensatorspeicheranordnung
DE69938418T2 (de) Graben-gate-halbleiteranordnung
DE2328090A1 (de) Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung
DE3543937C2 (de)
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE4425360A1 (de) Ladungsgekoppelte Einrichtung und Verfahren zu deren Herstellung
DE3640363C2 (de)
DE2228931C2 (de) Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb
DE2216060C3 (de) Ladungsgekoppeltes Bauelement mit einem planaren Ladungsspeichermedium
EP0000180A1 (de) Halbleiter-Zellenstruktur für eine Eimerkettenschaltung sowie Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8141 Disposal/no request for examination