DE2328090A1 - Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung - Google Patents

Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung

Info

Publication number
DE2328090A1
DE2328090A1 DE19732328090 DE2328090A DE2328090A1 DE 2328090 A1 DE2328090 A1 DE 2328090A1 DE 19732328090 DE19732328090 DE 19732328090 DE 2328090 A DE2328090 A DE 2328090A DE 2328090 A1 DE2328090 A1 DE 2328090A1
Authority
DE
Germany
Prior art keywords
layer
capacitor
semiconductor
dielectric
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732328090
Other languages
English (en)
Other versions
DE2328090C2 (de
Inventor
Don Leslie Kendall
Walter Theodore Matzen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2328090A1 publication Critical patent/DE2328090A1/de
Application granted granted Critical
Publication of DE2328090C2 publication Critical patent/DE2328090C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors with potential-jump barrier or surface barrier
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945Trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode

Description

TEXAS INSTRUMENTS INCORPORATED
13500 North Central Expressway
Dallas, Texas 75222/V.St.A.
Unser Zeichen; T 1387
Halbleiterkondensator mit großer Kapazität und Verfahren
zu seiner Herstellung
Die Erfindung betrifft Kondensatoren und Verfahren zu ihrer Herstellung ganz allgemein und insbesondere die Anwendung einer richtungsabhängigen Ätzung zur Bildung einer grossen Oberfläche für den Kondensator, um so eine große Kapazität pro Volumeneinheit in solchen Vorrichtungen zu erhalten.
In dem Maße, in dem integrierte Schaltungen Anerkennung finden, steigt das Bedürfnis zur Integrierung verschiedener Funktionen. Viele komplexe Schaltungen erfordern eine Kapazität und bisher bedingte das Erfordernis einer großen Kapazität oft eine Begrenzung bei der Durchführung der Integrierung. Ein Kondensator erforderte bisher zur Erzielung einer praktischen Kapazitätsgröße eine große Fläche und da integrierte Schaltungen wegen ihrer abnehmen-
Dr.Ha/Mk
309850/1011
den Größe vorteilhaft werden, kann die für den Kondensator erforderliche große Fläche die Vorteile der Integrierung wieder zunichte machen.
' Neben integrierten Schaltungen werden einzelne. Kondensatoren mit großer Kapazität pro Volumen der Vorrichtung zunehmend wichtig, z.B. bei der Anwendung in Raumfahrt systemen und Raketenleitsystemen. Bei einigen Anwendungen kann die Verwendung eines Dielektrikums mit der höchstmöglichen relativen Dielektrizitätskonstante ε nicht zur Erzeugung der erförderlichen Kapazität pro Flächeneinheit unter gleichzeitiger Bewahrung der Qualität des Kondensators ausreichen. Das heißt ein Dielektrikum mit ausreichend hohem ε kann einen zu hohen Verlustwinkel, eine zu geringe Durchbruchspannung und eine unzureichende Temperaturempfindlichkeit und Temperaturbereich aufweisen.. Beispielsweise zeigt ein Kondensator mit Siliciumdioxid auf einem Siliciumsubstrat ausgezeichnete Eigenschaften in Bezug auf den Verlustwinkel, die Temperaturempfindlichkeit und den Temperaturbereich. Ein solcher Kondensator besitzt jedoch ein verhältnismässig niedriges ε ( etwa 3,8) und demgemäß war die Verwendung einer solchen Vorrichtung bisher beschränkt.
Eine Aufgabe der Erfindung ist daher die Schaffung einer Methode zur Herstellung einer größeren effektiven Oberfläche in Düniifiimkbndehsatoren durch Erhöhung der Kapazität pro verwendete Plättchenfläche. Eine weitere Aufgabe der Erfindung ist die Schaffung einer Methode zur Herstellung von Kondensatoren mit hoher Kapazität pro verwendeter Plättchenfläche in integrierten Schaltungen. Eine weitere Aufgabe der Erfindung ist die Schaffung eines Kondensators mit großer Oberfläche, welche große Kapazitäten ermöglicht. Die Erfindung betrifft auch die
3 098 50/10 1 1
Erzeugung einer integrierten Schaltung mit einem darin befindlichen Kondensator mit hoher Kapazität. Eine weitere Aufgabe der Erfindung ist die Schaffung eines Siliciumkondensators mit Dielektrikum und eines Siliciumkondensators mit pn-übergang mit hoher Kapazität. Die Er- - " findung 'betrifft auch ein Verfahren zur Erzeugung eines ■ Siliciumkondensators unter Anwendung einer richtungsabhängigen Ätzung. Auch betrifft die Erfindung die Schaffung eines Verfahrens zur Erzeugung eines Kondensators mit hoher Kapazität unter Anwendung des selektiven Plasma- und Ionenätzens.
Kurz ausgedrückt werden gemäß der Erfindung mehrere jeweils in einem Abstand befindliche Rinnen in der Oberfläche eines Halbieitersubstrats unter Anwendung einer richtungsabhängigen Ätzung oder eines Ionenätz^ mittels gebildet. Wählt man als Substrat ein Material, dessen Oberfläche im wesentlichen in der kristallografischen (110) Ebene liegt und wendet man eine geeignete richtungsabhängige Ätzung an, so verlaufen die Seitenwände der Rinnen etwa senkrecht zu der Oberfläche in der (111) Ebene. Verwendet man die Seitenwände der Rinnen als Oberfläche, erzielt man einen Kondensator mit hoher Kapazität, wenn anschliessend Schichten aus Diel-ektrikum und Metall auf diese Oberfläche aufgebracht v/erden. Auch wird ein Kondensator mit aktivem pn-übergang nach Bildung der Rinnen erhalten, wenn man in der Oberfläche des Substrats einen kontinuierlichen pn-übergang schafft. Das Verfahren und die danach erhaltenen Vorrichtungen nützen ein beträchtliches Volumen des Substrats zur höchstmöglichen Vergrösserung der
309850/1011
Kapazität pro Fläche aus, anstatt lediglich die übliche planare Oberfläche auszunutzen.
Die Erfindung wird anhand der folgenden Beschreibung in Verbindung mit der Zeichnung besser verständlich.
In der Zeichnung zeigen: , .
Fig. 1 einen Teil eines Halbleitersubstrats mit einer Maskierungsschicht mit einem darin eingeätzten Maskierungsmuster;
Fig. 2 das Halbleitersubstrat von Fig. 1 mit durch eine richtungsabhängige Ätzung darin gebildeten 'Rinnen;
Fig. 3 erläutert eine andere Methode zur Erzeugung des Gebildes von Fig. 2;
Fig. 4 zeigt das Substrat von Fig. 2 mit einer darauf befindlichen Schicht aus Dielektrikum;
Fig. 5A zeigt das Gebilde von Fig. 2 mit einer Metall-. schicht über der dielektrischen Schicht;
Fig. 5B das Gebilde von Fig.5A, wobei die durch orientierungsabhängige Ätzung erhaltenen Rinnen nicht vollständig durch die Oberfläche verlaufen;
Fig. 6 einen üblichen dielektrischen Kondensator, der aus einem Halbleitersubstrat ohne die durch richtungsabhängige Ätzung erzielten Rinnen erhalten wurde;
Fig. 7A eine Ausführungsform eines Kondensators mit pn-Übergane
3098 50/1011
Fig. 7B und 7 C andere Ausführungsformen der Erfindung, bei welchen die Seitenwände der Rinnen nicht parallel zueinander und nicht im wesentlichen senkrecht zu der (110) Ebene verlaufen;
Fig. 7D und 7E andere Ausführungsformen von Kondensatoren -mit pn-übergang bzw. eine Schottkydiode;
Fig. 8 eine dielektrisch isolierte integrierte Schaltung mit einem Kondensator mit großer Kapazität darin;
Fig. 9 eine zweite Ausführungsform der integrierten Schal- -tung unter Anwendung eines Diffusionsisolierungsverfahrens und ,
Fig. 10 und 11 Ausführungsformen mit mehreren gemäß der Erfindung erhaltenen einzelnen Kondensatoren, wobei die Gesamtkapazität durch selektive Zwischenverbindungen geregelt wird.
Ausführliche Beschreibung der Erfindung
Aus' Gründen einer einfacheren grafischen Darstellung und Klarheit sind die Figuren der Zeichnung nicht geometrisch proportioniert. Die in der folgenden ausführlichen Beschreibung jeder Figur angegebenen Abmessungen sind beispielsweise Abmessungen und befinden sich daher nicht im Gegensatz zu der Zeichnung. Da ferner mehrere Ausführungsformen erläutert v/erden, wurden der Klarheit und Einfachheit halber für gemeinsame. Elemente die gleichen Bezugszeichen gewählt.
Fig. 1 zeigt ein Segment eines Halbleiterplättchens 2, wie
3 0 9850/1011'
es in typischer Weise für die Erfindung verwendet wird. Bei dieser Ausführung besteht das Plättchen 2 aus stark dotiertem einkristallinem Silicium jiiit einem spezifischen Widerstand von höchstens 0,01 Ohm-cm und kann beispielsweise aus p-leitendem, mit Bor, Gallium oder einem anderen Element der Gruppe III dotiertem Silicium bestehen. Eine
18 Dotierungskonzentration von mindestens 5 χ 10 Atome/cm ergibt einen solchen spezifischen Widerstand. Das Plättchen 2 besitzt eine (110) Kristallorientierung nach den üblichen Miller'sehen Indizes in Bezug auf die Flächen 3 und 5. Es sei betont, daß ein Substrat 2 mit einer (110) Kristallorientierung für die Erfindung nicht wesentlich ist, sondern hier nur deshalb verwendet wird, weil es eine vorteilhafte Rinnenstruktur ermöglicht, wie nachstehend im einzelnen erläutert wird. Es können jedoch auch andere Krstiallorientierungen, z.B. eine (111) und (100) Orientierung verwendet werden, ohne daß dadurch der Rahmen der Erfindung verlassen wird.
Die Bildung von (110) einkristallinem Siliciummaterial ist dem Fachmann bekannt und dieses kann in Form von Barren wachsengelassen und anschliessend in Seheibchen geschnitten werden, derart, daß die erhaltene Oberfläche etwa mit der kristallografisehen (110) Ebene coplanar ist. Somit liegen die Oberseite 5 und die Unterseite 3 des Plättchens 2 in der (110) Ebene; das Plättchen kann jedoch auch so geschnitten werden, daß die Oberflächen unter einem Winkel von mehreren Grad zur (110) Ebene verlaufen. In diesen Fällen sind die Wände der Rinnen noch etwa senkrecht zu der (110) Ebene und bilden mit der Oberfläche 5 nur einen Winkel. Nach Abtrennung von dem Barren werden die Oberflächen 3 und 5 durch übliches Läppen, Schleifen oder durch chemische Poliermethoden fertig bearbeitet. Das Substrat 2 kann
" 309850/1011
eine beliebige Länge und Breite besitzen, ist jedoch in typischer Weise 25 Mil dick.
Das Substrat 2 besitzt eine ätzbeständige Schicht 4 aus Siliciumnitrid, die auf eine der dem Fachmann bekannten Weisen abgeschieden wurde. Sine typische Dicke der Nitridschicht beträgt 5000 Angström. Andere bekannte Stoffe., z.B. Siliciumdioxid und Gold eignen sich für die ätzbeständige Schicht. .
Nach üblichen fotolithografischen Ätzverfahren erhält man eine gewünschte Maskierungsschablone die selektiv in der Nitridschicht über der Oberfläche 5 angeordnet ist. Unter Anwendung von auf dem Gebiet der richtungsabhängigen Ätzung bekannten Prinzipien der Maskierungsausrichtung werden in Fig. 1 in· der Maskierungsschablone Öffnungen 6 festgelegt, die etwa parallel zu der durch den Schnitt. der (111) Ebene mit der ungefähren (110) Oberfläche gegebenen Linie verlaufen. Nachstehend wird eine (110) Oberfläche als Fläche bezeichnet, die etwa in der (110) Ebene liegt; tatsächlich kann sie jedoch unter einem Winkel von bis zu 20 zu der (110) Ebene liegen. Die Bildung von Plättchen unter diesem Winkel kann spätere Verfahrensstufen wesentlich vereinfachen. Bekanntlich besitzt ein kristallografisch in der (110) Ebene orientierter Siliciumkörper zwei Gruppen von (111) Ebenen, die senkrecht zu der (110) Fläche verlaufen. Eine der Gruppen von (111) Ebenen schneidet die andere (111) Ebene auf der (110) Fläche unter Winkeln von 70,53 und 109,47°.
Nach dem Ätzen der gewünschten Maskierungsschablone in der Nitridschicht 4 wird das Substrat 2 dann mit einem örientierungsabhängigen Ätzmittel geätzt. Das heißt, daß
al) 9 8 5 D / 1 0 1 1
in Fig. 2 die dadurch gebildeten Gräben die Form von Rinnen 8 in dem Substrat 2 annehmen, die durch in den (111) Ebenen liegende Seitenwände 9 begrenzt werden; diese Seitenwände verlaufen somit senkrecht zu den (110) Flächen 3 und 5. Das verwendete Ätzmittel zeigt eine geringere Ätzgeschwindigkeit in der (111) Ebene als in der (110) oder in anderen Ebenen. Verschiedene Ätzlösungen besitzen diese Eigenschaft, wie dies in J. Electrochemical Society, Band 114, 1967, Seite 965 beschrieben ist. Für eine genauere Erklärung des Phänomens der richtungsabhängigen Ätzung von (110) Material entlang den (111) Ebenen wird auf die DT-OS 19 65 408 Bezug genommen.
Für die richtungsabhängige Ätzung wird eine 50%-ige Kaliumhydroxid/Wassermischung verwendet. Bei 85° beträgt die Ätzgeschwindigkeit in der (110) Richtung entlang der (111) Ebene etwa 0,087 Mil pro Minute. Dementsprechend wird ein 20 Mil dickes Plättchen in der (110) Richtung in etwa 230 Minuten vollständig geätzt. Nach den Miller1sehen Indizes wird Richtung als senkrecht zu der Ebene definiert, so daß eine (110) Richtung das Liegen in der (111) Ebene bezeichnet. ¥ie bereits gesagt, werden die dabei erzeugten Rinnen durch Seitenwände 9 begrenzt, die etwa senkrecht auf allen Seiten zu der (110) Fläche verlaufen.
Nachdem das Substrat etwa 230 Minuten geätzt worden war, hatten sich die in Fig. 2 dargestellten Rinnen 8 mit einer Tiefe von etwa 20 Mil gebildet. Bei dieser Ausführungsform wird die bevorzugte Ätzung unterbrochen bevor eine 25 Mil tiefe Rinne erzeugt ist. Die verbleibenden mit 10 bezeichneten 5 Mil Substrat ergeben zum Beispiel eine ausreichende mechanische Festigkeit für das Plättchen. Nach Entfernung der Nitridschicht 4
309850/1011
_ 9 —
nach üblichen Ätzmethoden erhält man die in. Fig. 2 dargestellte Basisstruktur, die aus einem Siliciumkörper mit in der (110) Ebene liegenden Ober- bzw« Unterseiten 3 bzw.5 besteht. Richtungsabhängig geätzte Rinnen 8 bilden ein vorherbestimmtes Muster, die Rinnen sind durch Seitenwände 9, die etwa' senkrecht zur (110) Ebene verlaufen, begrenzt.'
Obwohl die Rinne 8 in Fig. 2 bis 4 flach dargestellt ist, wird sie doch in typischer Weise V-förmig gekerbt. Rinnen mit einem solchen V-förmigen Bodenteil 9' fallen ebenfalls in den Rahmen der Erfindung.
Es sei bemerkt, daß zur Erzeugung der Basisstruktur von Fig. 2 auch andere bekannte Methoden Anwendung finden können. Eine solche bekannte Methode besteht im richtungsabhängigen epitaktischen Wachstum. In diesem Zusammenhang wird auf die Veröffentlichung"The Influence of Crystal Orientation on Silicon Semiconductor Processing" ( der Einfluß der Kristallorientierung auf die Bearbeitung von Siliciumhalbleitern) von K.E.Bean und P.S. Gleim, "Proceedings of the IEEE, Band 57', Seite 1469, 1969" verwiesen. Wendet man die dort beschriebene Methode des Kristallwachstums an, so befindet sich auf einem (110) einkristallinen Siliciumsubstrat 2' eine aufgewachsene Oxidmaskierungsschicht 4', wie dies Fig. 3 zeigt, mit dem darin eingeätzten gewünschten Maskierungsmuster. Bei diesem Gebilde ist das Substrat 2· etwa 5 Mil dick und die Oxidschicht 41 ist 10 000 Angström dick. Nach den für das bevorzugte Verfahren, beschriebenen Methoden läßt man die einkristallinen Säulen 12Ά senkrecht zu dem (110) Substrat 2' epitäktisch aufwachsen. Das Verfahren wird abgebrochen, wenn die aufgewachsenen Säulen 121A-die gewünschte Höhe von 20 Mil erreicht haben, was nach Entfernung der Maskierung 4 die gewünschte Basisstruktur von Fig. 2 ergibt.
3 0 9 8 5 0/1011
Ein anderes Verfahren zur Bildung der Basisstruktur von Fig. 2 ohne Verwendung eines (110) Siliciumsubstrats besteht in der Anwendung der bekannten Methode des Plasma- oder lonenätzens zur Bildung der Rinnen 8. Nach diesen Methoden kann man Rinnen 8 mit im wesentlichen parallelen Seitenwänden, die senkrecht zu der Oberfläche verlaufen, erhalten. Solche Methoden werden auch zur Bildung von Rinnen mit anderen gewünschten Konfigurationen angewendet«
Nach ,Erhalt des Gebildes von Fig. 2 wird darauf ein isolierendes Oxid 14 aufwachsen gelassen oder abgeschieden, wie dies Fig. 4 zeigt. Eine ausreichende Dicke für diese Oxidschicht ist etwa 2 000 Angström. Ein SiOp-Kondensator mit einem 2 000 Angström dicken Oxid ergibt eine Kapazität pro Flächeneinheit (C/A) von
etwa 0,11 Picofarad/Mil . Die Durchbruchspannung■> V·. , beträgt etwa 100 Volt pro 1 000 Angström und Betriebsspannungen besitzen in typischer ¥eise eine Amplitude von V-^ t-,. Die dielektrische Schicht 14 kann aus einem beliebigen anderen dielektrischen Material als Siliciumdioxid bestehen, z.B. aus Siliciumnitrid oder Tantaloxid. Zur Sicherstellung der größten Kapazität pro Flächeneinheit füllt die dielektrische Schicht jedoch nicht die Rinnen 8 vollständig aus, sondern überzieht nur die Seitenwände 9 und den Boden 9' der Rinne 8.
Wie Fig. 5A zeigt, wird aufder dielektrischen Schicht eine Schicht 15 aus "einem geeigneten Metall, z.B. Aluminium, Tantal oder Molybdän abgeschieden. Obwohl in Fig. 5A die dielektrische Schicht 14 mit einer dünnen Metallschicht überzogen ist,- können doch auch für eine
309850/1011
leichte Bearbeitung die Rinnen 8 vollständig mit dem Metall 15 ausgefüllt werden. Eine solche Abscheidung ist der Erzielung einer maximalen Kapazität pro Flächeneinheit nicht abträglich. Nach dem Überziehen der dielektrischen Schicht 14 mit der Schicht 15 werden an die Metallschicht 15 und an die Fläche 3 elektrische Kontakte 20 und 20' angelegt. Gegebenenfalls kann auf der.Fläche 3 vor Abscheidung der Metallschicht 20' eine hochdotierte Halbleiterschicht vom gleichen Leitungstyp wie das Substrat gebildet werden, wie es dem Fachmann zur Erzielung eines besseren elektrischen Kontakts bekannt ist. In der Darstellung bedeckt der Kontakt 20' die Fläche 3 nahezu vollständig; eine teilweise Bedeckung kann jedoch genügen. Der Kontakt 20'■ an die Schicht 3 kann gleichzeitig mit der Bildung der Schicht 15 aufgebracht werden, beispielsweise durch Dampfabscheidung von Molybdän. "
Fig. 5B zeigt das Basisgebilde von Fig. 5A, wobei die durch richtungsabhängige Ätzung erhaltenen Rinnen 8 nicht vollständig durch das Substrat 2 hindurchgehen. Infolgedessen bleibt ein Bereich 30 des Substrats 2 ungeätzt und bildet so eine Rückseite, wie dies Fig.5B zeigt. Eine solche Konfiguration eignet sich gut zur Bildung elektrischer Kontakte unter Verwendung von Flachanschlüssen. Die Methode der Flachanschlüsse ist dem Fachmann bekannt und läßt sich leicht auf die Herstellung elektrischer Anschlüsse an die Metallschichten 15 und 20' anwenden.
Es ist zwar als Ausführungsform ein dielektrischer Kondensator dargestellt worden, die gleiche Basisstruktur eignet sich jedoch zur Herstellung eines
309850/1011
Kondensators mit pn-Übergang, wie nachstehend besprochen wird.
Obwohl die Siliciumsäulen 12 aus starkdotiertem Halbleitermaterial bestehen, können sie doch bei hohen Frequenzen noch einen beträchtlichen elektrischen Widerstand zeigen. Infolgedessen kann in eine starkdotierte Schicht aus Halbleitermaterial zur Erzielung einer n-Leitfähigkeit Phosphor, und Erzielung einer p-Leitfähigkeit Bor in die Säulen 12 zur weiteren Erhöhung des Eigenwiderstands eindiffundiert werden. Eine solche Diffusion kann in allen hier beschriebenen Ausführungsformen günstig sein.
Fig. 6 zeigt einen üblichen elektrischen Halbleiterkondensator mit Abmessungen w χ 1 und einer Dicke der dielektrischen Schicht von Δχ. Die durch die Vorrichtung von Fig." 6 erzeugte Kapazität ist durch die folgende Gleichung gegeben: ' "
C =εεο Α/Δχ (Gleichung 1 )
worin ε die relative Dielektrizitätskonstante εο die absolute Dielektrizitätskonstante in Vakuum Δχ die Dicke des Dielektrikums und A die Oberfläche bedeutet, welche gleich 1 χ w ist.
Setzt man für Δ χ 2 000 Angström, fürt 3,8, wie es typisch für Siliciumdioxid ist, ein,* dann ist C/A für den üblichen Kondensator von Fig. 6 gleich 0,11 Picofarad/Mil2. C/A der Vorrichtung von Fig. 5A beträgt jedoch ein Mehrfaches des Werts von der Vorrichtung von Fig. 6, und zwar bis zu dem Hundertfachen infolge der durch die Seitenwände 9 geschaffenen vergrößerten Oberfläche. Gemäß der Erfindung
30 9 85 5/1011
erhaltene Vorrichtungen besitzen eine Oberflächenvergrößerung um mindestens 50% gegenüber üblichen Dünnfilmkondensatoren. Die Vorrichtung von Fig. 5A kann eine hundertfache Verbesserung des Quotienten C/A gegenüber dem üblichen in Fig. 6 dargestellten Kondensator mit ebener Oberfläche, die lediglich sich aus Länge mal Breite errechnet, ergeben. Beispielsweise ist für 20 Mil tiefe Rinnen mit einer Breite von 0,2 Mil, die in Abständen von 0,4 Mil angeordnet sind, die Oberfläche des Gebildes mit. eingeätzten Rinnen 101mal größer als bei dem Gebilde mit ebener Oberfläche.
Wählt man in der Vorrichtung von Fig. 5A ein dielektrisches Material wie TapOc mit ε = 25 anstelle von SiOp mit einem ε von 3,8, so erzielt man eine weitere etwa 7-fache Verbesserung, was die Gesamterhöhung von C/A auf das etwa 700-fache bringt. Eine Methode zur Erzielung einer solchen Schicht besteht in der Dampfabscheidung von Tantal und anschliessender Anodisierung desselben zu der gewünschten Dicke.
In der Vorrichtung von Fig. 5A ist der Teil 10 des Substrats 2 stark dotiert und besitzt einen spezifischen Widerstand von höchstens 0,01 Ohm-cm, wie bei Fig. 1 angegeben wurde und das einkristalline Material oberhalb der. gestrichelten Linie in Fig. 5A ist. mit p-leitend machenden Dotierungsmitteil mäßig zu höchstens 10 Atomen/cm unter Erzielung eines spezifischen Widerstands von mindestens 0,06 0hm-cm dotiert. Der Teil 10 des Substrats 2 reicht in typischer Weise bis zu einer Tiefe von 1/2 der Breite der Säule 12 unter dem Boden 9' der Rinnen 8, so daß der Spannungsdurchbruch nicht begrenzt wird. Die Oxidschicht 14 (Δχ in Gleichung 1) ist 1 000 Angström dick und es wird ein MOS-Kondensator gebildet. Legt man an den oberen
•309850/1011
Kontakt 20 eine positive Spannung an, so bilden sich in der Oberfläche der leicht dotierten Säulen 12 Sperrschichten, welche die nach Gleichung 1 berechnete Gesamtkapazität erniedrigen. So ist beispielsweise die höchste Kapazität pro Flächeneinheit gemäß Gleichung 1, worin Δχ = 1 000 Angström 0,22 Picofarad/Mil . Wird eine positive Vorspannung an den obersten,Kontakt angelegt, so nimmt diese Kapazität auf einen Mindestwert von C . /A = 0,198 Pico-
rj 1111X1 ·
farad/Mil ab, wie sich aus "S.M. SZE Physics of Semiconductor Devices, J. Wiley & Sons, New York 1969, Seite 442" ableitet. Ein solches vorstehend beschriebenes Gebilde mit einem hoch dotierten Substrat und schwächer dotierten Säulen darauf wird nach dem Fachmann bekannten Methoden erhalten.
Ausführungsform eines Kondensators mit pn-übergang
Ein anderer Kondensator gemäß der Erfindung ist in Fig. 7A dargestellt. Nach Bildung des stark dotierten p-leitenden Substrats 2 von Fig. 2 mit einem spezifischen Widerstand von höchstens 0,01 0hm-cm unter Anwendung von vorstehend hier beschriebenen Methoden wird auf der Oberfläche 5A einschliesslich der Seitenwände 9A eine mäßig dotierte Schicht aus Halbleitermaterial 14A vom entgegengesetzten Leitüngstyp wie das Substrat 2A gebildet. Eine solche Schicht erhält .man durch Diffusion oder epitaktische Abscheidung, welche Methoden dem Fachmann bekannt sind, unter Verwendung von Phosphor als η-leitendes Dotierungsmittel zur Erzeugung einer η-leitenden Schicht und unter Verwendung von Bor als p-leitendes Dotierungsmittel zur Bildung einer gewünschten p-leitenden Schicht. Ein typisches Dotierungsniveau für die Schicht 14A ist 10 Atome/cm . Jede Säule 12A wird zwischen benach-
1%
barten Rinnen äA gebildet, und zwar so
309850/1011
breit, um die gewünschten Durchbruchspannungsgrößen zu ergeben. Kennlinien für die Durchschlagspannung in Sperr-, richtung als Funktion der Breite der Sperrschicht für Silicium-pn-Übergänge "stehen dem Fachmann zur Verfügung. Wie bei dem Kondensator von Fig. 5 wird die Metallschicht 15A über der dotierten Schicht 14A gebildet. Die Rinnen 8A werden vollständig mit Metall 15A für eine' leichtere Bearbeitung ohne Verschlechterung der Leistung der Vorrichtung ausgefüllt; sie müssen jedoch nicht vollständig ausgefüllt werden.
Ein'normaler Betrieb der Vorrichtung von Fig. 7A bedeutet, den pn-übergang durch Anlegung von Spannungen mit der richtigen Polarität an die Metallschicht 15A (oberer Kontakt 20A) und an die unteren Kontakte 20A1 in Sperrrichtung vorzuspannen.. Die Vorrichtung kann jedoch auch in Durchlaßrichtung bis zu etwa 0,5 Volt vorgespannt werden, wobei man eine mit der Spannung zunehmende Kapazität erhält. ■":■_.
Wie bei der Ausführungsform des dielektrischen Kondensators erläutert, kann die Vergrösserung der Oberfläche A aufgrund des Hinzukommens der Seitenwände 9A das Hundertfache einer einzigen auf einer ebenen Oberfläche gebildeten Vorrichtung mit pn-übergang sein, die Oberflächenvergrösserung beträgt jedoch mindestens 5O?o. G/A wird somit gegenüber«einem üblichen Kondensator mit pn-übergang um das Hundertfache verbessert. Natürlich nimmt mit abnehmender Breite der Säule der Wirkungsbereich der angelegten Spannung ebenfalls ab, . Beim Anlegen einer ausreichenden Spannung an den pn-übergang trifft die von beiden Seiten 9A der Rinnen in die Säule hineinragende Sperrschicht gegebenenfalls zusammen und verursacht eine Abschnürung. Ein solches Phänomen ist
" 30 98 50/1011
sehr brauchbar,. da die Kapazität dann in dem Abschnürungsbereich als Funktion der Spannung viel rascher abnimmt als in dem vor diesem Bereich liegenden Bereich,
Andere Substrate ausser Silicium v/erden -zur Herstellung der vorstehend beschriebenen Kondensatoren mit hoher Kapazität verwendet. Beispielsweise ist Galliumarsenid ein solches geeignetes Substrat. Galliumarsenid ergibt jedoch bei der richtungsabhängigen Ätzung senkrecht zu der (110) Ebene eine Rinne, bei der nur eine Seitenwand senkrecht zu der (110) Ebene verläuft. Eine solche Vorrichtung besitzt eine kleinere Kapazität pro Flächeneinheit wie gleich behandeltes (110) Silicium; ein nach der hierbeschriebenen Methode der richtungsabhängigen Ätzung erhaltener Gallium-Arsenidkondensator mit hoher Kapazität ergibt jedoch immer noch eine wesentliche "Verbesserung gegenüber den derzeitigen planaren dielektrischen Kondensatoren.
Obwohl bei den vorstehend beschriebenen Kondensatorausführungen alle Rinnen Seitenwände aufwiesen, die parallel zueinander und etwa senkrecht zur(110) Ebene verliefen, ist oft auch die Bildung von Säulen 12A mit anderen Seitenwänden erwünscht,.wie dies in Fig. 7B und 7C dargestellt ist. Das heißt, wenn man ein (100) 'Siliciummaterial mit einer geeigneten richtungsabhängigen Ätzung verwendet, erhält man trapezförmige Säulen 12B wie in Fig. 7B, deren Basis größer ist als die Scheitelbreite. Umgekehrt ist oft eine trapezartige Säule 12C erwünscht, deren Basisbreite kleiner ist als die Scheitelbreite, wie dies Fig.7G zeigt. Ein solches Gebilde erhält
3Ü9850/1011
man, wenn während der .richtungsabhängigen Ätzung ein Temperaturgefälle angewendet wird, wobei die untere Fläche 3 auf einer höheren Temperatur gehalten wird als die Oberfläche 5. Eine solche mit Temperaturgefälle arbeitende Ätzung ermöglicht.eine schnellere Ätzung in Nähe der unteren Fläche 3, weshalb die Rinnen 8 an ihrer Basis breiter werden als an ihrer Öffnung. Ein mit Temperaturgefälle arbeitendes Ätzverfahren ergibt auch die trapezförmigen Säulen von Fig. 7B,· wenn die Oberseite des Plättchens auf höherer Temperatur als seine Unterseite gehalten wird.
Das Gebilde von Fig. 3 ist eine geeignete Basisstruktur für eine andere Ausführung mit pn-übergang. Das heißt, bei Herstellung eines Kondensators.gemäß dem in Bezug auf Fig. 7A beschriebenen Verfahren mit Säulen 12A, die zur Erzeugung eines spezifischen Widerstands von mindestens 0,01 Ohmrcm schwach dotiert sind, wobei jedoch der Teil des Substrats 2A unterhalb den Säulen 12A, nämlich der Bereich 10, stark zur Erzielung eines spezifischen Widerstand von höchstens 0,01 Ohm-cm dotiert ist. Zur Erzeugung des stark dotierten Bereichs 10 wird ein Dotierungsniveau von mindestens 5 x 10 Atome/cm geschaffen. Wenn die Säulen 12A infolge der angelegten Spannung völlig verarmt sind, ergibt das stark dotierte Substrat 2 unterhalb der gestrichelten Linie, d.h. der Bereich 10, einen geringeren Widerstand zwischen den elektrischen Kontakten als wenn das Substrat weniger stark dotiert wäre.
Eine andere günstige Ausführungsform eines Kondensators, der sogar noch einen geringeren."gesättigen" Widerstand nach Abschnürung der Säulen ergibt, wird durch das in Fig.7D dargestellte Gebilde geschaffen. Stellt man das Fig.
3 0 9 8 5 0/1011
gezeigte Gebilde her, mit der Ausnahme, daß das Material des Ausgangssubstrats 2 stark dotiert ist, und zwar zu mindestens 5 x 10 Atomen/cm , wird anschliessend eine mäßig dotierte Schicht mit weniger als 5 x 10 Atomen/cm vom gleichen Leitungstyp auf dem hoch dotierten Material in einer Dicke von mindestens 250 Angström gebildet. Eine Dicke von 250 Angström für die Schicht 30 ergibt Betriebsspannungen von maximal 2 Volt-für den Kondensator. Eine solche Schicht 30 kann man unter Anwendung der in "J.Electromechanical Society, Band 114, Seite 1154, 1967" besprochenen Prinzipien epitaktisch wachsen lassen. Anschliessend wird nach vorstehend in Bezug auf Fig. 7A zur Bildung eines Kondensators mit pn-übergang beschriebenen Methoden der Kondensator 7D hergestellt. ¥ie bereits gesagt, ergibt sich zwischen den elektrischen Kontakten ein Widerstandsminimum, was natürlich einen als Q bezeichneten maximalen Gütefaktor des Kondensators ermöglicht.
Fig. 7E zeigt ein Substrat 2 wie in Fig. 2,das massig dotiert
18 3
ist und zwar- zu weniger als 5x10 Atomen/cm und beispielsweise η-leitend ist. Auf dem Substrat 2 befindet sich die Metallschicht 30 unter Bildung einer' Schottky-Sperrschicht. Die Technologie der Schottky-Sperrschicht ist bekannt und ein geeignetes Metall für die Schicht 30 besteht aus Platinsilicid, PtSi, beliebiger Dicke. Elektriscüe Anschlüsse 20 und 20' bilden Kontakte daran. Andere zur Bildung von Schottky-Sperrschichten geeignete Metalle sind bekannt, und zwar sowohl für p- als auch für η-leitende Siliciumsubstrate.
In Bezug auf Fig. 5A und 7A sei ,bemerkt, daß die Strukturen insofern gleich sind, als ein Substrat 2 eine darauf befind-
309850/1011
liehe Schicht 14 besitzt, dig sich unterhalb einer Metallschicht 15 befindet. Die Ausführungsform von Fig. 5A besitzt eine dielektrische Schicht 14 und für die Ausführungsform von Fig. 7A ist angegeben, daß die Schicht 14A ein Halbleitermaterial vom entgegengesetzten Leitungstyp wie das Substrat 2A ist. Bei einer weiteren Ausführungsform der Erfindung wird die Technik des dielektrischen Kondensators mit der Technik eines. Kondensators mit pn-übergang kombiniert. Beispielsweise wird dann eine Schicht 14 vorgesehen, die teilweise dielektrisch und teilweise halbleitend vom entgegengesetzten Leitungstyp wie das Substrat ist. Eine solche Vorrichtung besitzt dann in Kombination eine verhältnismässig spannungsunabhängige Kapazität und eine von der angelegten Spannung abhängige Kapazität. Beispielsweise läßt man auf den Seitenwänden der Säulen 12 und auf dem Boden 9' der Rinnen 8 Oxid wachsen, während die Oberseiten der Säulen 12 eine einduffiundierte Schicht aus Halbleitermaterial vom entgegengesetzten Leitungstyp aufweisen.
Ausführungsform einer integrierten Schaltung
Die vorstehend beschriebenen Ausführungsformen, von Kondensatoren gemäß der Erfindung wurden als einzelne elektronische Halbleitervorrichtungen dargestellt. Die erfindungsgemäße Methode eignet sich jedoch auch zur Anwendung in integrierten Schaltungen; d.h., für die Bildung von Kondensatoren mit hoher Kapazität in monolithischen Körpern. In dielektrisch isolierten integrierten Schaltungen wurde üblicherweise ein Siliciumsubstrat mit einer (100) Kristallorientierung als"Ausgangsmaterial verwendet. Obwohl die vorliegende Erfindung die richtungsabhängige
309850/1011
Ätzung von Material mit (100) Orientierung umfaßt, erzielt man doch optimale Resultate "bei Verwendung von Silicium mit (110) Orientierung als Ausgangsmaterial. Die bei Verwendung von Material mit (110) Orientierung erzielten Vorteile bestehen in einer höheren Packungsdichte und einem größeren C/A-Gewinn an den Kondensatoren infolge der nahezu senkrechten Ätzung in Bezug auf die (110) Fläche, was die. Bildung von ziemlich tiefen Rinnen in der Oberfläche ermöglicht .
Die Anwendung der Erfindung braucht nicht auf dielektrisch isolierte integrierte Schaltungen begrenzt zu werden, sondern eignet sich auch für durch einen pn-übergang isolierte Schaltungen. Lediglich zur Erläuterung wird ein Halbleitermaterial mit einer (110) Kristallorientierung als Ausgangsmaterial in einer dielektrisch isolierten integrierten Schaltung beschrieben. Wendet man das in - · der DOS 19 65 408 beschriebene Schema an, so lassen sich die früher beschriebenen Ausführungsformen leicht mit der üblichen Technologie integrierter Schaltungen kombinieren. So ist beispielsweise in Fig. 8 der Kondensator I mit hoher Kapazität integriert mit einem Transistor II und einem Induktor III dargestellt.
Eine typische Reihenfolge von Verfahrensεΐμΐβη beim Bau der Vorrichtung von Fig.S ist:
1. Herstellung der herkömmlichen integrierten Schaltung in einem Substrat 2.
2. Bildung dielektrischer Isolierbereiche 21 unter Anwendung einer richtungsabhängigen Ätzung. · ,
309850/101 1
3". Nach geeigneter Maskierung gegen eine richtungsabhängige Ätzung Bildung der Rinnen mittels richtungsabhängiger Ätzung in dem Bereich 2·, in welchem der Kondensator gewünscht wird.
4. Bildung eines dünnen Oxidüberzugs oder eines anderen Dielektrikums in den Rinnen und auf der Oberfläche des Bereichs 2', wie vorstehend bereits in Bezug auf die Ausführung eines einzelnen dielektrischen Kondensators beschrieben wurde.
5. Ausfüllen der Rinnen mit Metall und Verbindung derselben durch Bildung der Metallschicht 15, wie bereits vorstehend in Bezug auf die Ausführung eines einzelnen dielektrischen Kondensators beschrieben wurde.
6. Anbringung elektrischer Verbindungen an dem Bereich 2' und der Metallschicht 15, die ihrerseits wieder an andere Vorrichtungen der integrierten Schaltung, z.B. den Transistor II und den Widerstand IV angeschlossen sind.
Ebenfalls in Fig.8 ist ein Kondensator mit pn-übergang dargestellt, wenn die. Schicht 14A ein aus Halbleitermaterial vom entgegengesetzten Leitungstyp wie das Halbleitermaterial 2' besteht. Es sei betont, daß bei der integrierten Schaltung mit einem Kondensator mit Dielektrikum die Schicht 14 eine dielektrische Schicht ist und daß bei der hier beschriebenen integrierten Schaltung mit einem Kondensator mit pn-übergang die Schicht 14A die Schicht aus Halbleitermaterial vom entgegengesetzten Leitungstyp ist. Der Kondensator I mit
309850/1011
hohem Kapzitätswert wird dann mit anderen Schaltelementen, zum Beispiel dem Transistor II - bei der gezeigten Ausführungsform mit dessen Kollektor - verbunden.
Zweite Ausführungsform einer integrierten Schaltung
In Fig. 9 ist eine integrierte Schaltung mit einem erfindungsgemäß erhaltenen Kondensator mit hoher Kapazität dargestellt, der unter Anwendung einer Diffusionsisolierung erhalten wurde. Bei der Herstellung eir>er solchen Schaltung werden auf diesem Gebiet bekannte Methoden in Kombination mit den hier vorstehend beschriebenen Methoden angewendet. Per wesentliche Unterschied zwischen der Schaltung von Fig. 9 und der Schaltung von Fig.8 besteht darin, daß vor Bildung der Schicht 14A in Fig.9 eine Schicht 13 aus Halbleitermaterial vom entgegengesetzten Leitungstyp wie der des Substrats 2 über der Substratoberfläche innerhalb des isolierten Bereichs, in welchem der Kondensator gewünscht wird, gebildet wird. Die Isolierung 21 ist somit ein pn-übergang anstelle einer dielektrischen Isolierung. Anschliessend können die vorstehend beschriebenen Methoden zur Bildung eines dielektrischen Kondensators oder eines Kondensators mit pn-übergang angewendet werden. Wie Fig.9 zeigt, ist der abgebildete Kondensator ein dielektrischer, wenn die Schicht 14 ein Dielektrikum ist und wenn die Schicht 14 eine Hälbleiterschicht vom entgegengesetzten Leitungstyp wie die daran angrenzende Halbleiterschicht ist, so stellt der abgebildete Kondensator einen solchen mit pn-Übergang innerhalb der integrierten Schaltung dar. Ein Anschluß 15 des Kondensators ist in Verbindung mit dein Emitter "des npn-Transistors II dargestellt.
3 0 9 8 5 0/1011
Ausführungsform eines variablen Kondensators
In Fig. 10 ist eine Ausführung der Erfindung dargestellt, wobei die durch die Vorrichtung gelieferte Gesamtkapazität durch Verbindung der gewünschten Anzahl einzelner Kondensatoren gesteuert wird. Wenn, wie in Fig.10 dargestellt,-bei einer der vorherigen Ausführungsfornien der Erfindung die überlagernde Metallschicht 15B nicht zusammenhängend ist, wird eine Vielzahl getrennter Kondensatoren IV gebildet. Das heißt, wenn man die Säulen 12 und die Basis 9' der Rinnen 8 nicht vollständig überzieht, wie dies vorstehend beschrieben wurde, sondern nur die Seitenwände 9 der Säulen 12, jedoch die Basis 9' freiläßt,, erhält man getrennte Kondensatoren. Lediglich durch anschliessende Verbindung mittels zusätzlicher Kontakte werden dann die einzelnen Kondensatoren IV miteinander verbunden.
Eine solche unterbrochene Metallschicht, wie sie in Fig. dargestellt ist, erhält .man nach bekannten Methoden der Metallabscheidung. Beispielsweise kann man bei Verdampfung mittels eines Glühdrahts oder eines Elektronenstrahls von einer lokalisierten Quelle das Plättchen so anordnen, daß nur eine Seitenwand und die Oberseite der Säule 9 überzogen werden. Anschliessend kann die gegenüberliegende Seitenwand durch eine andere Einstellung des Plättchens ■ 'r überzogen werden.
Anschließend wird auf der unterbrochenen Metallschicht selektiv eine Oxidschicht gebildet, so daß eine anschließende Metallabscheidung selektiv die gewünschte Anzahl von einzelnen Kondensatoren verbindet. Eine solche
309850/1011
Art der Verbindung ist lediglich ein Beispiel für mögliche andere elektrisch isolierte Verbindungssysteme. Wenn beispielsweise elektrisch isolierte Leiter individuell an die Kondensatorsäulen angeschlossen v/erden, können diese dann selektiv nach Behandlung"über bekannte elektronische Schaltkreise zur Erzielung einer Kapazitätsabstimmung untereinander -verbunden werden. Wäre die Vorrichtung von Fig. ein einzelner Kondensator, wie vorstehend beschrieben, und keine integrierte Schaltung, dann wird ein üblicher Gleitkontakt verwendet, wie dies in Fig. 11 dargestellt ist. Ein solcher Gleitkontakt ist im allgemeinen für integrierte Schaltungen infolge der geringen Größe integrierter Schaltungen
Obwohl vorstehend verschiedene Ausführungsformen der Erfindung im Zusammenhang mit einem bestimmten Halbleitermaterial beschrieben wurden, ergeben sich für den Fachmann doch von selbst andere Halbleitermaterialien, z.B. Galliumarsenid oder andere III-V-Verbindungen und andere Abänderungen der baulichen Einzelheiten, ohne daß dadurch der Rahmen der Erfindung verlassen wird.
309850/1011

Claims (1)

  1. Patentansprüche
    [ 1.^öalbleiterkondensator mit hoher Kapazität gekennzeichnet durch
    (a) ein Halbleitersubstrat mit einer ersten und einer zweiten Oberfläche und mit in dieser ersten Oberfläche parallel verlaufende!, in einem bestimmten Abstand befindlichen Rinnen, " ~" "
    (b) eine diese erste Oberfläche überziehende Schicht aus dielektrischem Material und
    (e) eine zur Aufnahme von elektrischen"Anschlüssen'geeignete Leiterschicht auf dieser dielektrischen Schicht... .
    2. Kondensator naich. Anspruch 1, gekennzeichnet durch elektrische Anschlüsse-an die Leiterschicht und.die zweite Oberfläche.
    3. Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß das die erste Oberfläche überziehende dielektrische Material die Rinnen nicht ausfüllt.
    4. Kondensator nach Anspruch 1, dadurch gekennzeichnet* daß die Seitenwände der Rinnen etwa senkrecht zu dem Substrat verlaufen.
    5. Kondensator nach Anspruch 4, dadurch gekennzeichnet, daß das Halbleitersubstrat aus Silicium besteht.
    6i Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß die dielektrische Schicht" aus Siliciumdioxid besteht.
    309850/1011
    7» Kondensator nach Anspruch 5> dadurch gekennzeichnet, daß das Halbleitersubstrat aus einem Körper aus einkristallinem . Silicium besteht und daß die erste und die zweite Oberfläche etwa in der (110) kristallografischen Ebene liegen und das jede der parallelen Rinnen in der (111) kristallografischen Ebene liegt, die etwa senkrecht zu den Oberflächen verläuft»
    8. Verfahren zur Herstellung des Halbleiterkondensators von Anspruch .1 in einem Halbleitersubstrat mit einer ersten und einer zweiten Oberfläche, dadurch gekenn-
    • zeichnet, daß man
    (a) mehrere in einem bestimmten Abstand voneinander parallel verlaufende Rinnen in der ersten Oberfläche bildet
    (b) die erste Oberfläche mit einer Schicht aus dielektrischem Material überzieht und
    (c) diese dielektrische Schicht mit einer Schicht aus leitendem Material überzieht.
    9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß man an die Schicht aus leitendem Material und an die zweite Öberfläche"-eibektr±sche'i:AnsiihTüsse anlegt.
    10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß als Halbleitersubstrat Silicium verwendet wird.
    11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die erste und die zweite Oberfläche etwa in djer kristallo-
    3098507101 1
    grafischen (110) Ebene liegen.
    12. Verfahren nach Anspruch 11,. dadurch gekennzeichnet, daß die Seitenwände der Rinnen in einer kristallografisehen (111) Ebene liegen, die etwa senkrecht zu der Oberfläche verläuft. ·
    13. In einem monolithischen Halbleiterkörper eingeschlossener Halbleiterkondensator nach Anspruch 1, gekennzeichnet durch
    (a) eine aktive elektronische Halbleitervorrichtung,
    (b) einen Kondensator, bestehend aus . '
    (1) einem elektrisch isolierten Teil des Halbleiterkörpers mit mehreren in·einem bestimmten Abstand voneinander befindlichen parallelen darin liegenden Rinnen,
    (2) einer die Rinnen aufweisenden Teil überziehenden Schicht aus dielektrischem Material und
    (3) einer Schicht aus diese dielektrische Schicht überziehendem leitendem Material und
    (c) die elektronische Vorrichtung mit dem leitenden Material und dem isolierten Teil^verbindende elek- . trische'Kontakte. '
    14. Schaltung nach Anspruch 13, dadurch gekennzeichnet, daß der Halbleiterkörper von einem 'Leitungstyp ist und der , elektrisch isolierte Teil unter dem dielektrischen Überzug eine Schicht vom entgegengesetzten Leitungstyp ist.
    15. Halbleiter nach Anspruch 1, gekennzeichnet durch
    (a) ein stark dotiertes Halbleitersubstrat von einem Leitungstyp mit einer ersten und einer zweiten Oberfläche mit in der ersten Oberfläche in einem bestimmten Abstand gebildeten parallel verlaufenden Rinnen,.
    (b) eine Schicht vom entgegengesetzten Leitungstyp über der ersten Oberfläche und
    (c) an .der zweiten Oberfläche und an der Schicht vom entgegengesetzten Leitungstyp angebrachte elektrische Kontakte. "
    16. Verfahren zur Herstellung des Halbleiterkondensators von Anspruch 1 in einer monolithischen integrierten Schaltung mit einem Halbleiterkörper von einem Leitungstyp mit elektrisch isoliertem Teil und aktiven elektronischen Halbleitervorrichtungen.darin, gekennzeichnet durch
    (a) Bildung mehrerer paralleler, in einem bestimmten Abstand befindlicher Rinnen in einem elektrisch isolierten Teil des Körpers unter Bildung von Säulen zwischen den Rinnen,
    (b) Bildung einer Schicht vom entgegengesetzten Leitungstyp in der Oberfläche des isolierten Teils,
    (c) Bildung einer Schicht aus leitendem Material über der Schicht vom entgegengesetzten Leitungstyp und
    (d) Schaffung elektrischer Kontakte zur Verbindung der elektronischen Vorrichtungen und 'des Leitermaterials und des isolierten Teils.'
    309850/101 1
    23280
    17. Kondensator nach Anspruch 1, dadurch gekennzeichnet; daß die. Leiterschicht unterbrochen ist und selektiv angeordnete Leersteilen darin auf freist, die einzelne Teile der Leiterschicht, welche über bestimmten Rinnen liegt, elektrisch isolieren» '
    18. Kondensator nach Anspruch 17» gekennzeichnet durch eine zweite Leiterschicht, die selektiv di e unterbrochene Leiterschicht zur Bildung eines programmierbaren Kondensators mit hoher Kapazität verbindet,
    19. Kondensator nach .Anspruch 17, gekennzeichnet durch Mittel zur selektiven Verbindung der selektiven Teile unter Schaffung eines programmierbaren Kondensators mit abstimmbarer Kapazität,
    ZO. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß in die Säulen eine stark dotierte Halfoleiterschieht eindiffundiert wird.
    21. Verfahren nach Anspruch ID, dadurch gekiennzeiehnet, daß das Silieiuissubstrat stark dotiert ist.
    22. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß vor dem Überziehen und ansehllessend an die Bildung mehrerer Rinnen eine Schicht aus lioch dotiertem Halbleitermaterial in die erste Oberfläche eindiffundiert wird.
    23. Integrierte Schaltung nach Anspruch 12>i dadurch gekennzeichnet, daß die elektrisehisolierten Teile unter dem
    3139850/1011
    - 30 - ■ . ■
    dielektrischen Überzug eine static dotierte Halbleltersehieht aufweisen.
    Verfahren nach Anspruch iß-, dadurch gekennzeichnet, daß ansehliessend an die Bildung paralleler Rinnen und vor der Bildung einer hoch dotierteirSonicht eine hohe Konzentration an Dotierungsiiaittj?l von dem einen Leitungstyp in den elektrisch isolierten Teil eindiffundiert wird. ; -
    25. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß als Halbleitersubstrat stark dotiertes Silicium verwendet wird. A
DE19732328090 1972-06-02 1973-06-01 Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung Granted DE2328090A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US25933272A 1972-06-02 1972-06-02

Publications (2)

Publication Number Publication Date
DE2328090A1 true DE2328090A1 (de) 1973-12-13
DE2328090C2 DE2328090C2 (de) 1987-01-22

Family

ID=22984501

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732328090 Granted DE2328090A1 (de) 1972-06-02 1973-06-01 Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung

Country Status (4)

Country Link
JP (1) JPS5648976B2 (de)
DE (1) DE2328090A1 (de)
GB (1) GB1439351A (de)
NL (1) NL185432C (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3521891A1 (de) * 1984-08-20 1986-02-20 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
EP0528281A2 (de) * 1991-08-14 1993-02-24 Siemens Aktiengesellschaft Schaltungsstuktur mit mindestens einem Kondensator und Verfahren zu dessen Herstellung
DE19713052A1 (de) * 1997-03-27 1998-10-01 Siemens Ag Kondensatorstruktur

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51148385A (en) * 1975-06-14 1976-12-20 Fujitsu Ltd Semiconductor memory cell
JPS583259A (ja) * 1981-06-29 1983-01-10 Fujitsu Ltd たて型キヤパシタの製造方法
JPS5891669A (ja) * 1981-11-26 1983-05-31 Seiko Epson Corp 半導体装置
JPS58137242A (ja) * 1982-02-09 1983-08-15 Seiko Epson Corp 集積回路装置
JPS6012752A (ja) * 1983-07-01 1985-01-23 Nippon Telegr & Teleph Corp <Ntt> 半導体記憶装置およびその製造方法
JPS6023506B2 (ja) * 1983-11-21 1985-06-07 株式会社日立製作所 半導体記憶装置
JPS6023507B2 (ja) * 1983-11-21 1985-06-07 株式会社日立製作所 半導体記憶装置
JPS6023505B2 (ja) * 1983-11-21 1985-06-07 株式会社日立製作所 半導体記憶装置
JPS60158654A (ja) * 1984-01-28 1985-08-20 Seiko Epson Corp 半導体装置
JPS6099549U (ja) * 1984-10-11 1985-07-06 日本電気株式会社 半導体装置
JPS61177767A (ja) * 1985-01-31 1986-08-09 Mitsubishi Electric Corp 半導体装置の製造方法
JPS61228660A (ja) * 1985-04-02 1986-10-11 Mitsubishi Electric Corp 半導体集積回路の製造方法
JPH02191370A (ja) * 1989-12-15 1990-07-27 Seiko Epson Corp 半導体装置
FR2808924B1 (fr) * 2000-05-09 2002-08-16 Centre Nat Rech Scient Condenseur a capacite variable

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE635797C (de) * 1930-07-26 1936-09-28 Hermsdorf Schomburg Isolatoren Hochspannungskondensator mit einem Dielektrikum aus keramischem Stoff oder Glas
DE897861C (de) * 1951-06-29 1953-11-26 Siemens Ag Elektrischer Durchfuehrungskondensator
DE1097563B (de) * 1958-04-26 1961-01-19 Elektroteile G M B H Zugmagnet fuer Gleich- oder Wechselstrom mit vom Anker angetriebener Zahnstange
US3149399A (en) * 1962-09-25 1964-09-22 Sprague Electric Co Silicon capacitor
DE1965408A1 (de) * 1968-12-31 1970-07-16 Texas Instruments Inc Verfahren zur Herstellung einer Schaltungskomponente in einem Halbleiterkoerper

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS512699Y2 (de) * 1971-01-23 1976-01-26

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE635797C (de) * 1930-07-26 1936-09-28 Hermsdorf Schomburg Isolatoren Hochspannungskondensator mit einem Dielektrikum aus keramischem Stoff oder Glas
DE897861C (de) * 1951-06-29 1953-11-26 Siemens Ag Elektrischer Durchfuehrungskondensator
DE1097563B (de) * 1958-04-26 1961-01-19 Elektroteile G M B H Zugmagnet fuer Gleich- oder Wechselstrom mit vom Anker angetriebener Zahnstange
US3149399A (en) * 1962-09-25 1964-09-22 Sprague Electric Co Silicon capacitor
DE1965408A1 (de) * 1968-12-31 1970-07-16 Texas Instruments Inc Verfahren zur Herstellung einer Schaltungskomponente in einem Halbleiterkoerper

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DE-Z: Funk-Technik 1961, Nr. 8, S.253-256 *
DE-Z: Funk-Technik, 1962, S. 184-186 *
US-Buch: S. M. Sze, Physics of Semoconductor Devices, New York 1969, S. 442 *
US-Z: J. Electrochemical Soc., Bd. 114, 1967, S. 965 *
US-Z: Proc. IEEE, Bd. 57, 1969, S. 1469 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3521891A1 (de) * 1984-08-20 1986-02-20 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
EP0528281A2 (de) * 1991-08-14 1993-02-24 Siemens Aktiengesellschaft Schaltungsstuktur mit mindestens einem Kondensator und Verfahren zu dessen Herstellung
EP0528281A3 (de) * 1991-08-14 1994-04-06 Siemens Ag
US5759903A (en) * 1991-08-14 1998-06-02 Siemens Aktiengesellschaft Circuit structure having at least one capacitor and a method for the manufacture thereof
DE19713052A1 (de) * 1997-03-27 1998-10-01 Siemens Ag Kondensatorstruktur

Also Published As

Publication number Publication date
NL185432C (nl) 1990-04-02
DE2328090C2 (de) 1987-01-22
NL7307686A (de) 1973-12-04
JPS5648976B2 (de) 1981-11-19
GB1439351A (en) 1976-06-16
JPS4957779A (de) 1974-06-05
NL185432B (nl) 1989-11-01

Similar Documents

Publication Publication Date Title
EP0018501B1 (de) Verfahren zur Herstellung von hochverdichteten vertikalen FETs und eine daraus gebildete Matrixanordnung
EP0002670B1 (de) Verfahren zum Herstellen eines bipolaren Transistors in einem Halbleitersubstrat
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE60130647T2 (de) Verfahren zur herstellung einer halbleiteranordnung mit einer versenkten isolierschicht mit veränderlicher dicke
DE1196297C2 (de) Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE2224634C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2328090A1 (de) Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung
DE2214935A1 (de) Integrierte Halbleiterschaltung
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2748222A1 (de) Kondensatorspeicheranordnung
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE2141695B2 (de) Verfahren zum herstellen eines monolithischen halbleiterbauelementes
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2133977C3 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OD Request for examination
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2366589

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2366589

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2366587

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2366587

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2366588

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2366588

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2366586

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2366586

AH Division in

Ref country code: DE

Ref document number: 2366589

Format of ref document f/p: P

Ref country code: DE

Ref document number: 2366588

Format of ref document f/p: P

Ref country code: DE

Ref document number: 2366586

Format of ref document f/p: P

Ref country code: DE

Ref document number: 2366587

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition