DE2238450C3 - Verfahren zur Herstellung einer integrierten Halbleiteranordnung - Google Patents

Description

nen vermieden. Eine wichtige Voraussetzung hierfür ist das vorausgehende Freilegen der Böden und der für die Basisdiffusion vorgesehenen Gebiete auf den Oberflächeninseln durch die verlangsamte Wegätzung der Isolierschicht auf den Böden. s

Die nachträglich über der Isolationsdiffusionszone ausgebildete, in die auf den Seitenwänden befindliche Isolierschicht übergehende Isolationsschicht dient dazu, die Isolation zwischen den Bauelementen weiter zu verbessern und ein zuverlässiges Arbeiten des herge- to stellten Halbleiterbausteines zu gewährleisten.

Im folgenden wird die Erfindung anhand der Zeichnungen beispielsweise näher erläutert

Die Zeichnungsfiguren 1 — 9 sind Querschnitte und zeigen die verschiedenen Verfahrensschritte bei der Herstellung der integrierten Halbleiteranordnung.

Zur Herstellung einer Halbleiteranordnung nach dem erfindungsgemäßen Verfahren wird ein geeigneter Halbleiterkörper 11 ζ. B. aus Silizium verwendet, dessen Oberfläche in der (lOO)-Kristallebene liegt Der Halbleiterkörper (11) ist durchgehend r- it einem Fremdstoff eines Leitungstyps, z. B. vom p-Typ, dotiert Dann wird eine epitaktische Schicht hergestellt, indem zunächst eine (nicht dargestellte) Oxidschicht als ätzresistente Abdeckmaske ausgebildet, in der Maske (nicht dargestellte) Fenster ausgeschnitten werden und ein η+-Fremdstoff durch die Fenster hindurchdiffundiert wird, um n⁺-Zonen 12 zu erhalten, die in der dem Fachmann geläufigen Weise als »begrabene« Schichten dienen. Dann wird auf dem dotierten Halbleiterkörper 11 eine epitaktische Schicht 13 vermittels dem Fachmann bekannter Epitaxialverfahren ausgebildet Die begrabenen Schichten 12 wachsen beim Aufbringen der epitaktischen Schicht 13 in an sich bekannter Weise teilweise durch Diffusion und teilweise durch Entgasen in die Schicht 13 hinein. Bei ihrer Ausbildung kann die epitaktische Schicht 13 gleichzeitig mit einem Fremdstoff dotiert werden, so beispielsweise in der dargestellten Weise nit einem Fremdstoff vom entgegengesetzten Leitungstyp, d. h. einem n-Fremdstoff, wie in F i g. 1 dargestellt Die begrabene n+-Schicht 12 ist für die Halbleiteranordnung und das erfindungsgemäße Verfahren nicht unbedingt erforderlich, jedoch in sämtlichen Zeichnungsfiguren dargestellt, da in der Praxis Bipolareleinente irn allgemeinen auü bekannten Gründen eine begrabene n+-Schicht enthalten.

Wie in Fig.2 dargestellt, wird dann eine Isolationsoder Oxidschicht 14 auf die Oberfläche der epitaktischen Schicht 13 aufgebracht, und vermittels bekannter photolilhographischer Verfahren werden Fenster 16 in dieser ausgebildet Die Fenster 16 können jede beliebige wie z. B. eine quadratische oder kreisförmige Formgebung aufweisen und werden in ihrer Lage so angelegt, daß zwischen den Fenstern ausreichend viel Platz zur Herstellung der Halbleiterbauelemente verbleibt, aus denen die integrierte Schaltung bestehen soll.

Nach Ausbildung der Fenster 16 in der Oxidschicht 14 werden isoiationsgräben 17 mit unter einem Winkel abfallenden Seitenwänden 17a und ebenen Bodenflächen 176ausgebildet. Die isoiationsgräben 17 werden in den Halbleiterkörper 11 vorzugsweise bis zu einer Tiefe gerade unterhalb der e|)itaktischen Schicht 13 eingeätzt, wobei jedoch die genaue Tiefe der Löcher oder Gräben in der nachstehend beschriebenen Weise von der geometrischen Ausbildung der Halbleiteranordnung Ί5 abhängt. Die Gräben 17 werden vermittels eines anisotropen Ätzmittels eingeätzt, welches das Silizium-Dlättchen in bekannter Weise selektiv in verschiedenen Kristallebenen mit unterschiedlich hohen Geschwindigkeiten angreift und bei quadratischer oder rechteckiger Formgebung der Fenster pyramidenförmige und bei kreisförmiger Formgebung sich konisch verjüngende Grabenquerschnitte ergibt. Die Größe der Fenster 16 sollte dabei groß genug bemessen sein, damit die Gräben 17 ohne Ausbildung eines Scheitels auf die gewünschte Tiefe eingeätzt werden. Entsprechend einer Ausführungsmöglichkeit der Erfindung ist es bei Verwendung einer epitaktischen Schicht 13 von angenähert 3 μσι Dicke zweckmäßig, die Fenster 16 angenähert 7 μπη breit zu machen. Damit erhalten die vermittels des anisotropen Ätzmittels ausgebildeten Gräben 17 unter einem Winkel abfallende und in der (lll)-Kristallebene liegende Seitenwände 17a und eine ebene Bodenfläche 17Z), die in der (tOO)-Kristallebene ausgerichtet ist.

Dann wird entsprechend der Darstellung von F i g. 4 ein Teil des die epitaktische Schicht zwischen den Gräben 17 überlagernden Isolatioi^materials entfernt, so daß nur der mit dem Bezugszeichen 18 bezeichnete Teil oder Abschnitt zurückbleibt, welcher in der nachstehend beschriebenen Weise später als Koi'ektormaskierung dient

Entsprechend der Darstellung in F i g. 5 wird dann das in Fig.4 dargestellte Gebilde in eine oxydierende Atmosphäre eingebracht in welcher eine Isolatioasschicht auf sämtlichen frei liegenden Oberflächen einschließlich der Seitenwände 17a und der Bodenflächen 176 der Isoiationsgräben 17 und auf dem Abschnitt der epitaktischen Schicht ausgebildet wird, von dem das Isolationsmaterial zuvor entfernt worden ist. Beim Verfahren nach der Erfindung erfolgt die Oxydation bei einer verhältnismäßig niedrigen Temperatur, so daß unterschiedliche Wachstumsgeschwindigkeiten für das Oxid zwischen der (lOO)-Ebene und der (111)-Ebene erhalten werden. Daher ist die sich auf den in der (Hl)-Ebene befindlichen Seitenwänden 17a der Isoiationsgräben 17 ausbildende Isolierschicht 19 v/esentlich dicker als die auf den Bodenflächen 176 der Gräben 17 ausgebildete Isolierschicht 21 und die auf der oberen Oberfläche der epitaktischen Schicht 13, an der das IsoJationsmaterial zuvor entfernt worden ist, ausgebildete Isolierschicht 22. Bei den verhältnismäßig niedriger. Temperaturen handelt es sich um Temperaturen in der Größenordnung von 900⁰C bis 920⁰C. Bei höheren Temperaturen in der Größenordnung von 1200°C ist kein nennenswerter Unterschied in den Wachstumsgeschwindigkeiten zu beobachten, jedoch bei Temperaturen in der Größenordnung von 92O⁰C läßt sich verhältnismäßig leicht ein Dickenunterschied in der Größenordnung von iOO Nanometer zwischen den Isolierschichten 19 und 21 erzielen.

Das in F i g. 5 dargestellte Gebilde wird dann einem Ätzvorgang unterworfen, bei dem das Isolationsmaterial (wie z. B. Siliziumdioxid) angegriffen wird, und zwar wird ein verdünntes Ätzmittel verwendet, so daß der Ätzvorgang z^:imlich langsam erfolgt. Die Zeitspanne, während der das in F i g. 5 dargestellte Gebilde dem Ätzmittel ausgesetzt wird, ist gerade ausreichend bemessen, um die Isolierschichten 21 und 22 völlig zu entfernen, jedoch noch Teile der an den Seitenwänden 17a der Isoiationsgräben oder -löcher 17 anhaftenden Isolierschichten 19 ;·) belassen. Auf diese Weise wird das in F i g. 6 dargestellte Gebilde erhalten, das Isoiationsgräben 17 aufweist, deren Seitenwände 17a mit Isolationsmaterial bedeckt sind, bei denen jedoch sämtliches Isolationsmaterial von den Bodenflächen 17i>

und von dem Oberflächenteil der epitaktischen Schicht 13, auf dem sich zuvor die Isolierschicht 22 befand, entfernt ist.

Der nächste Schritt ist ein Diffusionsvorgang, bei dem in die nicht maskierten Abschnitte des in Fig.6 dargestellten Gebildes Fremdstoffe eindiffundiert werden, die für den Leitungstyp der Abschnitte des hier beschriebenen Halbleiteraufbaus aus p ⁺ -Diffusionen bestehen. Somit werden p + -Isolationsdiffusionen 23 gebildet, die von den Bodenflächen der Isolationsgräben to 17 ausgehen, und an der oberen Oberfläche der epitaktischen Schicht 13 wird eine p +-Diffusion 24 ausgebildet, die beispielsweise als die Transistorbasis für die fertiggestellten Halbleitertransistoren dient, wie in Fig. 7 dargestellt ist. !5

Es werden daher die ρ+ -Zonen 23 durch Diffusion gleichzeitig mit der Basisdiffusion 24 ausgebildet. Da die Zonen 23 an den Böden der Isolationsgräben 17 ausgebildet werden, können sie die gleiche Tiefe wie die Basisdiffusion 24 aufweisen, so daß sich beide Diffusionen gleichzeitig ausführen lassen. Damit werden Schwierigkeiten bei der Ausrichtung und Richtfehler zwischen Isolations- und Basisdiffusion vermieden. Da außerdem die Seitenwände 17a der Isolationsgräben 17 gegen diese Diffusion maskiert sind, tritt nur eine geringe seitliche Ausbreitung der Diffusion an den Seitenwänden der Isolationsgräben auf. Der kritische Faktor ist dabei der Abstand zwischen den p⁺-Zonen 23 und der ρ+ -Basisdiffusion 24. Der zulässige Abstand zwischen diesen hängt in erster Linie von Raumladungseffekten ab, welche die Diffusionen umgeben. Der erforderliche Abstand bestimmt die Mindesttiefe, bis zu welcher die Isolationsgräben reichen müssen. Wenn, wie oben beschrieben, eine epitaktische Schicht 13 von 3 μιτι Dicke verwendet wird, hat sich gezeigt, daß die Isolationsgräben 17 nach unten angenähert völlig durch die epitaktische Schicht 13 hindurchreichen oder sich etwas über diese hinaus erstrecken sollten.

Durch anschließende Verfahrensschritte werden an dem in F i g. 7 dargestellten Gebilde Emitterzonen und Kollektorzonen 27 und 26 vermittels bekannter Verfahrenstechniken ausgebildet. Eine Isolierschicht 28 wird anschließend entsprechend Fig.8 ausgebildet, wobei Zwischenräume beUssen werden, an denen ein Kontakt zur Basiszone 24, zur Emitterzone 27 bzw. zur Kollektorzone 26 hergestellt werden kann.

Ein Teil einer fertiggestellten Halbleiteranordnung ist in F i g 9 dargestellt und weist zusätzlich eine allgemein mit dem Bezugszeichen 29 bezeichnete Metallisierung auf. welche dazu dient, die in ein und derselben Unterlage ausgebildeten verschiedenen Halbleiterelemente miteinander und mit einer äußeren Schaltung zu verbinden.

Durch die Erfindung ist somit ein Verfahren zur Herstellung einer verbesserten Halbleiteranordnung geschaffen worden, mit dem einander benachbarte Halbleiterelemente in sehr kleinen gegenseitigen Abständen (beispielsweise in der Größenordnung von 7 μιη) "inter Aufrechterhaltung einer ausreichenden gegenseitigen Isolation hergestellt werden können. Außerdem lassen sich die Isolierzonen nach dem erfindungsgemäßen Verfahren gleichzeitig mit den Zonen auf dem Halbleiterkörper herstellen, wodurch Richtprobleme entfallen.

Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Verfahren zur Herstellung einer integrierten Halbleiteranordnung mit mehreren in einem Halbleiterkörper ausgebildeten Halbleiterbauelementen, bei dem eine ätzresistente Abdeckmaske auf der in der (lOO)-Kristallebene liegenden Hauptfläche des Halbleiterkörpers ausgebildet und durch anisotrope Ätzung eine Vielzahl von Isolationsgräben gebildet to wird, die sich von der genannten Hauptfläche in den Halbleiterkörper bis zu einer vorbestimmten Tiefe hinein erstrecken und die durch in der(100)-K.ristallebene liegende Böden sowie von in der (lli)-Kristallebene verlaufenden Seitenwänden begrenzt '5 sind, und bei dem auf die Seitenwände und auf die Böden der Isolationsgräben durch Oxydation eine Isolierschicht aufgebracht wird, dadurch gekennzeichnet, daß die Oxydation bei verhältnismäßig niedriger Temperatur erfolgt so daß die M Isolierschicht (19) auf den Seitenwänden [YJa) wesentlich dicker als die Isolierschicht (21) auf den Böden (YJb) ausgebildet wird, daß die Isolationsgräben (17) so lange einem verdünnten Ätzmittel ausgesetzt werden, bis die Isolierschicht (21) auf den Böden [YJb) entfernt ist, wogegen ein Teil der Isolierschicht (19) auf den Seitenwänden (17a,} verbleibt, daß gleichzeitig mit einer Basisdiffusion für die Halbleiterbauelemente in die von den Isolationsgnbfin (17) umgebenen Oberflächeninseln Zonen (23) desselben Leitungstyps wie dem des Halbleiterkörpers (W), jedoct. mit höherer Störstellenkonzentration in die Böden (YJb) der Isolationsgräben (17) eindiffundiert were :n, und daß schließlich eine neue Isolierschicht (28) ausgebildet wird, die die Böden (176,/der Isolationsgräben (17) bedeckt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper (11) vor dem Aufbringen der Abdeckmaske (14) mit einer epitaktischen Schicht (13) des zum Halbleiterkörper entgegengesetzten Leitungstyps versehen wird, deren Dicke kleiner ist als die Tiefe der sie durchdringenden Isolationsgräben (17).

45

Die Erfindung bezieht sich auf ein Verfahren gemäß Oberbegriff des Patentanspruchs 1.

Die Packungsdichte von Halbleiterbauelementen in integrierten Schaltungen ist begrenzt durch den zur Erzielung einer ausreichenden gegenseitigen Isolation zwischen den Halbleiterbauelementen benötigten Raum. So besteht beispielsweise in herkömmlichen integrierten npn-Bipolartransistorschaltungen die Isolation zwischen einander benachbarten p-leitenden Inseln im allgemeinen aus einer p+-Diffusion in der die p-lnseln trennenden epitaktischen Schicht vom η-Typ, wobei die p ⁺ -Diffusion nach unten in eine p-Unterlage reicht. Die n-Epitaxialschicht hat im allgemeinen eine Dicke in der Größenordnung von 3 bis 4 μπι. Die ρ+ -Diffusion muß so daher so ausgeführt werden, daß sie über 3 oder 4 μπι nach unten reicht, womit die Breite der Isolationsdiffusion in der Größenordnung von 6 oder 8 μιη liegt. Da die Isolationsdiffusion außerdem ganz durch die epitaktische Schicht vom η-Typ nach unten reicht, kann sie nich: *■> gleichzeitig mit den p-Insel· Diffusionen ausgeführt werden, die selbstverständlich nicht ganz durch die n-Eoitaxialschicht hindurchreichen. Da diese Diffusionen somit getrennt voneinander ausgeführt werden müssen, treten Richtprobleme im Hinblick auf die beiden voneinander getrennten Diffusionsvorgänge auf, was der Grund dafür ist, daß zwischen einander benachbarten p-Inseln zusätzlicher Platz für kleine Richtfehler belassen werden muß. Wenn außerdem die Isolationsdiffusion zu nahe an den p-lnsel-Basisdiffusionen liegt, besteht eine hohe Wahrscheinlichkeit dafür, daß Raumladungsprobleme auftreten. In der Praxis hat sich daher gezeigt, daß bei der Herstellung von npn-Bipolartransistoren ein Abstand von angenähert 23 μπι zwischen benachbarten p-Inseln erforderlich ist Aus diesem Grunde besteht ein Bedarf für eine neuartige Halbleiteranordnung und ein Verfahren zur Herstellung derselben, mit welchen die vorstehend beschriebenen Beschränkungen überwunden werden.

Es ist bereits eine Halbleiterbaugruppe aus rnehreren, in einem Halbleiterkörper ausgebildeten Halbleiterelementen bekannt bei der einander benachbarte Halbleiterelemente, wie z. B. zwei Transistoren, durch jeweils einen Isolationsgraben voneinander getrennt sind (US-PS 32 36 701). An der Bodenfläche des Isolationsgrabens ist eine niederohmige Zone vorgesehen, die als Widerstand für die Halbleiterbaugruppe dient und neben dem Isolationsgraben selbst auch zur Isolierung der benachbarten Halbleiterelemente beiträgt. Aufgrund der Ausgestaltung ist die Spannungsfestigkeit dieser Baugruppe relativ gering.

Grundsätzlich ist es auch sonst bekannt, einen Isolationsgraben und eine Isolationsdiffusion an dessen Bodenfläche als kombinierte Isolationsmaßnahmen anzuwenden (IBM Technical Disclosure Bulletin, Band 8, Nr. 4, September 1965, S. 659/660).

Ferner ist auch eine Halbleiterbaugruppe aus mehreren durch Isolationsgräben voneinander getrennten Halbleiterbauelementen bekannt, bei der eine der größeren Oberflächen senkrecht zur[100]-Kristallachse verläuft bzw. in der (100)-Kristaü->bene liegt, so daß die sich von dieser Oberfläche in den Halbleiterkörper hinein erstreckenden Isolationsgrüben durch Seitenwände begrenzt sind, die in einer von der (lli)-Ebene verschiedenen Erstreckungsebene liegen (US-PS 34 23 651). Dabei ist das Innere der Isolationsgräben einschließlich deren Seitenwänden von einer Isolierschicht bedeckt, die jedoch nicht zur Ausfüllung der Isolationsgräben ausreicht.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren nach dein Oberbegriff des Patentanspruchs 1 mit dem Ziel weiter zu verbessern, daß die Halbleiterbauelemente in dem Halbleiterkörper ganz besonders eng nebeneinander angeordnet, aber dennoch ausreichend gegeneinander isoliert werden können, und eine Isolationsdiffusion gleichzeitig mit einer Basisdiffusion für die Halbleiterbauelemente durchführbar zu machen, so daß Richtprobleme völlig vermieden werden.

Zur Lösung dieser Aufgabe ist das Verfahren gemäß der Erfindung durch die in dem Patentanspruch 1 gekennzeichneten Merkmale verbessert.

Das neue Verfahren kann noch durch die in dem Patentanspruch 2 genannten Merkmale weiter ausgestaltet werden.

Insbesondere wird durch die gleichzeitige Ausführung der Diffusionsvorgänge durch die Böden der Isolationsgräben zur Erzielung der Isolationsdiffusion und auf den Oberflächeninseln zur Erzielung der Basiszonen eine Einsparung von Verfahrensschritten ermöglicht. Andererseits werden Schwierigkeiten bei der Ausrichtung der Halbleiterbauelemente und Isolationsdiffusionszo-