DE2541275C3 - Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung

Info

Publication number
DE2541275C3
DE2541275C3 DE2541275A DE2541275A DE2541275C3 DE 2541275 C3 DE2541275 C3 DE 2541275C3 DE 2541275 A DE2541275 A DE 2541275A DE 2541275 A DE2541275 A DE 2541275A DE 2541275 C3 DE2541275 C3 DE 2541275C3
Authority
DE
Germany
Prior art keywords
semiconductor
junction
annular groove
edge
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2541275A
Other languages
English (en)
Other versions
DE2541275B2 (de
DE2541275A1 (de
Inventor
Yutaka Hitachi Misawa
Takuzo Hitachi Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2541275A1 publication Critical patent/DE2541275A1/de
Publication of DE2541275B2 publication Critical patent/DE2541275B2/de
Application granted granted Critical
Publication of DE2541275C3 publication Critical patent/DE2541275C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit hoher Spannungsfestigkeit mit den im Oberbegriff des Anspruchs 1 genannten Merkmalen sowie ein Verfahren zu seiner Herstellung. Ein solches Halbleiterbauelement kann eine Diode, ein Transistor, ein Thyristor usw. sein.
Halbleiterbauelemente teilt man je. nach der Struktur des zwischen den P- und N-Zonen bestehenden PN-Übergangs in solche des Planar-Typs, des Mesa-Typs und des Abschrägungs-Typs ein. Beim Planar-Typ treten die Ränder sämtlicher PN-Übergänge an einer der Hauptoberflächen aus, während sie beim Mesa-Typ an der nach unten geätzten Oberfläche am Rand einer der Hauptoberflächen austreten. Bei dem Abschrägungs-Typ treten die Ränder der PN-Übergänge an der die beiden Hauptoberflächen miteinander verbindenden Seitenfläche aus, wobei sie auf diese Seitenfläche rechtwinklig oder schräg treffen. Bauformen des Pianar- und des Mesa-Typs eignen sich für denjenigen Fall, bei dem zahlreiche Einzelstücke von einer großflächigen Halbleiterplatte erzeugt werden, und werden in Halbleiterbauelemente für kleine Leistungen bevorzugt. Demgegenüber eignet sich die Bauform des Abschrägungs-Typs für ein Leistungs-Halbleiterbauelement, das mit einem Substrat größerer Fläche versehen sein muß.
Die freiliegenden Ränder des PN-Übergangs sind aktiv und werden daher leicht durch die Atmosphäre beeinflußt. Aus diesem Grund werden die freiliegenden Ränder und ihre Nachbarbereiche zur Passivierung mit einem Isolationsmaterial bedeckt. Der isolierende Überzug wird als Passivierungsfiim bezeichnet. Bei der Herstellung von Halbleiterbauelementen des Planar- und des Mesa-Typs kann der Passivierungsfiim gebildet werden, bevor die großflächige Halbleiterplatte in die große Anzahl von Einzelelementen zerteilt wird, so daß die Erzeugung des Passivierungsfilms stark erleichtert wird. Dagegen darf der Passivierungsfiim bei der Herstellung von Halbleiterbauelementen des Abschrägungs-Typs erst gebildet werden, nachdem die Halbleiterplatte in die einzelnen Einheiten zerteilt worden ist. Um einen Passivierungsfiim auf der beabsichtigten Fläche eines kleinen Halbleiterelements mit hoher Genauigkeit anzubringen, ist hoher technischer und Arbeitsaufwand erforderlich. Die Bildung
eines Passivierungsfilms ist daher bei der Herstellung sfon Halbleiterbauelementen des Abschrägungs-Typs iViel schwieriger als bei der Herstellung von Bauelementen nach dem Planar- und dem Mesa-Typ, so daß clie Ergiebigkeit bei der Bearbeitung von Bauelementen ;des Abschrägungs-Typs sehr gering ist
I Im folgenden sollen die Spannungsfestigkeiten der 'verschiedenen Typ.'n untersucht werden. Bei einem Planar-Halbleiterbauelement weist der PN-Übergang gewisse nahezu rechtwinklig gebogene Abschnitte auf, an denen sich das elektrische Feld konzentriert; da die Bereiche auf beiden Seiten des PN-Übergangs in der Umgebung ihres freiliegendem Randes hohe Störstoffkonzentration aufweisen, ist die Ausdehnung der Verarmungsschicht in die Nähe des freiliegenden t5 Randes gering. Aus diesen Gründen ist es sehr schwierig, eitx Halbleiterbauelement des Planar-Typs mit hoher Spannungsfestigkeit herzustellen. Gewöhnlich liegt die Spannungsfestigkeit einem Planar-Halb-
Ιαί(αρΚιΐιιαΙαγαηΙ kai WA KiC /inn \f I Im ainAn -w\
Einheiten miteinander verbinden, eine Dicke von mindestens 50 μΐη haben. Ein Halbleitersubstrat mit geringerer Stärke läßt sich nicht als großflächige Platte verwenden, da es sich während der verschiedenen Bearbeitungsgänge leicht verzieht und bricht Um das Substrat starr genug zu machen, ist es also erforderlich, die Dicke der Platte und insbesondere der Zone niedriger Störstellenkonzentration zu erhöhen. Eine Erhöhung der Dicke dieser Zone geht aber mit Verschlechterungen der Eigenschaften einher, etwa mit einer Erhöhung der internen Leistungsverluste und einer Verringerung der Ansprechgeschwindigkeit
Bei dem Abschrägungs-Aufbau ist die Seitenfläche, an der der Rand des PN-Obergangs erscheint, derart abgeschrägt, daß die Fläche des zum PN-Übergang parallelen Querschnitts durch die Zone hoher Störstoffkonzentration vom pn-übergang vom PN-Übergang weg zunimmt (Aufbau mit positiver Abschrägung) und es sich erübrigt den Abschrägungsv/inkr" der schrägen
Planar-Aufbau mit höherer SpannungsfestigkeV zu erreichen, ist es erforderlich, eine als Schutzring bezeichnete Zone zu formen, die den freiliegenden Rand des PN-Übergangs umgibt Je höher die Spannungsfestigkeit ist die erzielt werden soll, desto größer ist die Anzahl an erforderlichen Schutzringen. Daher ist der Fall, daß ein Halbleiterbauelement mit hoher Spannungsfestigkeit im Planar-Aufbau hergestellt werden soll, mit dem Nachteil verbunden, daß seine Abmessungen zu groß werden.
Ein Halbleiterbauelement des Mesa-Typs kann Spannungen von etwa 600 V aushalten, da es in dem PN-Übergang keine geknickten Bereiche aufweist und da die Störstoffkonzentrationen in den Zonen auf beiden Seiten des PN-Übergangs nahe seiner freiliegenden Ränder niedriger sind als beim Planar-Bauelement. Um einen Mesa-Aufbau mit höherer Spannungsfestigkeit zu erzielen, muß der Bereich der freiliegenden Oberfläche der Zone niedriger Störstoffkonzentration oder die Tiefe der Ätzung erhöht werden. Diese Maßnahmen führen jedoch zu dem Nachteil, daß das sich ergebende Bauelement zu große Abmessungen bekommt bzw. daß die Stromleitungsfläche verringert wird. Die nach unten geätzte Fläche des Mesa-Bauelements ist nämlicii derart geneigt, daß die 1-lachen von zu dem PN-Übergang parallelen Querschnitten durch die Zone niedriger Störstoffkonzentration, die allmählich abnehmende Höhe haben, allmählich zunehmen (Aufbau mit negativer Abschräguag). Liegt der Rand des PN-Übergangs an einer derartigen geneigten Fläche frei, so ist die Spannungsfestigkeit um so größer, je kleiner der Neigungswinkel wird. Um also einen Mesa-Aufbau mit höherer Spannungsfestigkeit zu erzielen, muß der Neigungswinkel der nach unten geätzten, schrägen Fläche kleiner gemacht werden. Indem aber dieser Winkel verringert wird, nehmen die Abmessungen der geneigten Fläche zu. Dies führt zu dem Nachteil, daß die Abmessungen des sich ergebenden Bauelements ähnlich wie bei dem Planar-Aufbau zu groß werden. Ist andererseits die Ätzung zu tief, so läßt sich kein Massen-Herstellverfahren mehr durchführen, bei dem eine großflächige Halbleiterplatte nach ihrer Ausrüstung mit PN-Übergängen, Passivierungsfilmen und Elektroden in eine große Anzahl von einzelnen Einheiten zerlegt wird. Im Falle der Massenherstellung ist es erforderlich, daß aucli nach Durchführung der erforderlichen Ätzung die dünnsten Teile der Halbleiterplatte, d h. diejenigen Teile, die die einzelnen Daher läßt sich die Spannungsfestigkeit erhöhen, ohne die Abmessungen des Bauelements zu vergrößern. Trotzdem bleibt in diesem Fall der Nachteil bestehen, daß sich das obenerwähnte Massenproduktionsverfahren nicht anwenden läßt
Aus der DE-OS 19 06 479 ist bereits ein Halbleiterbauelement der im Oberbegriff des Patentanspruchs 1 beschriebenen Art bekannt. Bei diesem muß die Nut um eine positive Abschrägung zu ei reichen, derart geschnitten werden, daß sie bei gedachter Fortführung zur Mittelachse der Platte diese schneiden würde, wobei auch der PN-Übergang die eingeschnittene Nut schneidet Eine Nut mit dieser Form und Ausrichtung ist aber nach der derzeit zur Verfügung stehenden Technologie nur schwierig zu erreichen. Bei dem derzeit allgemein üblichen Verfahren, bei dem eine Halbleiterplatte nach der Bearbeitung in mehrere Substrate zerschnitten wird, ist die Ausbildung der Ringnut durch eine mechanische Bearbeitung so schwierig, daß aus wirtsch.Jtlichen Gründen praktisch nur die Ätztechnik in Frage kommt. Eine Nut mit der in der DE-OS 19 06 479 gezeigten Form ist aber nach der Ätztechnik nicht herstellbar. Weiter ist es bei dem bekannten Halbleiterbauelement äußerst schwierig, das an der Nut frei liegende Ende des PN-Übergangs zu passivieren.
Aus der DE-AS 16 14 929 ist ein Halbleiterbauelement bekannt, bei dem in eine Hauptoberfläche eines Halbleitersubstrats eine Ringnut eingeschnitten ist und bei dem ein durch Diffusion von dieser Hauptoberfläche aus hergestellter PN-Übergang vorgesehen ist, der längs dieser Hauptoberfläche und längs der Ringnut ausgebildet ist.
Bei diesem Halbleiterbauelement soll durch Vergrößerung des Krümmungradius des Endes des PW-Übergangs die Spannungsfestigkeit des Halbleiterbauelements erhöht werden. Die Spannungsfestigkeit eines Halbleiterbauelements wird aber im allgemeinen durch die Form des an der Goerfläche freiliegenden Teils des PN-Übergangs des Bauelements bestimmt, wenn der PN-Übergang keine inneren Defekte wie Deformationen, Unebenheiten, Unregelmäßigkeiten und dergleichen aufweist. Diese Tendenz erhält mit steigender Spannungsfestigkeit immer größere Bedeutung. Mit anderen Worten, wenn der Krümmungsradius des PN-Übergangs extrem klein ist, wird die Spannungsfestigkeit durch den gekrümmten Teil des PN-Übergangs bestimmt. Ist aber der Krümmungsradius des PN-Übergangs groß, so wird die Spannungsfestigkeit
durch die Form des zur Oberfläche hin freien Teils des PN-Übergangs begrenzt, so daß es unmöglich ist, eine höhere Spannungsfestigkeit einzig durch Erhöhung des Krümmungsradius des PN-Übergangs zu erzielen.
Gegenstand des älteren Patents 23 40 128 ist ein Halbleiterbauelement mit hoher Spannungsfestigkeit, umfassend ein Halbleitersubstrat mit zwei einander gegenüberliegenden Hauptoberflächen, einer die beiden Hauptoberflächen verbindenden, ihnen im wesentlichen senkrecht zugeordneten Seitenfläche, mindestens einem zwischen zwei Zonen mit hoher und niedriger Störstoffkonzentration verlaufenden PN-Übergang, dessen äußerer Rand an der zu den beiden Hauptoberflächen im wesentlichen senkrecht verlaufenden Seitenfläche austritt, mindestens zwei in ohmschem Kontakt mit den Hauptoberflächen stehenden Elektroden und mit einer in den Randbereich einer der Hauptoberflächen eingesrhnittpnpn Rinantit an rlprpn Ohprflärhp Hip 7nnp hn- - ~ -..- σ-- —.. —. — ... _ _ ---.-..--. —. — ... ...
her Störstoffkonzentration freiliegt, bei dem der PN-Übergang iängs der Oberfläche der Ringnut und der daran angrenzenden Hauptoberfläche verläuft, derart, daß der Rand des PN-Übergangs mit der Seitenfläche einen Winkel bildet, der auf der Seite der Zone mit hoher Störstoffkonzentration größer ist als auf der Seite mit niedriger Störstoffkonzentration.
Wie erwähnt, ist es also praktisch schwierig, eine Nut der in der DE-OS 19 06 479 gezeigten Art herzustellen, andererseits hat der zur Oberfläche frei liegende Teil des PN-Übergnngs bei dem Halbleiterbauelement nach der DE-AS 16 14 929 eine negative Abschrägung, so daß das entsprechend hergestellte Halbleiterbauelement keine hohe Spannungsfestigkeit aufweisen kann.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Halbleiterbauelement mit hoher Spannungsfestigkeit anzugeben, das wirtschaftlich hergestellt werden kann und sich insbesondere zur Massenfertigung eignet. Weiter soll ein Verfahren zur Herstellung eines solchen Halbleiterbauelements angegeben werden.
Diese Aufgabe wird erfindungsgemäß durch die in den kennzeichnenden Teilen der Patentansprüche 1 bzw. 6 genannten Maßnahmen gelöst.
Bei dem erfindungsgemäßen Halbleiterbauelement ist der Krümmungsradius des PN-Übergangs erhöht und gleichzeitig der an der Oberfläche des Halbleiterbauelements frei liegende PN-Übergang positiv abgeschrägt, so daß die Spannungsfestigkeit des erfindungsgemäßen Halbleiterbauelements wesentlich erhöht ist. Dabei kann das erfindungsgemäße Halbleiterbauelement nach dem erfindungsgemäßen Verfahren wirtschaftlich in Massenproduktion hergestellt werden.
Bevorzugte Weiterbildungen und Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche 2 bis 5 und 7.
Im folgenden sollen bevorzugte Ausführungsbeispiele der Erfindung an Hand der Zeichnung näher erläutert werden. In der Zeichnung zeigt
F i g. 1 einen schematischen Querschnitt durch ein Halbleiterbauelement mit hoher Spannungsfestigkeit als erstes Ausführungsbeispiel,
F i g. 2a bis 2g Verfahrensschritte bei der Herstellung des Halbleiterbauelements nach Fi g. 1,
Fig.3 einen vergrößerten Teilschnitt durch ein Halbleiterbauelement zur Erläuterung einer Wirkung und
Fig.4 und 5 schematische Querschnitte durch ein zweites bzw. ein drittes Ausführungsbeispiel eines Halbleiterbauelements mit hoher Span -gsfestigkeit
F i g. 1 zeigt einen Querschnitt durch einen NPN-Transistor gemäß einem ersten Ausführungsbeispiel. Wie in F i g. 1 gezeigt, hat ein Halbleitersubstrat I zwei Hauptoberflächen 11 und 12 und eine diese verbindende Seitenfläche 13. In den Randbereich einer der Hauptoberflächen, nämlich der Fläche 11, ist eine sich nach unten verjüngende, d. h. keilförmige Ringnut 14 eingeschnitten. In dem Substrat 1 ist eine N-Ieitende Emitterschicht NE geformt, deren Oberfläche an der Hauptoberfläche 11 freiliegt. Ferner ist in dem Substrat
ίο 1 eine P-Ieitende Basisschicht PB geformt, die mit der Emitterschicht NE in Berührung steht und mit dieser einen Emitter-Übergang /Ebildet, wobei die Oberfläche der Basisschicht PB an der Hauptoberfläche 11, der Oberfläche der Ringnut 14 und der Seitenfläche 13 freiliegt. In Berührung mit der Basisschicht PBhi ferner in dem Substrat 1 eine N-Ieitende Kollektorschicht NC ausgebildet, die mit der Basisschicht einen KollektorühpraaniT ic* hijHpt ijnH deren Oberfläche an der Seitenfläche 13 freiliegt. In dem Substrat 1 ist ferner eine Schicht /V+ geformt, deren Störstoffkonzentration größer ist als in der Kollektorschicht NC und deren Oberfläche an der Hauptoberfläche 12 und an der Seitenfläche 13 freiliegt. Mit der Oberfläche der Emitterschicht /Vifander Hauptoberfläche 11 steht eine Emitterelektrode 2 in ohmschem Kontakt. Eine Basiselektrode 3 steht in ohmschem Kontakt mit der Obe'f!äche der Basisschicht PS an der Hauptoberfläche 11, und eine Kollektorelektrode 4 steht in ohmschem Kontakt mit der Oberfläche der Schicht N + an der Hauptoberfläche 12. Die Seitenfläche 13 weist einen abgeschrägten Teil 131 auf, 'Jer mit einer Isolation 5, etwa Glas, überzogen ist. Die Schichten WC und N + können gemeinsam als N-Ieitende Kollektorschicht betrachtet werden; in der vorliegenden Beschreibung werden sie jedoch getrennt behandelt. Der Kollektorübergang /Cist ein PN-Übergang, der zur Erhöhung der Spannungsfestigkeit des Transistors vorgesehen ist und Iängs der Hauptoberfläche 11 und der Fläche der Ringnut 14 gebildet ist. Der Kollektorübergang JC umfaßt dabei einen zur Hauptoberfläche 11 parallelen ebenen Abschnitt /Cl und einen unter der Ringnut 14 gekrümmten Randabschnitt /C2. Die Seitenfläche 13 besteht aus dem obenerwähnten abgeschrägten Teil 131 und einem vertikalen Teil 132. Der vertikale Teil 132 schließt an die Hauptoberfläche 12 an und verläuft rechtwinklig zu ihr, während der abgeschrägte Teil 131 eine derartige Neigung hat, daß der Winkel zwischen der Außenkante des gekrümmten Abschnitts /C2 des Kollektorübergangs/Cund dem abgeschrägten Teil 131
so in der Zone hoher Störstoffkonzentration (d. ;i. in der Basisschicht PS nach Fig. I) größer ist als in der Zone niedriger Störstoffkonzentration (d. h. in der Kollektorschicht NCnach F i g. 1).
Bei diesem Aufbau dient der senkrechte Teil 132 der Seitenfläche 13 als Verbindungsteil zwischen den einzelnen Halbleiterbauelementen, bevor diese — wie weiter unten beschrieben — voneinander getrennt werden; daher können die erforderlichen Bearbeitungen wie etwa die Bildung der PN-Übergänge, der Passivierungsfüme und der Elektroden auf einer großflächigen Halbleiterplatte durchgeführt werden, bevor diese in zahlreiche einzelne Bauelemente zerteilt wird. Dieses Fertigungsverfahren läßt sich auf Massenproduktionssysteme anwenden, das auf dem hier angesprochenen Gebiet von großem Wert ist Da ferner der Kollektorübergang JC, bei dem es sich um einen PN-Übergang zur Erhöhung der Spannungsfestigkeit handelt, aus dem ebenen Abschnitt /Cl und dem
!gekrümmten Abschnitt JC2 besteht und der Rand des gekrümmten Abschnitts JC2 bei dem Aufbau mit positiver Abschrägung an dem abgeschrägten Teil 131 der Seitenfläche 13 freiliegt, läßt sich die Spannungsfestigkeit ohne Verringerung der Stromleitungsfläche erhöhen.
Im folgenden soll das Verfahren zur Herstellung des in Fig. 1 gezeigten NPN-Transistors an Hand von Fig.2a bis 2g erläutert werden. Zunächst wird eine Siliciumplatte 21 des N-Typs mit einem spezifischen Widerstand von etwa 100 Ω cm und mit zwei Hauptoberflächen hergestellt, deren Orientierung in der Ebene (100) liegt (F i g. 2a). Etwa durch Eindiffundieren von Phosphor in die Hauptoberfläche 211 der Siliciumplatte 21 wird eine N +-Schicht 213 mit geringem Widerstand gebildet (F i g. 2b). An der anderen Hauptoberfläche 212 der Siliciumplatte 21 wird durch selektive Ätzung unter Verwendung einer (im folgenden als alkalische Lösung bezeichneten) Ätzlösung, die als Hauptbestandteile Kaliumhydroxid und Isopropylalkohol enthält, eine erste keilförmige Ringnut 214 geformt (Fig.2c). In Wirklichkeit wird an der Oberfläche 212 gewöhnlich eine Vielzahl derartiger Ringnuten geformt, die entsprechend viele einzelne Bauelemente, etwa Transistoren, bilden; der Einfachheit halber ist jedoch in Fig.2c bis 2g nur eine einzige derartige Ringnut 214 gezeigt. Längs dieser ersten Ringnut wird eine Diffusionsschicht 215 des P-Typs in die Silkr.implatte 21 beispielsweise durch Eindiffundieren von Bor von der Oberfläche der Nut 214 aus eingebracht (F i g. 2d). Eine an die Diffusionsschicht 215 angrenzende Diffusionsschicht 216 ebenfalls des P-Typs wird beispielsweise wiederum durch Eindiffundieren von Bor in den von der Diffusionsschicht 215 umgebenen Teil der Hauptoberfläche 212 der Siliciumplatte 21 eingebracht, und in die Diiiusionsschichi 216. wird beispielsweise durch Eindiffundieren von Phosphor eine weitere Diffusionsschicht 217 des N-Typs eingebracht (Fig.2e). Somit entsteht zwischen der N-Zone der Siliciumplatte 21 und den Diffusionsschichten 215 und 216 ein PN-Übergang JQ der aus einem zu der Hauptoberfläche 212 im wesentlichen parallelen ebenen Abschnitt und einem längs der Nut 214 gekrümmten Abschnitt besteht Die N-Zone der Siliciumplatte 21 und die Schicht 213 niedrigen Widerstandes dienen als -'■-> Kollektor, die Diffusionsschichten 215 und 216 als Basis und die Diffusionsschicht 217 als Emitter. In der Hauptoberfläche 212 wird durch Ätzen unter Verwendung der obenerwähnten alkalischen Lösung eine zweite keilförmige Ringnut 218 gebildet, die die erste Nut 214 umgibt (Fig.2f). Die zweite Nut 218 wird derart geformt, daß die Außenkante des gekrümmten Abschnitts des PN-Übergangs JC an der inneren schrägen Wand der zweiten keilförmigen Nut 218 freiliegt Die tiefste Stelle der zweiten Nut 218 kann die N+ -Schicht 213 erreichen; der dünnste Teil der Platte 21 (an der untersten Stelle der zweiten Nut 218) muß jedoch starr genug sein, d. h, dieser Teil muß bei einer Siliciumplatte mindestens 50 μπι dick sein. Die Oberfläche der zweiten Nut 218 wird beispielsweise mit einer Glasschicht 22 überzogen, und auf den Hauptoberflächen werden eine Emitterelektrode 23, eine Basiselektrode 24 und eine Kollektorelektrode 25 vorgesehen (F ig. 2g).
Schließlich wird die Siliciumplatte 21 längs der strichpunktierten Linie zerschnitten, um das in F i g. ί gezeigte Halbleiterbauelement mit hoher Spannungsfestigkeit zu erhalten.
Nach dem oben beschriebenen Verfahren lassen sich Halbleiterbauelemente mit hoher Reproduzierbarkeit und hoher Spannungsfestigkeit herstellen, bei denen der Rand des zur Erhöhung der Spannungsfestigkeit dienenden PN-Übergangs in der positiven Abschrägung liegt. Einzelheiten des Aufbaus eines solchen Halbleiterbauelements sollen im folgenden an Hand von Fig.3 beschrieben werden. F i g. 3 zeigt dabei eine vergrößerte Darstellung eines Teils des Halbleiterbauelements nach F i g. 1 nahe den beiden Ringnuten, wobei die Glasschicht 22 und die Elektroden der Einfachheit halber weggelassen sind. Erfolgt die selektive Ätzung der Hauptoberfläche 212 der Siliciumplatte 21, die eine Flächenorientierung von (100) hat, mittels der oben beschriebenen alkalischen Lösung, so stellt sich der Winkel zwischen der Oberfläche 212 und der abgeschrägten Fläche der sich ergebenden keilförmigen Ringnut auf etwa SS·1 ein. Der durch Eindiüundieren von Störstoff von der Oberfläche der ersten Nut 214 aus gebildete gekrümmte Abschnitt JC2 des PN-Übergangs JCbesteht aus zwei schrägen Flächen /C21 und /C22, die die Hauptoberfläche 212 unter einem Winkel von etwa 55° treffen, sowie einer gekrümmten Oberfläche /C23, die die beiden schrägen Flächen /C21 und /C22 miteinander verbindet und einen Krümmungsradius hat, der gleich der Tiefe xj der Diffusionsschicht 215 ist. Daraus ergibt sich der Winkel β zwischen der äußeren schrägen Fläche /C22 des PN-Übergangs JC und der inneren schrägen Fläche der zweiten Nut 218 wie folgt:
35 70
... 70° für χ im Bereich von 0 bis 0,48 xj;
für Af im Bereich von 0,48 xj bis (0,48 xj+
wobei χ der Abstand zwischen der Stelle ist, an der die schräge Fläche /C22 die Hauptoberfläche 212 trifft, und derjenigen Stelle, an der die innere schräge Fläche der zweiten Nut die Hauptoberfläche 212 trifft, während y die Tiefe der ersten Nut 214 ist Sind beispielsweise xj = 50 μπι und y = 50 μΐη, so ist β » 35° ... 70° für χ im Bereich von 0 bis 2 μπι und β « 70° für χ im Bereich von 24 bis 85 μπι. Dies bedeutet, daß der Winkel β konstant gehalten werden kann, selbst wenn die Lage der zweiten Ringnut innerhalb einer Toleranz von etwa 60 μπι verschoben wird, und daß sich insbesondere ein bevorzugter Aufbau mit einem Winkel β = 70° mit hoher Reproduzierbarkeit ohne weiteres für alle Bauformen mit positiver Abschrägung erreichen läßt, in denen die Seite des PN-Übergangs mit hoher Störstoffkonzentration eine größere Fläche hat als die Seite des gleichen PN-Übergangs mit niedriger Störstoffkonzentration.
Gemäß dem oben beschriebenen Verfahren ist es möglich, eine Vielzahl von Halbleiterbauelementen des Abschrägungs-Typs auf einer großflächigen Halbleiterplatte derart herzustellen, daß die Halbleiterbauelemente einen Aufbau mit positiver Abschrägung aufweisen Mnd sich deshalb eine hohe Spannungsfestigkeit bei Massenproduktion erreichen läßt
Bei dem in F i g. 2 veranschaulichten Verfahren zur Herstellung von Halbleiterbauelementen icann die folgende Variante vorgesehen werden. Die beiden Nuten, die vorzugsweise durch selektive Ätzung der (I00)-Oberfläche mittels einer alkalischen Lösung hergestellt werden, können nämlich auch durch Ätzen unter Verwendung eines Lösungsgemisches aus Hydrazin und Isopropylalkohol oder aus Äthylendiamin und Pyrocatechol, durch Sandblasen oder Anreißen gebildet werden. In diesen Fällen lassen sich die
obengenannten Winkel λ und β willkürlich einstellen, indem die Neigungen der abgeschrägten Flächen der ersten und zweiten Nuten gesteuert werden. Die bevorzugten Werte für den Winkel β an der positiven Abschrägung liegen im Bereich von 15 bis 70°, während der Winkel α willkürlich innerhalb eines Bereichs von 82,5 bis 55° gewählt werden kann, wenn der Winkel β im Bereich von 15 bis 70° liegt. Bei dem Verfahren nach F i g. 2 wird ferner die Basiszone durch zwei Diffusionsschritte gebildet; sie kann jedoch auch in einem einzigen Diffusionsschritt erzeugt werden. In diesem Fall läßt sich die für den Diffusionsvorgang erforderliche Zeit abkürzen.
Fig.4 zeigt als zweites Ausführungsbeispiel ein weiteres Halbleiterbauelement mit hoher Spannungsfestigkeit. Der einzige Unterschied dieses Ausführungsbeispiels gegenüber dem nach F i g. 1 besteht darin, daß die erste Ringnut 214 von der zweiten Ringnut 218 in ihrer vollständigen Form umgeben wird. Bei diesem Aufbau wird beim Abtrennen der einzelnen Halbleiterbauelemente von der Siliciumplatte die Glasschicht 22 nicht geschnitten, so daß die Ausbeute bei der Fertigung stark erhöht wird. Dieser Aufbau läßt sich dadurch erzielen, daß die Halbleiterplatte 21 längs der strich-doppelpunktierten Linie in Fig.2g geschnitten wird.
F i g. 5 zeigt ein Halbleiterbauelement mit hoher Spannungsfestigkeit, die ein drittes Ausführungsbeispiel darstellt. Dieses Ausführungsbeispiel kennzeichnet sich dadurch, daß die Seitenfläche 13 aus einem abgeschrägten Teil 131, einem senkrechten Teil 132 und einem die beiden Teile 131 und 132 verbindenden und zu der Hauptoberfläche 12 parallelen horizontalen Teil 133 besteht. Mit 6 ist ein Siliciumdioxidfilm bezeichnet. Der Vorteil dieser Struktur besteht darin, daß die Isolation 5 gegen Verletzungen geschützt ist, wie sie beim Zerschneiden des in F ■ g. 1 gezeigten Aufbaus auftreten können.
In der nachstehenden Tabelle sind die numerischen Werte für ein nach dem Aufbau gemäß Fig.4 aufgebautes Probestück eines Halbleiterbauelements angegeben:
Oberflächen-Störstoffkonzen-
tration in der Schicht NE 1 χ ΙΟ» Ato
me/cm3
Dicke (Tiefe) der Schicht NB 25 um
Oberflächen-Störstoffkonzen
tration in der Schicht PB 1 χ 10" Ato
me/cm3
Tiefe des Übergangs JC1 50 um
Tiefe des Übergangs JC2 (von der
Hauptoberfläche zur tiefsten
Stelle) 95 um
Schnittwinkel zwischen dem Über
gang JC2 und der Seitenfläche 70°
Spezifischer Widerstand der
Schicht NC 130 Ω cm
Dicke (Tiefe) der Schicht NC
(unter dem Übergang JCi) 255 um
Dicke (Tiefe) der Schicht NC
(unter der tiefsten Stelle
des Übergangs JC 2) 210 um
Mittlere Störstoffkonzen
tration der N+-Schicht 1 χ 10» Ato
Dicke der N +-Schicht 150 um
Tiefe der ersten Nut 35 um
Winkel zv, «sehen den schrägen 70°
Wänden der ersten Nut 310 um
Tiefe der zweiten Nut
Winkel zwischen den schrägen 70°
5 Wänden der zweiten Nut etwa 20 um
Dicke der Glasschicht
In diesem Fall beträgt die Spannungsfestigkeit des Übergangs JC 2200 V.
Hierzu 4 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Halbleiterbauelement mit hoher Spannungsfestigkeit, umfassend ein Halbleitersubstrat mit zwei einander gegenüberliegenden Hauptoberflächen, einer die beiden Hauptoberflächen verbindenden abgeschrägten Seitenfläche, mindestens einem zwischen zwei Zonen mit hoher und niedriger Störstoffkonzentration verlaufenden PN-Übergang, dessen äußerer Rand an der abgeschrägten Seiten- ι ο fläche austritt, einer Isolierschicht, die den Rand des freiliegenden PN-Obergangs und mindestens denjenigen Teil der Seitenfläche bedeckt, der nahe dem freiliegenden Rand des PN-Obergangs liegt, mindestens zwei in ohmschem Kontakt mit den Hauptoberflächen stehenden Elektroden und mit einer in den Randbereich einer der Hauptoberfläcben eingeschnittenen Ringnut, dadurch gekennzeichnet, ήζΰ die Zone hoher Störstoffkonzentration (Ps) an tier Oberfläche der Ringnut (14) freiliegt und daß der PN-Übergang (Jc) längs der Oberfläche der Ringnut (14) und der daran angrenzenden Hauptoberfläche (11) verläuft, derart, daß der Rand des PN-Übergangs (Jc) mit der abgeschrägten Seitenfläche (13) einen Winkel bildet, der auf der Seite der Zone (Pb) mit hoher Störstoffkonzentration größer ist als auf der Seite (Nc) mit niedriger Störstoffkonzentration.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Ringnut (14) sich nach unten verjüngt.
3. Halbleiterbauelement, nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Seitenfläche (13) aus einem abgeschrägten T-il (131), der gegenüber der Vertikalen zu den Hauptoberflächen (11, 12) geneigt ist, und einem zu der Vertikalen im wesentlichen parallelen senkrechten Teil (132) besteht.
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß eine zweite Ringnut (218) mit größerer Tiefe als die erste Ringnut (14) in die gleiche Hauptoberfläche (11) wie die erste Ringnut (14) eingeschnitten ist und die erste Ringnut (14) derart umgibt, daß ein Teil der Oberfläche der zweiten Ringnut (218) als der abgeschrägte Teil (131) der Seitenfläche (13) dient.
5. Halbleiterbauelement nach Anspruch 4, soweit sich dieser auf Anspruch 2 rückbezieht, dadurch gekennzeichnet, daß die zweite Ringnut (218) sic;i nach unten verjüngt.
6. Verfahren zur Herstellung von Halbleiterbauelementen nach einem der vorstehenden Ansprüche bei dem eine Vielzahl von einzelnen Halbleiterbauelementen an einer der Hauptoberflächen einer Halbleiterplatte geformt wird und die Halbleiterplatte in mehrere Substrate mit jeweils mindestens einem Halbleiterbauelement unterteilt wird, nachdem die gewünschten Behandlungen an den jeweiligen einzelnen Halbleiterbauelementen vorgenommen worden sind, dadurch gekennzeichnet, daß eine Vielzahl von Ringnuten einer ersten Art an dieser Hauptoberfläche gebildet werden, daß eine Diffusionsschicht mindestens längs den Ringnuten der ersten Art gebildet wird, indem von dieser Hauptoberfläche ein Störstoff eindiffundiert wird, der den Leitungstyp des nahe dieser Hauptoberflächc gelegenen Teils der Halbleiterplatte umkehrt, daß an dieser HauDtoberfläche der HalbleiterDlatte eine Vielzahl von Ringnuten zweiter Art so gebildet wird, daß die Ringnuten der zweiten Art die Ringnuten der ersten Art umgeben und der Winkel zwischen dem Rand des jeweiligen zwischen den Diffusionsschichten und der Halbleiterplatte verlaufenden PN-Übergangs und der Oberfläche der Ringnuten zweiter Art, an der dieser Rand freiliegt, auf der Seite der Diffusionsschicht stumpf ist, daß auf mindestens einen Teil der Oberfläche jeder Nut der zweiten Art auf und nahe dem freiliegenden Rand jedes PN-Übergangs eine Isolierschicht aufgetragen wird und daß die Halbleiterplatte mit den von der Isolierschicht bedeckten PN-Übergängen in eine Vielzahl von einzelnen Halbleiterbauelementen zerteilt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als Halbleiterplatte eine Siliciumplatte gewählt wird, deren Hauptoberfläche in der (100)-Orientierung liegt und daß die Ringnuten der ersten und zweiten Art durch anisotrope Ätzung erzeugt werden.
DE2541275A 1974-09-18 1975-09-16 Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung Expired DE2541275C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10671474A JPS5719869B2 (de) 1974-09-18 1974-09-18

Publications (3)

Publication Number Publication Date
DE2541275A1 DE2541275A1 (de) 1976-05-06
DE2541275B2 DE2541275B2 (de) 1979-03-08
DE2541275C3 true DE2541275C3 (de) 1985-04-18

Family

ID=14440613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2541275A Expired DE2541275C3 (de) 1974-09-18 1975-09-16 Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US4040084A (de)
JP (1) JPS5719869B2 (de)
DE (1) DE2541275C3 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2633324C2 (de) * 1976-07-24 1983-09-15 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit
JPS5316585A (en) * 1976-07-29 1978-02-15 Mitsubishi Electric Corp Semiconductor device
US4677456A (en) * 1979-05-25 1987-06-30 Raytheon Company Semiconductor structure and manufacturing method
DE3137675A1 (de) * 1981-09-22 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Thyristor mit einem mehrschichten-halbleiterkoerper und verfahren zu seiner herstellung
US5068205A (en) * 1989-05-26 1991-11-26 General Signal Corporation Header mounted chemically sensitive ISFET and method of manufacture
US4977107A (en) * 1989-08-23 1990-12-11 Motorola Inc. Method for manufacturing semiconductor rectifier
US5593927A (en) * 1993-10-14 1997-01-14 Micron Technology, Inc. Method for packaging semiconductor dice
JP5074172B2 (ja) * 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド メサ型半導体装置及びその製造方法
JP2009158589A (ja) * 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
US8264047B2 (en) * 2010-05-10 2012-09-11 Infineon Technologies Austria Ag Semiconductor component with a trench edge termination
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE638518A (de) * 1962-08-03
DE1251440C2 (de) * 1963-06-01 1980-04-03 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiterbauelement
JPS434953Y1 (de) * 1964-08-22 1968-03-02
DE1564255A1 (de) * 1966-04-09 1969-09-25 Licentia Gmbh Halbleiterbauelement
US3458781A (en) * 1966-07-18 1969-07-29 Unitrode Corp High-voltage planar semiconductor devices
US3559006A (en) * 1968-04-11 1971-01-26 Tokyo Shibaura Electric Co Semiconductor device with an inclined inwardly extending groove
US3738877A (en) * 1970-08-24 1973-06-12 Motorola Inc Semiconductor devices
US3821782A (en) * 1971-01-14 1974-06-28 J Hutson High voltage semiconductor device with plural grooves
US3878552A (en) * 1972-11-13 1975-04-15 Thurman J Rodgers Bipolar integrated circuit and method

Also Published As

Publication number Publication date
JPS5719869B2 (de) 1982-04-24
US4040084A (en) 1977-08-02
DE2541275B2 (de) 1979-03-08
DE2541275A1 (de) 1976-05-06
JPS5133978A (de) 1976-03-23

Similar Documents

Publication Publication Date Title
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2311915A1 (de) Verfahren zur herstellung von integrierten mos-scha'tkreisen
DE2541275C3 (de) Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung
DE2021691A1 (de) Halbleiter-Bauelement
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2021843A1 (de) Halbleiter-Bauelement
DE2453279C3 (de) Halbleiteranordnung
DE2357376B2 (de) Mesa-thyristor und verfahren zu seiner herstellung
DE10235198A1 (de) Leistungs-Halbleitergleichrichter mit ringförmigen Gräben
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2500775A1 (de) Hochspannungsfestes halbleiterbauelement
EP0303046B1 (de) Gate-Turn-Off-Thyristor
DE2364752A1 (de) Halbleitervorrichtung
DE3328521C2 (de) Gleichrichterdiode für hohe Sperrspannung
EP1003218A1 (de) Halbleiteranordnungen mit einer Schottky-Diode und einer Diode mit einem hochdotierten Bereich und entsprechende Herstellungsverfahren
DE3832750A1 (de) Leistungshalbleiterbauelement
DE2753207C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes
DE2364753A1 (de) Halbleitervorrichtung
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2100292A1 (de) Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben
DE2325351C3 (de) Verfahren zur Herstellung von Siliziumgleichrichtersäulen mit hoher Durchbruchsspannung
DE2745300C2 (de) Mesa-Halbleiterbauelement
DE3029836C2 (de) Thyristor

Legal Events

Date Code Title Description
8228 New agent

Free format text: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS, D., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8281 Inventor (new situation)

Free format text: TANAKA, TOMOYUKI OGAWA, TAKUZO, HITACHI, JP OKAMURA, MASAHIRO, HATACHI, JP MISAWA, YUTAKA, HITACHI,JP

C3 Grant after two publication steps (3rd publication)