DE2745300C2 - Mesa-Halbleiterbauelement - Google Patents

Mesa-Halbleiterbauelement

Info

Publication number
DE2745300C2
DE2745300C2 DE19772745300 DE2745300A DE2745300C2 DE 2745300 C2 DE2745300 C2 DE 2745300C2 DE 19772745300 DE19772745300 DE 19772745300 DE 2745300 A DE2745300 A DE 2745300A DE 2745300 C2 DE2745300 C2 DE 2745300C2
Authority
DE
Germany
Prior art keywords
mesa
groove
junction
conducting
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19772745300
Other languages
English (en)
Other versions
DE2745300A1 (de
Inventor
Hiroshi Hitachi Kaneko
Yutaka Misawa
Masahiro Okamura
Tomoyuki Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2745300A1 publication Critical patent/DE2745300A1/de
Application granted granted Critical
Publication of DE2745300C2 publication Critical patent/DE2745300C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung bezieht sich auf ein Mesa-Halbleiterbauelement der im Oberbegriff des Patentanspruchs 1 beschriebenen Art.
Ein Mesa-Halbleiterbauelement dieser Art ist aus dem DE-GM 66 06 125 bekannt. Bei diesem Mesa-Halbleiterbauelement erstreckt sich die Mesa-Nut bis zur Hauptelektrode der ersten Hauptfläche.
Aus der US-PS 36 28 106 ist ein Mesa-Halbleiterbauelement ähnlicher Art bekannt, bei dem der Boden der Mesa-Nut in dem zweiten Halbleiterbereich liegt. Bei dem aus der GB-PS 11 10 321 bekannten Mesa-Halbleiterbauelement ist der Abstand zwischen dem am Übergang und dem Boden der Nut nicht kleiner als die Breite der bei der Betriebsspannung am pn-Übergang entstehenden Verarmungsschicht.
Der Mcsa-lJbergang eignet sich hinsichtlich der Ergiebigkeit bei der Herstellung zur Herstellung einer Anzahl von llalbleitersubstratcn aus einem großflächigen liilblctlcrkörpcr. Er erleichtert weiter die Bildung einer starken Oberflächcn-Passivicrungsschieht aus anorganischem Material wie Glas und ist bei sehr zuverlässigen Bauelementen zum Sperren hoher Spannungen geeignet Demzufolge wird der Mesa-Obergang für allgemeine Zwecke und bei Leistungs-Halbleiterbauelementen in weitem Maße angewendet.
Mit den beschriebenen Maßnahmen wird bei den bekannten Mesa-Halbleiterbauelementen eine Erhöhung der Sperrspannung des an der Oberfläche der Mesa-Nut endenden pn-Überganges erreicht, die jedoch noch ίο nicht ausreichend ist Normalerweise beträgt bei einer angelegten Spannung von 1700 bis 1800 V die elektrische Oberflächen-Feldstärke mehr als 200 kVZcm. Mit dem Mesa-Übergang der bekannten Halbleiterbauelemente ist es daher nicht möglich, Spannungen über 700 bis 800 V zu sperren. Wenn eine höhere Sperrspannung als 700 bis 800 V erreicht werden soll, muß die Mesa-Nut so tief sein, daß der Neigungswinkel der Oberfläche, in der der pn-übergang frei liegt, annähernd einem rechten Winkel oder ein positiver Neigungswinkel ist Mit steigender Tiefe der Nut nimmt aber die Dicke des restlicher. Teils des Halbleitersubstrats unterhalb der Nut ab. Hierdurch erhöht sich die Gefahr eines Bruches des Halbleitersubstrat während der Herstellung, so daß die Ausbeute entsprechend verschlechtert wird. Ferner erhöht sich hierdurch die Gefahr, daß das Halbleitersubstrat sich nach de^ Ausbildung der Nut oder der Oberflächen-Passivierungsschicht verwirft wodurch es äußerst schwierig wird, anschließend die Elektroden, insbesondere ein feines Elektrodenmuster anzubringen. Weiter ist es schwierig, in der Nut eine gleichmäßige Oberflächen-Passivierungsschicht auszubilden. Dies führt zu einer unvollkommenen Oberflächen-Passivierungsschicht und damit zu einer Verschlechterung der Zuverlässigkeit. Darüber hinaus ist es schwierig, infolge der Widerstandsfähigkeit gegen Chemikalien die Nut durch chemische Ätzung auszubilden, so daß zusammen mit der chemischen Ätzbehandlung eine mechanische Bearbeitung notwendig ist Dies macht die Herstellung der Nut kompliziert
Als eine weitere Maßnahme zur Erhöhung der Sperrspannung ist aus der DE-AS 15 89 915 eine bestimmte Auslegung der Mesa-Nut bekannt. Hier hat die Mesa-Nut eine radiale Breite, die zehnmal größer ist, als ihre Tiefe. Jedoch erstreckt sich bei diesem bekannten HaIbleiterbauelement die Mesa-Nut nicht bis zu dem pn-Übergang.
Der Erfindung liegt die Aufgabe zugrunde, ein Mesa-Halbleiterbauelement der eingangs genannten Art zu schaffen, dessen Sperrspannung weiter erhöht ist und das einen kleinen Leckstrom aufweist.
Ausgehend von dem Mesa-Halbleiterelement der eingangs genannten Art wird diese Aufgabe erfindungsgemäß durch die in Patentanspruch 1 angegebenen Merkmale gelöst.
Das heißt allgemein, daß bei dem erfindungsgemäßen Mesa-Halbleiterbauelement der Gradient der Störstellenkonzcntration in der Nähe eines pn-Übergangs, der in einer Mesa-Nut endet, auf ein bestimmtes Maß abgesenkt ist, und daß gleichzeitig Tiefe und Breite der Mesa-Nut in besonderer Weise gewählt sind, wodurch ein Mcsa-Halbleilerbauelemcnt erhalten wird, das bei sehr niedrigem Leckstrom hohe Spannungen sperrt.
Eine bevorzugte Weiterbildung des erfindungsgiMiialicn Halbleiterbauelements ist Gegenstand des Patcntanspruchs 2.
Hierdurch wird eine ausreichende mechanische Stabilität des Halbleitersubstrat erreicht, so daß die Ausbeute erhöht und die Herstellungskosten gesenkt werden.
Die Erfindung wird im folgenden anhand der in der Zeichnung gezeigten Ausführungsbeispiele erläutert. Es zeigt
F i g. 1 den Querschnitt eines Ausführungsbeispiels in Form eines Mesa-Transistors,
Fig.2 im Diagramm die Abhängigkeit des Leckstroms von der Tiefe der Mes3-Nut,
F i g. 3 im Diagramm die Abhängigkeit der Produktionsausbeute von der Dicke des unter der Nut verbleibenden Halbleitersubstrats,
Fig.4 im Diagramm die Abhängigkeit des Leckstroms von der angelegten Spannung bei verschiedenen Nutbreiten,
F i g. 5 im Diagramm die Abhängigkeit der maximalen elektrischen Feldstärke auf einer Oberfläche, zu der der Übergang frei liegt, vom Gradienten der Störstellenkonzentraiion in der Nähe des Obergangs,
Fig.6a bis 6f in schematischen Querschnitten verschiedene Herstellungsschritte des Mesa-Transistors derFig. 1,
F i g. 7 den schematischen Querschnitt eines Ausführungsbeispiels in Form eines Mesa-Thyristors und
F i g. 8 den schematischen Querschnitt eines Ausführungsbeispiels in Form einer Mesa-Dioade.
F i g. 1 zeigt den Querschnitt eines Mesa-Transistors. Er enthält ein Halbleitersubstrat 1 mit einer ersten und einer zweiten, der ersten gegenüberliegenden Hauptfläche 11 bzw. 12, eine Seitenfläche 13, die die erste mit der zweiten Hauptfläche verbindet, und eine geschlossene ringförmige Mesa-Nut 14, die in der zweiten Hauptfläche 12 ausgebildet ist Das Substrat umfaßt 5 Bereiche: angrenzend an die erste Hauptfläche 11 einen n+-leitenden Kollektorbereich 15, einen an den η+-leitenden Kollektorbereich 15 angrenzenden η-leitenden Kollektorbereich 16 (dessen Störstellen konzentration geringer ist als die des Bereichs 15), einen an den n-Ieitenden Kollektorbereich 16 angrenzenden p-leitenden Basisbereich 17, der mit dem η-leitenden Kollektorbereich 16 einen Kollektor-Übergang Jc bildet, einen an den p-leitenden Basisbereich 17 angrenzenden ρ+-leitenden Basisbereich 18 mit einer höheren Störstellenkonzenlration als der des p-Ieitenden Basisbereichs 17, and einen an den p+-leitenden Basisbereich 18 angrenzenden n+-leitenden Emitterbereich 19, der mit dem p + -Ieitenden Basisbereich 18 einen Emitter-Übergang JE bildet. Der ρ+ -leitende Basisbereich 18 ist so ausgebildet, daß seine der an den p-leitenden Basisbereich 17 angrenzende Oberfläche gegenüberliegende Oberfläche an die zweite Hauptfläche 12 angrenzt. Der η+ -leitende Emitterbereich 19 ist derart im ρ+-leitenden Basisbereich 18 ausgebildet daß der Emitterübergang Je in der zweiten Hauptfläche 12 endet. Die Mesa-Nut 14 erstreckt sich über den Kollektor-Übergang Jc hinaus bis zum n-leitenden Kollektorbereich 16, so daß der Kollektorübergang Jc in der Oberfläche der Mesa-Nut 14 endet und der p-leitende und der p+-leitende Basisbereich 17 bzw. 18 in einen mittleren und einen Umfangsteil unterteilt werden. Der η+leitende Emitterbereich 19 ist im mittleren Bereich des p+-Ieitenden Basisbereich 18 ausgebildet. Eine Kollektorelektrode 2 steht in ohm'schen Kontakt mit dem nf-leitenden Kollektorbereich 15 auf der ersten Hauptfläche 11. Eine Emitterelektrode 3 steht in ohm'schem Kontakt mit dem n+-leitenden Emitterbereich 19 auf der zweiten Hauptfläche 12, eine Basiselektrode 4 steht in ohm'bchem Kontakt mit dem p+-leitenden Basisbereich 18 auf der zweiten Hauptfläche 12; sie umgibt den η+ leitenden Emitterbereich 19. Auf die Oberfläche der Mesa-Nut 14 ist eine Glasschicht 5 zur Oberflächenpassivierung aufgebracht. Mit 6 ist schließlich eine Halbleiteroxidschicht bezeichnet
Der vorstehend beschriebene Mesa-Transistor erfüllt die folgenden Forderungen:
5
a) Der Gradient der Störstellenkonzentration in der Nähe des Kollektorübergangs /eist nicht größer als etwa 3.5 ■ 10" Atome/cm'/cm;
b) die Breite der Mesa-Nut 14 beträgt wenigstens das ίο 3fache ihrer Tiefe;
c) die Tiefe der Mesa-Nut 14 ist wenigstens gleich der Summe der Tiefe des Kollektorübergangs Jc und 10% der Breite der beim Anlegen einer Avalanche-Spannung an den Kollektorübergang erzeugten Verarmungsschicht; die Stärke des restlichen Teils des Halbleitersubstrats unterhalb der Nut ist nicht kleiner als 130 μιη.
Der derart aufgebaute Mesa-Transistor hat eine flaehe Mesa-Nut; trotzdem kann die ma.v:uale elektrische Feldstärke auf der Oberfläche, an der der Koiiekior-Übergang Jc frei liegt, auf etwa 200 kV/cm oder weniger vermindert werden. Auf diese Weise kann eine hohe Sperrspannung erreicht werden. Im folgenden werden Versuche beschrieben, die die Erfüllung der vorstehenden Erfordernisse nachweisen.
Fig.2 zeigt im Diagramm die Abhängigkeit des Leckstroms in der Nähe der Avalanche-Spannung von der Tiefe der Mesa-Nut im Mesa-Halbleiierbauelement Die Kurve A zeigt die Kennlinie eines Mesa-Transistors mit einem dem der F i g. 1 im wesentlichen ersprechenden Querschnittsaufbau, bei dem die Tiefe des Kollektor-Übergangs Jc (Abstand von der zweiten Hauptfläche 12) 75 μπι, der spezifische Widerstand des n-leitenden Kollektorbereichs (16) 18 Ohmcm, der Störstellenkonzentrationsgradient in der Nähe des Kollektor-Übergangs Jc 9 · 10lf> Atome/cmVcm, die Breite der Mesa-Nut (14) 300 μιη, die Abmessungen des Ha'Jöleitersubstrats 4 - 4 mm und die Sperrspannung 1600V beträgt. Die Kurve B zeigt die Kennlinie eines Mesa-Transistors, der ebenfalls im wesentlichen den gleichen Querschnitisaufbau hat wie der der Fi g. 1 und bei dem die Tiefe des Kollektor-Übergangs /c45 μιη, der spezifische Widerstand des η-leitenden Kollektorbereichs (16) 50 Ohmcm, der Störstellenkonzentrationsgradient in der Nähe des Kollektor-Übergangs Jc 1,7 · 1017 Atome/ cm-Vcm die Breite der Mesa-Nut (14) 100 μιη, die Abmessungen des Halbleitersubstrats 1,2 · 1.2 mm und die Sperrspannung 1000V beträgt. Gemäß Fig.2 ist der Leckstrom auf einem niedrigen Wert konstant, wenn die Tiefe der Mesa-Nut unter dem Übergang nicht weniger als 10% der Breite der Verarmungsschicht beträgt, die beim Anlegen der Avalanche-Spannung entsteht. Die Tiefe der Mesa-Nut muß daher so gewählt werden, daß sie nicht kleiner ist als die Summe aus der Tiefe des Übergangs und 10% der Breite der beim Anlegen der Avalanche-Spannung an den Übergang entstehenden Verarmungsschicht
Eine weitere Größe, die die Tiefe der Mesa-Nut begrenzt, ist die Dicke des unterhalb der Nut verbleibenden Teils des Halbleitcrsubstrats. Fig.3 zeigt d;e Abhängigkeit der Produktionsausbeute an Halbleitersubstraten von der Reststärke des Substrats unterhalb der Nut unter Berücksichtigung der bei der Herstellung der Halbleiterbauelemente auftretenden Brüche. Die gezeigte Kennlinie bezieht sich auf einen Mesa-Transistor mit dem in F i g. 2 verwendeten für verschiedene Tiefen der Mesa-Nut, d. h. verschiedene Restdicken des Halb-
leitersubstrats unterhalb der Nut. Gemäß F i g. 3 nimmt die Ausbeute plötzlich ab, wenn die Restdicke des Halbleitersubstrats unterhalb der Nut unter 130 μπι absinkt. Die Verminderung der Ausbeute dürfte auf die Festigkeit des Halbleitersubstrats und die Verwerfung des Halbleitersubstrats nach der Ausbildung der Nut zurückzuführen sein. Daraus ergibt sich, daß die Tiefe der Mesa-Nut nicht kleiner als die Summe aus der Tiefe des Übergangs und 10% der Breite der beim Anlegen der Avalanche-Spannung an den Übergang entstehenden Verarmungsschicht betragen und die Dicke des restlichen Substrats unterhalb Nut nicht unter 130 μιη liegen darf.
Fig.4 zeigt die Abhängigkeit des Leckstroms von der angelegten Spannung mit der Breite der Mesa-Nut als Parameter. Das Probe-Halbleiterbauelement war ein Mesa-Transistor mit im wesentlichen dem Querschnittsaufbau der FIiT.!. b?! der« di? T'?fc d?*; Kollektor-Übergangs Jc 45 μίτι, der spezifische Widerstand des η-leitenden Kollektorbereichs 50 Ohmcm, der Gradient der Störstellenkonzentration in der Nähe des Kollektor-Übergangs je 1.7 · 10" · Atome/cmVcm und die Tiefe der Mesa-Nut 70 μπι betrug. Die Kurve Cgilt für einen Mesa-Transistor. dessen Nut-Breite doppelt so groß ist wie die Nut-Tiefe, die Kurve D gilt für einen Mesa-Transistor mit einer Nut-Etreite, die das 2.5fache der Nut-Tiefe und die Kurve E für einen Mesa-Transistor mit einer Nut-Breite, die das 3fache der Nut-Tiefe beträgt. Wenn die Nut schmal ist, steigt der Leckstrom allmählich an. d. h. die Kennlinie ist weich. Gemäß F i g. 4 ergibt sich bei einer Nut-Breite mit dem 3fachen Wert der Nut-Tiefe ein niedriger Leckstrom und somit eine harte Kennlinie.
Im folgenden wird der Störstellenkonzentrationsgradient in der Nähe des Übergangs zur Erhöhung der Sperrspannung erläutert. Die Sperrspannung des Halbleiterbauelements wird durch die Avalanche-Spannung an der Oberfläche bestimmt, weil der Teil des Halbleitersubstrats in der Nähe seiner Oberfläche leicht durch die Atmosphäre beeinflußt werden kann und eine niedrigere Avalanche-Spannung als das Innere des Halbleitersubstrats hat. Um eine vorbestimmte Avalanche-Spannung des Halbleiterbauelements zu erreichen, muß daher verhindert werden, daß die Avalanche-Spannung an der Oberfläche des Hableiterkörpers niedriger als die vorbestimmte Sperrspannung ist. Daher muß eine bestimmte elektrische Feldstärke, bei der an der Oberfläche des Hablleitersubstrats des Mesa-Halbleiterbauelements ein dielektrischer Durchbruch eintritt, bekannt sein. Für einen Mesa-Transistor mit dem Querschnittsaufbau der Fig.!. bei dem die Tiefe des Kollektor-Übergangs /c45 μιη, der spezifische Widerstand des nleitenden Koliektorbereichs 50 ohmcm, die Dicke desselben 135 um. der Störstellenkonzentrationsgradient in der Nähe des Kollektor-Übergangs 1,7 · 1017 Atome/ cmVcm, die Tiefe der Mesa-Nut 70 μπι, die Breite derselben 300 μιη und die Sperrspannung 1000 V betrug, wurde als elektrische Feldstärke an der Oberfläche, zu der der Übergang frei liegt, unmittelbar vor dem Isolationsdurchbruch experimentell 200 kV/cm gemessen. Der gleiche Wert wurde ermittelt für einen Mesa-Transistor mit im wesentlichen dem gleichen Querschnittsaufbau wie dem der Fig. 1. bei dem die Tiefe des Kollektor-Übergangs Jc 75 um, der spezifische Widerstand des η-leitenden Kollektorbereichs 90 Ohmcm, die Dicke desselben 220 um, der Störstellenkonzentrationsgradient in der Nöhe des Kollektor-Übergangs 9 - 10;6 Atome/cmVcm. die Tiefe der Mesa-Nut 110 um.
ihre Breite 300 μπι und die Sperrspannung 1500V betrug. Dies zeigt, daß das Halbleiterbauelement so aufgebaut sein sollte, daß die maximale elektrische Feldstärke an der Oberfläche, an der Übergang frei liegt, nicht über
200 kV/cm liegen sollte, wenn an den Übergang eine einer vorbestimmten Sperrspannung entsprechende Spannung angelegt wird.
F i g. 5 zeigt die Abhängigkeit der maximalen elektrischen Feldstärke auf der Oberfläche, an der der Übergang frei liegt, vom Gradienten der Störstellenkonzentration in der Nähe des Übergangs, wenn an den Übergang eine gewünschte Spannung angelegt wird. Die Kennlinie gilt für Mesa-Transistoren mit dem gleichen Aufbau und den gleichen Eigenschaften wie denen, die bei der Bestimmung der maximalen elektrischen Feldstärke an der Oberfläche, an der der Übergang frei liegt, verwendet wurden, bei verschiedenen Störstellenkonzentrationsgradienten in der Nähe des Übergangs. Gemäß F i g. 5 sollte der Gradient der Störstellenkonzen-
tration in der Nähe des Überganges 3,5 · 10" Atome/ cmVcm oder weniger betragen, um zu vermeiden, daß die maximale elektrische Feldstärke an der Oberfläche, an der der Übergang frei liegt, 200 kV/cm übersteigt. Ist der spezifische Widerstand des η-leitenden Kollektorbereichs wesentlich höher als der spezifische Widerstand, bei dem eine gewünschte Sperrspannung erreicht wird, «so ist die maximale elektrische Feldstärke an dieser Oberfläche selbst dann nicht höher als 200 kV/cm, wenn der Gradient der Störstellenkonzentration in der Nähe des Übergangs etwas mehr als 3,5 · 10" Atome/ cmVcm beträgt. In diesem Fall muß jedoch der Bereich mit hohem spezifischen Widerstand dickt ausgeführt sein. Dies führt zu einer Erhöhung der Einschaltspannung (Spannungsabfall in Durchlaßrichtung), wodurch
die Eigenschaften des Bauelements nachteilig beeinflußt werden. Demzufolge ist diese Lösung praktisch nicht anwendbar.
Es wurde somit experimentell nachgewiesen, daß zur Erzielung einer gewünschten Sperrspannung, vorzugs-
weise von 1000 V oder mehr, der Gradient der Störstellenkonzentration in der Nähe des Übergangs nicht größer als 3,5 · 10" Atome/cmVcm die Tiefe der Mesa-Nut nicht kleiner als die Summe der Tiefe des als Sperrübergang dienenden Übergangs und 10% der Breite der
beim Anlegen der Avalanche-Spannung an den Übergang entstehenden Verarmungsschicht, die Reststärke des Halbleitersubstrat* unterhalb der Nut nicht geringer als 130 μπι und die Nutbreite wenigstens das 3fache der Nuttiefe sein sollte, so daß die maximale Feldstärke an der Oberfläche, an der der Übergang frei lie~t, nicht mehr als 200 kV/cm beträgt, wenn die der Sperrspannung entsprechende Spannung angelegt wird.
F i g. 6a bis 6f zeigen in schematischen Querschnitten verschiedene Stufen der Herstellung eines Mesa-Transi-
stors.
Gemäß F i g. 6a wird ein n-Ieitendes Siliciumsubstrat mit einem spezifischen Widerstand von 65 Ohmcm und einer Dicke von 350 μπι hergestellt, auf dessen eine Oberfläche Phosphor in herkömmlicher Weise diffundiert wird. Hierbei entsteht ein n+-leitender Kollektorbereich 15 mit einer Dicke von 90 μπι, der sich über die gesamte Oberfläche des η-leitenden Siliciumsubstrats erstreckt. Darauf wird in 2 Schritten auf die gegenüberliegende Fläche des η-leitenden Siliciumsubstrats GaIIi-
um diffundiert. Zunächst wird Gallium derart eindiffundiert, daß eine Schicht von 75 μιη Dicke mit einer maximalen Galliumkonzentration von 1 - 1016 Atomen/cm3 entsteht. Bei der zweiten Galliumdiffusion entsteht eine
Schicht von 35 μηι Dicke und einer maximalen Galliumkonzentration von 3 ■ 1018 Atomen/cm1. Auf diese Weise entstehen ein p-leitender Basisbereich 17 und ein ρf-leitender Basisbereich 18; der verbleibende Teil des η-leitenden Siliciumsubstrats dient als η-leitender KoI-lektorbereich 16 (F i g. 6b).
Gemäß F i g. 6c wird dann in die Oberfläche des p+-leittfiJen Basisbereichs 18 selektiv Phosphor eindiffundiert. Hierbei entsteht ein η+ -leitender Emitterbereich 19 mit einer Dicke von 20 μηι. Durch die beschriebenen Diffusionen wird auf beiden Seiten des Siliciumsubstrats eine Oxidschicht 6 gebildet. Danach wird gemäß Fig.6d durch herkömmliche Photoätzung eine Mesa-Nut 14 mit einer Tiefe von ΠΟμηι ausgebildet, die aus dem p+-leitenden Basisbereich 18 bis zum η+ -leitenden Kollektorbereich 16 reicht. Gemäß Fig.6e wird darauf auf der Mesa-Nut 14 eine Glasschicht 5 ausgebildet, und zwar durch Elektrophorese. Darauf wird die Oxidschicht 6 an den Flächen, an denen die Elektroden ausgebildet werden sollen, durch herkömmliche Photoätzung entfernt und es werden an den freiliegenden Flächen aus dem Vakuum Elektrodenmetalle ausgebildet; hierbei entstehen eine Kollektorelektrode 2, eine Emitterelektrode 3 und eine Basiselektrode 4(F ig.60-
Schließlich wird das Siliciumsubstrat längs der strichpunktierten Linien der F i g. 6f zerschnitten, so daß der in F i g. 1 gezeigte Mesa-Transistor entsteht. Der Gradient der Störstellenkonzentration in der Nähe des Kollektor-Übergangs des sich ergebenden Mesa-Transistors betrug 9,0 · 1016 Atome/cnvVcm, die maximale elektrische Feldstärke an der Oberfläche, an der der Übergang frei liegt betrug bei einer angelegten Spannung von 1500 V 167 kV/cm, die Sperrspannung betrug 1750 V. Die Dicke des verbleibenden Teils des Substrats unterhalb der Nut betrug 240 μίτι und war damit ausreichend stärker als 130 »m. Das Siliciumsubstrat ist daher während der Herstellung weder gebrochen noch hat es sich verformt, so daß die Ausbeute erhöht werden konnte.
F i g. 7 zeigt ein Ausführungsbeispiel in Form eines Mesa-Thyristors. Dieser enthält ein Halbleitersubstrat 71 mit einer ersten und einer dieser gegenüberliegenden zweiten Hauptfläche 711 bzw. 712, eine die erste und zweite Hauptfläche verbindende seitliche Oberfläche 713 und eine in der zweiten Hauptfläche 712 ausgebildete Mesa-Nut 714 in Form eines geschlossenen Ringes. In dem Substrat sind vier durchgehende Schichten Pe, Nb, Pb und Ne ausgebildet. Die Schicht Pe ist eine p-leitende Emitterschicht mit einem ρ+-leitenden Emitterbereich 715 angrenzend an die erste Hauptfläche 711 und einem p-leitenden Emitterbereich 716 angrenzend an den ρ+-leitenden Emitterbereich 715; ihre Störstellenkonzentration ist geringer als die des p+-leitenden Emitterbereichs 715. Die Schicht Ns ist eine η-leitende Basisschicht angrenzend an den p-leitenden Emitterbereich 716; sie bildet mit dem p-leitenden Emitterbereich 716 einen ersten pn-übergang J\. Die Schicht Pb ist eine p-leitende Basisschicht mit einem η-leitenden Basisbereich 717 angrenzend an die η-leitende Basisschicht Nb; sie bildet zusammen mit dieser und einem p+-leitenden Basisbereich 718 angrenzend an den p-leitenden Basisbereich 717 einen zweiten pn-übergang J2; ihre Störstellenkonzentration ist größer als die des p-leitenden Basisbereichs 717. Die Schicht Ne ist eine n-leitende Emitterschicht angrenzend an den p+-leitenden Basisbereich 718, der mit der Schicht Ne einen dritten pnübergang Ji bildet Die Mesa-Nut 714 reicht bis zur η-leitenden Basisschicht Nn- Die Enden des ersten und des zweiten pn-Übergangs }\ bzw. J2 liegen an der Oberfläche der Nut frei. Infolgedessen wird nur ein Teil der n-leitcndcn Basisschicht Nu an der Oberfläche der Mesa-Nut 714 freigelegt, während der Rest vom p-leitenden Emitterbereich 716 und vom p-leitenden Basisbereich 717 umschlossen ist. Die η-leitende Emitterschicht Ne ist im p1 leitenden Basisbereich 7I8 so ausgebildet, daß der dritte pn-übergang /j in der zweiten Hauptfläehe 712 endet. Eine Anodenelektrode 72 steht in ohm'schem Kontakt mit dem p+-leitenden Emitterbereich 715 auf der ersten Hauptfläche 711. Eine Kathodenelektrode 73 steht in ohm'schem Kontakt mit der η-leitenden Emitterschicht N auf der zweiten Hauptfläehe 712, eine Gate-Elektrode 74 steht in ohm'schem Kontakt mit dem p+-leitenden Basisbereich 718 auf der zweiten Hauptfläche 712 und umgibt die n-leitende Emitterschicht Ne. Eine die Oberfläche passivierende GiüssCiiichi 75 isi auf die Oberfläche der McSü-Nui 714 aufgebracht. Mit 76 ist schließlich eine Halbleiterocid-Schicht bezeichnet.
Der Mesa-Thyristor nach F i g. 7 ist ebenfalls so aufgebaut, daß der Gradient der Störstellenkonzentration in der Nähe des zweiten pn-Übergangs J2 nicht größer ist als 3,5 ■ 10" Atomc/cm43/cm, die Tiefe der Mesia-Nut 714 nicht weniger als die Summe der Tiefe des zweiten Übergangs J2 und 10% der Breite der beim Anlegen der Avalanche-Spannung an den zweiten Übergang J2 entstehenden Verarmungsschicht, die Restdicke des Halbleitersubstrats unterhalb der Mesa-Nut nicht weniger als 130 μπι und die Nutbreite wenigstens das 3fache der Nuttiefe beträgt. Dabei ist die maximale elektrische Feldstärke an der Oberfläche, an der der zweite pn-übergang J2 frei liegt, nicht größer als 200 kV/cm, wenn eine der Sperrspannung entsprechende Spannung angelegt wird. Bei dem Mesa-Thyristor nach der Ausführungsform der F i g. 7 kann eine Sperrspannung von 1000 V oder mehr erreicht werden, ohne den Spannungsabfall in Durchlaßrichtung und andere Kennwerte nachteilig zu beeinflussen. Da bei dem beschriebenen Mesa-Thyristor der Störstellengradient in der Nähe des ersten pn-Übergangs J\ im wesentlichen gleich ist dem in der Nähe des zweiten pn-Übergangs J2, können hohe Sperrspannungen in Durchlaß- und Sperrichtung erzielt werden.
Fig.8 zeigt ein Ausführungsbeispiel in Form einer Mesa-Diode. Diese enthält ein Halbleitersubstrat 81 mit einer ersten und einer zweiten, der ersten gegenüberliegenden Hauptfläche 811 bzw. 812, eine die erste mit der
so zweiten Hauptfläche verbindende Seitenfläche 813 und eine in der zweiten Hauptfläche 812 ausgebildete geschlossene ringförmige Mesa-Nut 814. In dem Substrat sind angrenzend an die erste Hauptfläche 811 einn+-Ieitender Bereich 815, angrenzend an den η+-leitenden Bereich 815 ein η-leitender Bereich 816, dessen Störstellenkonzentration niedriger ist als die des η+-leitenden Bereichs 815, angrenzend an den η-leitenden Bereich 816 ein mit diesem einen pn-übergang Jo bildender pleitender Bereich 817 und angrenzend an den p-leitenden Bereich 817 ein p+-leitender Bereich 818 ausgebildet, dessen Störstellenkonzentration höher ist als die des p-leitenden Bereichs 817. Der Boden der Mesa-Nut 814 befindet sich an einer Seite des η-leitenden Bereichs 816 des pn-Übergangs Jo- Der pn-übergang Jo endet also in der Oberfläche der Mesa-Nut 814. Eine Kathodenelektrode 82 steht in ohm'schem Kontakt mit dem n+-leitenden Bereich 815 auf der ersten Hauptfläche 811, eine Anodenelektrode 83 steht im ohm'schem Kon-
takt mit dem p+-leitenden Bereich 818 auf der zweiten Hauptfläche 812. Die Oberfläche der Mesa-Nut 814 ist mit einer die Oberfläche passivierenden Glasschicht 84 abgedeckt.
Die Mesa-Diode nach diesem Ausführungsbeispiel ist ebenfalls so aufgebaut, daß der Gradient der Störstellenkonzentration in der Nähe des pn-Übergangs Jo nicht größer als 3,5 · 1017 Atome/cnWcm, die Tiefe der Mesa-Nut 814 nicht weniger als die Summe der Tiefe des pn-Übergangs Jo und 10% der Breite der beim Anlegen einer Avalanche-Spannung an den Übergang Jo entstehenden Verarmungsschicht, die Restdicke des Halbleitersubstrats unterhalb der Nut nicht weniger als μπι und die Nutbreite wenigstens das 3fache der Nuttiefe ist. Die maximale elektrische Feldstärke an der Oberfläche, an der der pn-übergang frei liegt, ist damit nicht höher als 200 kV/cm. wenn eine der Sperrspannung entsprechende Spannung an den Übergang angelegt wird. Damit kann eine Mesa-Diode mit einer Sperrspannung von 1000 V oder mehr ohne Erhöhung des Spannungsabfalls in Durchlaßrichtung erzielt werden.
Die beschriebenen Ausführungsbeispiele können beispielsweise wie folgt abgewandelt werden:
1. Bei dem Mesa-Transistor der Fig. 1 können der p-leitende Basisbereich 17 und der p+-leitende Basisbereich 18 aus einem einzigen Bereich bestehen, dessen Störstellenkonzentration in Richtung vom Kollektor-Übergang/czur zweiten Hauptfläche 12 kontinuierlich ansteigt. .
2. Der Mesa-Transistor der Fig. 1 kann längs der senkrecht zu den Hauptflächen verlaufenden und durch die Mitten oder deren Nähe der jeweiligen Mesa-Nuten gehenden strichpunktierten Linien geschnitten sein
3. Bei dem Mesa-Thyristor der F i g. 7 können der pleitende Basisbereich 717 und der p+-leitende Basisbereich 718 aus einem einzigem Bereich bestehen, dessen Störstellenkonzentration in Richtung vom zweiten pn-übergang/2 zur zweiten Hauptfläehe 712 kontinuierlich ansteigt.
4. Der Mesa-Thyristor der Fig.7 kann längs der durch die mittleren Bereiche der jeweiligen Mesa-Nuten verlaufenden strichpunktierten Linien geschnitten sein. Die strichpunktierten Linien der F i g. 7 können senkrecht zu den Hauptflächen oder schräg zu denselben verlaufen, so daß die Breite zwischen den beiden strichpunktierten Linien auf der Hauptfläche 712 schmaler als auf der Hauptfläche 711 wird. Bei der letzteren Ausführung kann eine höhere Sperrspannung erzielt werden.
5. Bei dem Mesa-Thyristor der F i g. 7 kann der erste pn-übergang/ι zur Seitenfläche 713 frei liegen.
6. Bei dem Mesa-Thyristor der F i g. 7 können der pieitende Emitterbereich 716 und der p-leitende Basisbereich 717 durch Eindiffundieren von Aluminium und der ρ+-leitende Emitterbereich 715 und der p+leitende Basisbereich 718 durch Eindiffundieren von Aluminium und Gallium oder Bor hergestellt sein.
7. Die in F i g. 8 gezeigte Mesa-Diode kann längs senkrecht zu den Hauptflächen und durch die Mitten oder in deren Nähe der jeweiligen Mesa-Nuten verlaufenden strichpunktierten Linien geschnitten sein.
Hierzu 4 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Mesa-Halbleiterbauelemeiu mit einem Halbleitersubstrat (1, ti, 81) mit einer ersten und einer der ersten gegenüberliegenden zweiten Hauptfläche (11, 12; 711, 712; 811, 812), einer die erste mit der zweiten Hauptfläche verbindenden Seitenfläche (13; 713; 813) und einer in der zweiten Hauptfläche (12; 712; 812) gebildeten, sich in Richtung der ersten Hauptfläche (11; 711; 811) erstreckenden, eine Mesa umgebenden Mesa-Nut (14; 714; 814), bei dem das Halbleitersubstrat einen ersten Halbleiterbereich (17,18; 717,718; 817,818) eines ersten Leitungstyps angrenzend an die zweite Hauptfläche, der von der Mesa-Nut umgeben ist, und einen zweiten Halbleiterbereich (15, 16; Nb; 1815, 816) des entgegengesetzten Leitungstyps angrenzend an den ersten Halbleiicrbereich enthält, der zusammen mit diesem einen pn-übergang (Jak; Jo) bildet, der in der Oberfläche der Mesa-Nut endet, bei dem der Störstellenkonzentrationsgradient in der Nähe des pn-Übergangs kleiner als etwa 10 · 10" Atome/cm3/cm ist, und bei dem eine erste mit dem Halbleitersubstrat auf der zweiten Hauptfläche in ohm'schem Kontakt stehende Hauptelektrode (4; 74; 83) und eine zweite mit dem Halbleitersubstrat auf der ersten Hauptfläche in ohm'schem Kontakt stehende Hauptelektrode (2; 72; 82) vorgesehen sind, dadurch gekennzeichnet, daß der Störstellenkonzentrationsgradient in der Nähe des pn-Überganges (Jc, Jr, Jo) nicht größer ist als etwa 'jJS ■ 1017AtOmCZCm-1ZCm, daß der Abstand zwischen dem pn-übergang und dem Boden der Mesa-Nut (K; 114; 814) nicht kleiner als 10% der Breite der entstehenden Verarmungsschicht ist, wenn an den pn-übergang eine Avalanche-Spannung angelegt wird, und daß die radiale Breite der Mesa-Nut wenigstens das Dreifache ihrer Tiefe beträgt.
2. Mesa-Halbieiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Tiefe der M«a-Nut (14; 714; 814) so gewählt ist, daß die Restdicke des Halbleitersubstrats (1; 11; 81) unterhalb der Mesa-Nut nicht weniger als 130 μπι beträgt.
DE19772745300 1976-10-08 1977-10-07 Mesa-Halbleiterbauelement Expired DE2745300C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12108776A JPS5346285A (en) 1976-10-08 1976-10-08 Mesa type high breakdown voltage semiconductor device

Publications (2)

Publication Number Publication Date
DE2745300A1 DE2745300A1 (de) 1978-04-13
DE2745300C2 true DE2745300C2 (de) 1984-05-17

Family

ID=14802535

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772745300 Expired DE2745300C2 (de) 1976-10-08 1977-10-07 Mesa-Halbleiterbauelement

Country Status (2)

Country Link
JP (1) JPS5346285A (de)
DE (1) DE2745300C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3151141A1 (de) * 1981-12-23 1983-06-30 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit hoher stossstrombelastbarkeit
DE69324119T2 (de) * 1992-12-21 1999-08-05 Stmicroelectronics, Inc., Carrollton, Tex. Diodenstruktur mit PN-Übergang
JPH06342902A (ja) * 1993-06-01 1994-12-13 Komatsu Ltd 高耐圧半導体装置
US5880511A (en) * 1995-06-30 1999-03-09 Semtech Corporation Low-voltage punch-through transient suppressor employing a dual-base structure
CN104900692A (zh) * 2015-06-15 2015-09-09 江苏东晨电子科技有限公司 一种台面晶闸管及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439417B2 (de) * 1964-07-21 1976-09-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer halbleiteranordnung
CH426020A (de) * 1965-09-08 1966-12-15 Bbc Brown Boveri & Cie Verfahren zur Herstellung des Halbleiterelementes eines stossspannungsfesten Halbleiterventils, sowie ein mit Hilfe dieses Verfahrens hergestelltes Halbleiterelement
US3414780A (en) * 1966-01-06 1968-12-03 Int Rectifier Corp High voltage semiconductor device with electrical gradient-reducing groove
US3628106A (en) * 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with protective peripheral junction portion

Also Published As

Publication number Publication date
DE2745300A1 (de) 1978-04-13
JPS5346285A (en) 1978-04-25

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE3131727C2 (de)
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19801999C2 (de) Halbleitereinrichtung mit hoher Spannungsfestigkeit
DE112011101442B4 (de) Halbleitervorrichtung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69120995T2 (de) Hochgeschwindigkeitsdiode und Verfahren zur Herstellung
DE19954351B4 (de) Halbleiterbauelement
DE2904769C2 (de) V-Nut-MOS-Feldeffekttransistor
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE102015224428B4 (de) Halbleitervorrichtung
DE3229250A1 (de) Halbleitervorrichtung mit isoliertem gate und verfahren zu ihrer herstellung
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE2901193A1 (de) Halbleiteranordnung
DE2753613B2 (de) Isolierschicht-Feldeffekttransistor
DE10235198B4 (de) Leistungs-Halbleitergleichrichter mit ringförmigen Gräben
DE112021000105T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE112017008299T5 (de) Halbleitereinheit
DE2500775C3 (de) Hochspannungsfestes planeres Halbleiterbauelement
EP0150365A2 (de) Halbleiterbauelement mit Kontaktloch
DE2453279C3 (de) Halbleiteranordnung
DE2357376A1 (de) Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren
DE3024939A1 (de) Halbleiterbauelement hoher durchbruchsspannung
DE102021117663B4 (de) Halbleitervorrichtung
DE2745300C2 (de) Mesa-Halbleiterbauelement

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS

8125 Change of the main classification

Ipc: H01L 29/06

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee