CN104900692A - 一种台面晶闸管及其制备方法 - Google Patents
一种台面晶闸管及其制备方法 Download PDFInfo
- Publication number
- CN104900692A CN104900692A CN201510331041.3A CN201510331041A CN104900692A CN 104900692 A CN104900692 A CN 104900692A CN 201510331041 A CN201510331041 A CN 201510331041A CN 104900692 A CN104900692 A CN 104900692A
- Authority
- CN
- China
- Prior art keywords
- mesa
- base
- chip
- oxide layer
- table top
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 230000007797 corrosion Effects 0.000 claims abstract description 13
- 238000005260 corrosion Methods 0.000 claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000001259 photo etching Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- 239000004411 aluminium Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000000428 dust Substances 0.000 description 4
- 239000012634 fragment Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 208000001491 myopia Diseases 0.000 description 3
- 230000004379 myopia Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Abstract
本发明公开了一种台面晶闸管及其制备方法，台面晶闸管包括芯片、台面槽、基区以及表面氧化层，所述基区形成在芯片上，在基区上形成有阳极、阴极和门极，所述表面氧化层上形成有引线孔，所述引线孔分别对准所述的阴极和门极并填充有铝电极，台面槽的槽深低于基区的结深，且所述台面槽与基区形成的夹角近直角。通过本发明的技术方案，由于本发明的台面槽与基区近视直角相交，这样在台面腐蚀时，仅需要腐蚀较浅的槽深，便能达到产品所需要的击穿电压，由于台面槽很浅，台面腐蚀时，横向腐蚀也必然很少，这样多余的部分用来制作阴极，阴极面积得以提高，从而有效的提高了晶闸管的通态电流。
Description
技术领域
本发明涉及晶闸管领域，具体的是一种台面晶闸管及其制备方法。
背景技术
晶闸管的通态电流一般是指在环境温度为40度和规定的冷却条件下，器件在电阻性负载的单相工频正弦半波，导通角不小于170度的电路中，当稳定的额定结温时所允许的最大通态电流。在使用中，其工作电流不能超过通态电流，否则，晶闸管将不能可靠工作。从晶闸管的设计来看，要提高晶闸管的通态电流，必须提高晶闸管的源区面积。
一般而言，半导体硅器件台面晶闸管制造工艺过程中需要在台面槽中填满熔融的玻璃粉。然后，通过光刻的方法选择性去除引线孔处的钝化层，露出电极处的硅，在硅上面蒸发金属铝作为内引线及引出电极，以实现与外引线相联。在芯片尺寸确定的情况下，台面槽所占面积越小，源区面积就越大，承载的电流越大。对于台面晶闸管而言，由于硅的膨胀系数与玻璃粉的膨胀系数不一致，芯片尺寸越小的芯片，台面槽所占的面积比例越大，导致芯片尺寸越小的芯片越容易翘片，翘片又非常容易导致碎片，现有技术的台面晶闸管的芯片，虽然已经采用了共用台面槽技术，从而来增加了源区面积，这种现有技术的台面晶闸管存在如下缺陷：参见图1所示，在台面槽图中的1形成后，采用玻璃粉填满台面槽，高温烧结后，形成1所示形状，此处台面槽深为50～60微米，芯片尺寸为0.52*0.52mm,一片4寸芯片上面分布有27600只这样的管芯，玻璃粉与硅的热膨胀系数不一致，芯片将会翘曲的非常严重，在玻璃钝化后的各个制造工艺中，导致碎片率将达到30％以上，无法满足正常的生产要求，而且，由于台面槽较深，台面成型腐蚀不容易控制，腐蚀时间较长，极其容易浮胶，导致表面氧化层受损，漏电流变大，造成晶闸管的特性变坏而失效，同时由于图中的基区与台面槽的夹角a非常小，导致空间电荷区比较集中，不易展开，晶闸管的电压也就相对较低，要得到较高的击穿电压，就需要更深的台面槽。
发明内容
本发明为解决背景技术中存在的问题，提供一种台面晶闸管及其制备方法。
技术方案是：
一种台面晶闸管，包括芯片、台面槽、基区以及表面氧化层，所述基区形成在芯片上，在基区上形成有阳极、阴极和门极，所述表面氧化层上形成有引线孔，所述引线孔分别对准所述的阴极和门极并填充有铝电极，台面槽的槽深低于基区的结深，且所述台面槽与基区形成的夹角近直角。
优选的，所述芯片为硅片。
一种台面晶闸管的制备方法，包括以下步骤：
1)在芯片上生长形成氧化层，用光刻技术对氧化层进行第一次光刻腐蚀，称为开一次基区，一次基区背面采用全部扩散；
2)在步骤1)的基础上，用光刻技术对氧化层进行第二次光刻腐蚀，称为开二次阴极区；
3)在步骤2)的基础上，用光刻技术对氧化层进行第三次光刻腐蚀，称为开台面槽，通过台面腐蚀的方法，所述台面槽的槽深低于基区的结深，且台面槽与基区形成近直角的夹角。
优选的，步骤1)中，一次基区背面进行全部扩散时，扩散采用离子注入方法。
优选的实施方式中，基区结深为45微米，台面槽的槽深为5～10微米。
本发明的有益效果
通过本发明的技术方案，由于本发明的台面槽与基区近视直角相交，这样在台面腐蚀时，仅需要腐蚀较浅的槽深(优选的为5～10微米的槽深)，便能达到产品所需要的击穿电压，由于台面槽很浅，台面腐蚀时，横向腐蚀也必然很少，这样多余的部分用来制作阴极，阴极面积得以提高，从而有效的提高了晶闸管的通态电流。同时，由于较浅的台面槽，由于热膨胀系数不一致引起的应力得到极大的降低，从而很好的解决了台面晶闸管容易翘片的问题、碎片问题，而且由于芯片不翘曲，后面的加工工艺将变得非常容易得到很好的控制，从而有效的改善了台面晶闸管表面不良，提高了可靠性。
附图说明
图1为背景技术中台面晶闸管的结构示意图。
图2为本发明的台面晶闸管的结构示意图。
具体实施方式
下面结合实施例对本发明作进一步说明，但本发明的保护范围不限于此：
结合图2，本发明的台面晶闸管包括芯片(优选的实施例中为硅片)，该芯片上形成有阴极3、门极6和阳极7，在该芯片依次形成有基区2，其次形成有阴极区3，其次形成台面槽1及玻璃钝化层，阴极区3、基区2和阳极7上形成有引线孔，该引线孔分别对准阴极区3、基区2和阳极7，该引线孔中填充有铝电极。
如图2所示，优选地，台面槽槽深比基区结深浅，且台面槽与基区形成近视直角的夹角。
本发明是将台面槽1的槽深减少到低于基区2结深的结构，避免了普通晶闸管的较深的台面槽深，减少了台面槽1的横向腐蚀，提高了阴极区3的面积，使产品能够承受交大的电流；增大了基区2与台面槽1之间的夹角，使得较浅的槽深就能得到较高的击穿电压；减小了芯片的不同结构的应力，改善了芯片的翘曲度。
在此需要特别说明的是，图2中显示的浅台面共用槽结构仅是为说明而例举的一种具体结构形式，在实际应用过程中，并不局限于图2中显示的具体细节，其只要是选择性的制作基区，配合以台面槽的台面结构的晶体管，均属于本发明的技术构思。
以下以图2中的台面晶闸管为例，来说明浅台面共用槽结构的晶闸管的制作步骤，其主要包括以下步骤：
第一，在芯片热生长形成氧化层，用光刻技术对氧化层进行第一次光刻腐蚀，称为开一次基区，其一次基区正面的面积为400*400μm2，背面采用全部扩散，通过离子注入等方法，扩散形成图2中2所示的基区。
第二，在第一次基区的基础上，用光刻技术对氧化层进行第二次光刻腐蚀，称为开二次阴极区，其二次阴极区的面积为280*280μm2，形成图2中所示的3所示的阴极区。
第三，用光刻技术对氧化层进行第三次光刻腐蚀，称为开台面槽，通过台面腐蚀的方法，形成5～10微米的台面槽深，通过玻璃钝化填充，形成图2中的1所示的台面部分。
第四，用光刻技术对氧化层进行第四次光刻腐蚀，称为开引线孔。
第五，用蒸发台蒸额定厚度的铝膜，即铝电极。
第六，用常规光刻的方法将不需要铝覆盖处的铝去除掉，保留电极孔处的铝电极。
也就是说，本发明可以通过选择性制造基区，降低台面共用槽的深度，明显改变台面槽与基区的夹角。
由上描述可见，本发明的晶闸管采用台面共用槽，由于台面槽与基区近视直角，台面槽仅需要很浅就可以达到较高的击穿电压，浅的台面槽就造成很少的横向腐蚀，阴极区就能保证有更大的面积，从而提高了芯片的通态电流，同时，浅台面共用槽很好的解决了台面晶闸管的翘片问题，目前此设计经过验证已完全达到了设计的要求。
在上述具体实施方式中所描述的各个具体技术特征，可以通过任何合适的方式进行任意组合，其同样落入本发明所公开的范围之内。同时，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。此外，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。本发明的保护范围由权利要求限定。
Claims (5)
1.一种台面晶闸管，包括芯片、台面槽(1)、基区(2)以及表面氧化层(5)，所述基区(2)形成在芯片上，在基区(2)上形成有阳极(7)、阴极(4)和门极(6)，所述表面氧化层(5)上形成有引线孔，所述引线孔分别对准所述的阴极(4)和门极(6)并填充有铝电极，其特征在于：台面槽(1)的槽深低于基区(2)的结深，且所述台面槽(1)与基区(2)形成的夹角近直角。
2.根据权利要求1所述的一种台面晶闸管，其特征在于所述芯片为硅片。
3.一种台面晶闸管的制备方法，其特征在于包括以下步骤：
1)在芯片上生长形成氧化层，用光刻技术对氧化层进行第一次光刻腐蚀，称为开一次基区，一次基区背面采用全部扩散；
2)在步骤1)的基础上，用光刻技术对氧化层进行第二次光刻腐蚀，称为开二次阴极区；
3)在步骤2)的基础上，用光刻技术对氧化层进行第三次光刻腐蚀，称为开台面槽，通过台面腐蚀的方法形成台面槽，所述台面槽的槽深低于基区的结深，且台面槽与基区形成近直角的夹角。
4.根据权利要求3所述的一种台面晶闸管的制备方法，其特征在于步骤1)中，一次基区背面进行全部扩散时，扩散采用离子注入方法。
5.根据权利要求3所述的一种台面晶闸管的制备方法，其特征在于基区结深为45微米，台面槽的槽深为5～10微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510331041.3A CN104900692A (zh) | 2015-06-15 | 2015-06-15 | 一种台面晶闸管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510331041.3A CN104900692A (zh) | 2015-06-15 | 2015-06-15 | 一种台面晶闸管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104900692A true CN104900692A (zh) | 2015-09-09 |
Family
ID=54033240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510331041.3A Pending CN104900692A (zh) | 2015-06-15 | 2015-06-15 | 一种台面晶闸管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104900692A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742160A (zh) * | 2019-03-13 | 2019-05-10 | 捷捷半导体有限公司 | 浅沟槽高压gpp芯片及其制备方法 |
| CN112003484A (zh) * | 2020-08-21 | 2020-11-27 | 中国科学院合肥物质科学研究院 | 一种多个晶闸管变流器并联的最大输出电流计算方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2745300A1 (de) * | 1976-10-08 | 1978-04-13 | Hitachi Ltd | Mesa-halbleiterbauelement |
| JPS5679434A (en) * | 1979-11-30 | 1981-06-30 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
| CN1199930A (zh) * | 1997-05-19 | 1998-11-25 | 松下电子工业株式会社 | 半导体器件及其制造方法 |
| JP2000164851A (ja) * | 1998-11-26 | 2000-06-16 | Rohm Co Ltd | メサ型半導体装置 |
| CN103730487A (zh) * | 2013-12-16 | 2014-04-16 | 启东吉莱电子有限公司 | 一种提高正向耐压的可控硅台面结构及其制造工艺 |
| CN204680674U (zh) * | 2015-06-15 | 2015-09-30 | 江苏东晨电子科技有限公司 | 一种台面晶闸管 |
-
2015
- 2015-06-15 CN CN201510331041.3A patent/CN104900692A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2745300A1 (de) * | 1976-10-08 | 1978-04-13 | Hitachi Ltd | Mesa-halbleiterbauelement |
| JPS5679434A (en) * | 1979-11-30 | 1981-06-30 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
| CN1199930A (zh) * | 1997-05-19 | 1998-11-25 | 松下电子工业株式会社 | 半导体器件及其制造方法 |
| JP2000164851A (ja) * | 1998-11-26 | 2000-06-16 | Rohm Co Ltd | メサ型半導体装置 |
| CN103730487A (zh) * | 2013-12-16 | 2014-04-16 | 启东吉莱电子有限公司 | 一种提高正向耐压的可控硅台面结构及其制造工艺 |
| CN204680674U (zh) * | 2015-06-15 | 2015-09-30 | 江苏东晨电子科技有限公司 | 一种台面晶闸管 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742160A (zh) * | 2019-03-13 | 2019-05-10 | 捷捷半导体有限公司 | 浅沟槽高压gpp芯片及其制备方法 |
| CN109742160B (zh) * | 2019-03-13 | 2023-03-28 | 捷捷半导体有限公司 | 浅沟槽高压gpp芯片及其制备方法 |
| CN112003484A (zh) * | 2020-08-21 | 2020-11-27 | 中国科学院合肥物质科学研究院 | 一种多个晶闸管变流器并联的最大输出电流计算方法 |
| CN112003484B (zh) * | 2020-08-21 | 2021-11-19 | 中国科学院合肥物质科学研究院 | 一种多个晶闸管变流器并联的最大输出电流计算方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104393034B (zh) | 一种mos栅控晶闸管的制造方法 | |
| CN103489910B (zh) | 一种功率半导体器件及其制造方法 | |
| CN102254828A (zh) | 具有反向快速恢复特性的超结结构半导体器件制造方法 | |
| CN104576347A (zh) | Igbt背面金属化的改善方法 | |
| CN103811560A (zh) | 钳位二极管及其版图结构和其制造方法 | |
| CN104900692A (zh) | 一种台面晶闸管及其制备方法 | |
| CN104425259A (zh) | 反向导通绝缘栅双极型晶体管制造方法 | |
| EP2897159A1 (en) | High-voltage super-junction igbt manufacturing method | |
| CN204680674U (zh) | 一种台面晶闸管 | |
| CN104576345B (zh) | 功率器件中斜坡场板结构的制备方法 | |
| CN103367398B (zh) | 终端保护环及其制造方法 | |
| CN109671771B (zh) | Igbt芯片的背面结构、igbt芯片结构及制备方法 | |
| CN204243050U (zh) | 一种快恢复二极管 | |
| CN105720107A (zh) | 一种快恢复二极管及其制造方法 | |
| CN103730487B (zh) | 一种提高正向耐压的可控硅台面结构及其制造工艺 | |
| CN107768250B (zh) | 制备功率半导体器件的方法和功率半导体器件 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| WO2018014792A1 (zh) | 钝化层制造方法及高压半导体功率器件、正面电极 | |
| CN205582943U (zh) | 一种集成保护台面晶闸管 | |
| CN103578959B (zh) | 一种fs-igbt器件阳极的制造方法 | |
| CN207250522U (zh) | 一种逆向阻断型igbt | |
| CN105097908A (zh) | 一种超高速脉冲晶闸管及其制造方法 | |
| CN207233740U (zh) | 一种具有沟道截止环的可控硅 | |
| CN207217543U (zh) | 新型阳极短路型igbt | |
| CN202167494U (zh) | 台面工艺可控硅芯片结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150909 |
|
| RJ01 | Rejection of invention patent application after publication |