CN104393034B - 一种mos栅控晶闸管的制造方法 - Google Patents
一种mos栅控晶闸管的制造方法 Download PDFInfo
- Publication number
- CN104393034B CN104393034B CN201410685885.3A CN201410685885A CN104393034B CN 104393034 B CN104393034 B CN 104393034B CN 201410685885 A CN201410685885 A CN 201410685885A CN 104393034 B CN104393034 B CN 104393034B
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- type
- source region
- region
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 90
- 239000012535 impurity Substances 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 4
- 108091006146 Channels Proteins 0.000 abstract 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 abstract 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000001413 cellular effect Effects 0.000 description 7
- 238000010276 construction Methods 0.000 description 7
- 230000012447 hatching Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明涉及半导体技术，特别涉及一种MOS栅控晶闸管及其制造方法。本发明将器件阴极改进为P型半导体基区和N型半导体源区组成的P‑N结两层结构，相对于常规MGT阴极P‑N‑P三层结构，本发明的阴极P‑N结两层结构使用两重扩散工艺，制作简单，兼容于IGBT制造工艺；器件栅下沟道为具有常关特性的N型沟道，关断时不需要额外加负电压，降低了系统复杂性，增加了系统的可靠性。本发明尤其适用于MOS栅控晶闸管及其制造。
Description
技术领域
本发明涉及半导体技术，特别涉及一种MOS栅控晶闸管及其制造方法。
背景技术
功率半导体器件作为开关器件，可以应用于电力电子和功率脉冲领域。MOS栅控晶闸管(MOS-Gate Thyristors，简称MGTs)是功率半导体器件中的一个新兴家族，它兼有晶闸管低导通压降、电压容量大和MOS器件的高输入阻抗及关断方便等优点，具有大电流密度、低开态损耗和大开关速度等优良性能，非常适合应用在功率脉冲领域。自MGT问世以来，其相关产品在功率脉冲领域获得了广泛的应用。然而MGT器件也存在着一些缺点，以典型的MGT结构，MOS控制晶闸管(MOS-Control Thyristor，简称MCT)为例：MCT为常开型器件，在器件关断时需要在栅上提供负压，这增加了系统的复杂性，也降低了系统可靠性；另外器件的三重扩散的制作工艺增加了制作难度，降低了成品率，增加了成本。MGT器件常开特性和复杂的制造工艺极大的限制了其在脉冲功率领域的商业化。
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称：IGBT)是广泛应用于电力电子领域的器件，这是一种常关型器件，结构简单，制造工艺成熟可靠。但是IGBT存在开关速度和导通压降的折中关系(为了避免过高的开关损耗限制少子注入)，这就导致了大电流密度下器件具有过高的正向压降限制了大电流能力。另外IGBT在大电流下具有电流饱和能力，限制了其峰值电流的大小。虽然IGBT制造工艺成熟，但是由于其电流饱和特性使得它在功率脉冲领域应用有限。
发明内容
本发明的目的，就是针对目前常规MGT制作工艺复杂和常开型器件特性导致的系统可靠性下降的问题，提出一种MOS栅控晶闸管及其制造方法。
本发明的技术方案：一种MOS栅控晶闸管，其元胞结构包括由阳极9和位于阳极9顶部的阳极区5构成的阳极结构、位于阳极结构顶部的漂移区4和分别位于漂移区4顶部两侧的栅极结构与阴极结构；栅极结构由位于漂移区4顶部一侧的栅氧化层6和位于栅氧化层6顶部的栅极7构成；其特征在于，所述阴极结构包括具有凸起结构的P型半导体基区3、N型半导体源区1和阴极金属8；所述P型半导体基区3设置在漂移区4顶部的另一侧；所述N型 半导体源区1设置在P型半导体基区3上，其上表面与阴极金属8连接；所述P型半导体基区3的凸起结构穿过N型半导体源区1与阴极金属8连接。
本发明的主要方案，P型半导体基区具有穿过N性半导体源区与阴极金属连接的凸起结构，实现与阴极金属局部接触形成阴极短路结构，让器件进入晶闸管模式获得大电流能力和高的电流上升率。
其中，所述凸起结构与P型半导体基区3可设置为相互独立的；所述凸起结构为P型半导体区2，其底部与P型半导体基区3连接。
本方案所提出的凸起结构为注入的P型半导体与P型半导体基区连接后形成，可根据实际需要改变注入剂量和位置，具有较大的灵活性。
一种MOS栅控晶闸管的制造方法，其特征在于，包括以下步骤：
第一步：采用衬底硅片制作结终端，形成N型半导体漂移区4；
第二步：在N型半导体漂移区4上表面的一端通过热氧生成栅氧化层6，在栅氧化层6表面淀积多晶硅/栅金属再刻蚀形成栅极7；
第三步：在N型半导体漂移区4上表面的另一端注入P型杂质并推结形成P型半导体基区3；
第四步：在P型半导体基区3中注入N型杂质形成N型半导体源区1；在P型半导体基区3上制作穿过N型半导体源区1的P型半导体凸起结构；
第五步：在器件上表面淀积BPSG绝缘介质层，刻蚀欧姆接触孔；
第六步：在N型半导体源区1上表面淀积金属，形成阴极金属8；阴极金属8的底部与P型半导体基区3上的凸起结构连接；
第七步：淀积钝化层；
第八步：对N型半导体漂移区4下表面进行减薄、抛光处理，注入P型杂质并进行离子激活，形成阳极区5；
第九步：背金，在阳极区5底部形成阳极9。
具体的，第四步中所述在P型半导体基区3上制作穿过N型半导体源区1的P型半导体 凸起结构的方法为：
在P型半导体基区3中注入N型杂质形成N型半导体源区1时采用的掩膜板具有遮蔽区域，使被遮蔽部分的P型半导体基区3未被N型杂质注入，形成具有凸起结构的P型半导体基区3。
本方案提出了将P型半导体基区制作为具有凸起结构的方法。
具体的，第四步中所述在P型半导体基区3上制作穿过N型半导体源区1的P型半导体凸起结构的方法为：
在P型半导体基区3中注入N型杂质形成N型半导体源区1后，继续在N型半导体源区1中注入P型杂质形成P型半导体区2；所述P型半导体区2的底部与P型半导体基区3连接，形成凸起结构。
本方案提出了通过注入P型半导体杂质与P型半导体基区连接形成凸起结构的方法。
本发明的有益效果为，提供了一种兼容于IGBT制造工艺的具有高的峰值电流和电流上升率的常关型MOS栅控晶闸管，解决了MGT制造工艺困难，生产成本过高的问题；改变了常规MGT常开型器件特性，解决了常开型MGT器件关断时提供负压导致系统复杂，可靠性下降的问题。
附图说明
图1是常规MCT元胞结构示意图；
图2是常规IGBT元胞结构示意图；
图3是本发明的MOS栅控晶闸管平面型栅元胞结构示意图；
图4是本发明的MOS栅控晶闸管沟槽型栅元胞结构示意图；
图5是本发明的另一种MOS栅控晶闸管平面型栅元胞结构示意图；
图6是本发明的另一种MOS栅控晶闸管沟槽型栅元胞结构示意图；
图7是本发明MOS栅控晶闸管制作N型半导体源区1示意图；
图8是本发明MGT等效电路示意图；
图9是常规IGBT、常规MCT和本发明MOS栅控晶闸管阻断特性曲线示意图；
图10例MOS栅控晶闸管开启前空穴运动矢量图；
图11例MOS栅控晶闸管开启后空穴运动矢量图；
图12本发明MOS栅控晶闸管(不同电流通路长度下)、常规IGBT及MCT导通特性曲线示意图；
图13测试本例MOS栅控晶闸管电容放电特性曲线的测试电路图；
图14本例MOS栅控晶闸管和常规IGBT电容放电特性曲线示意图；
图15本发明MOS栅控晶闸管一种长条形元胞版图示意图；
图16本发明MOS栅控晶闸管一种方形元胞版图示意图；
图17本发明MOS栅控晶闸管一种六角形元胞版图示意图；
图18沿图11/12/13剖面线1的剖面示意图；
图19沿图11/12/13剖面线2的剖面示意图。
具体实施方式
下面结合附图对本发明进行详细的描述
本发明提供的MOS栅控晶闸管，其特点是栅极结构和阳极结构与现有IGBT各种栅极和阳极结构类似，平面型栅结构元胞如图3和图5所示，沟槽型栅结构元胞如图4和图6所示；P型基区3上具有穿过N型半导体源区1的凸起结构与阴极金属8局部接触形成阴极短路结构。常规IGBT，如图2所示，P型基区3通过P+区域10和阴极金属8全部接触，在IGBT导通时直接抽取漂移区空穴以抑制寄生晶闸管开启，保证IGBT工作于晶体管模式。本发明的局部接触阴极短路结构能让器件进入晶闸管模式获得大电流能力和高的电流上升率；在制作N型半导体源区1时，可通过版图形成穿过N型半导体源区1的部分P型半导体基区3，制作过程如图7所示，不透光区域下的P型半导体基区3未被注入N型半导体杂质，从而形成穿过N型半导体源区1的凸起结构，与阴极金属8连接。
本发明提供的MOS栅控晶闸管，其工作原理如下：
在图3中所示的元胞结构中，当阳极加正电压，阴极和栅极接零电位时，漂移区4和P 型基区3之间的P-N结反偏，产生的PN结反向漏电流流经P型基区3被P型区域2抽取，并在P型基区3上产生一个横向压降，此PN结反向漏电流很小，在P型基区3上产生的横向压降远小于n+源区1和P型基区3构成的PN结势垒电压，不足以开启PNPN晶闸管结构。此时器件耐压效果和常规IGBT相当，如图7所示。
将图3中的栅极7加正电位使栅下沟道导通，阴极加零电位，阳极加正压。此时n+源区1产生的电子经栅下沟道流入漂移区4为由P型基区3、漂移区4和阳极5构成的PNP晶体管提供基极驱动电流，PNP晶体管开启。此PNP晶体管集电极电流(空穴电流)流经P型基区3而被P型区域2抽取，如图8所示。P型基区3通过P型区域2与阴极金属8局部接触，空穴电流在P型基区3内形成电流通路并产生一个横向压降。常规IGBT的P型基区3通过P+区域10与阴极金属8全部接触，PNP晶体管空穴电流直接被阴极抽走，在P型基区3内不形成横向电流通路，PNPN晶闸管不能开启。随着阳极电压升高，电流通路上产生的横向压降增大，当横向压降高于n+源区1和P型基区3构成的PN结势垒电压时，PN结部分被开启，使得电流急剧增大，PN结区域逐渐被开启，器件进入PNPN晶闸管模式，获得大电流能力和高的电流上升率，如图9所示。不同电流通路长度L对晶闸管开启电压影响可由图10表示。
本发明提供的MOS栅控晶闸管，以图3所示的平面型栅元胞结构为例，其制造步骤如下：
第一步：采用衬底硅片制作结终端，形成N型半导体漂移区4；
第二步：在N型半导体漂移区4上表面的一端通过热氧生成栅氧化层6，在栅氧化层6表面淀积多晶硅/栅金属再刻蚀形成栅极7；
第三步：在N型半导体漂移区4上表面的另一端注入P型杂质并推结形成P型半导体基区3；
第四步：在P型半导体基区3中注入N型杂质形成N型半导体源区1，在注入N型杂质时在P型基区3上光刻有遮蔽区域，遮蔽区域的P型基区3未被注入N型杂质，在形成N型半导体源区1的同时使P型半导体基区形成凸起结构；
第五步：在器件上表面淀积BPSG绝缘介质层，刻蚀欧姆接触孔；
第六步：在N型半导体源区1上表面淀积金属，形成阴极金属8；P型半导体区域2的顶部与阴极金属8的底部连接；
第七步：淀积钝化层；
第八步：对N型半导体漂移区4下表面进行减薄、抛光处理，注入P型杂质并进行离子激活，形成阳极区5；
第九步：背金，在阳极区5底部形成阳极9。
值得说明的是，当制作如图5所示的注入P型杂质在P型半导体基区上形成凸起结构的平面型元胞结构器件时，上述制造步骤第四步中在P型基区整个表面注入N型杂质形成N型半导体源区1，然后在N型半导体源区1中注入P型杂质形成P型半导体区2，P型半导体区2与P型基区连接，从而使P型基区形成凸起结构。
以耐压1400V的MCT和本例MOS栅控晶闸管进行仿真比较，表现出本发明相对于广泛使用于功率脉冲领域的常规MCT器件的性能改进。如图7所示，在栅压等于0V时，本例常关型MOS栅晶闸管具有1500V以上的耐压。而常规MCT在栅压等于0V时，只有0.4V左右的耐压。只有当在栅上加-10V的电压时，常规MCT才与本例常关型MOS栅控晶闸管的阻断特性相当，如图7所示。而在开启器件时，如图10所示，本例MOS栅控晶闸管在阳极电压逐渐增加的过程中有一段负阻区，这是由于P型基区3和n+源区1构成的PN结逐渐开启导致的，而常规MCT无此效应。本发明常开型MOS栅晶闸管在通过负阻区后与常规MCT有着相似的导通特性。
以耐压1400V的常规IGBT和本发明的MOS栅控晶闸管为例进行仿真比较，展现本发明相对于常规IGBT在功率脉冲领域的性能优势。本发明常关型MOS栅控晶闸管在导通状态下处于晶闸管模式，其峰值电流远远高于常规IGBT。测试电路图如图11所示，电源电压为1000V，电容C为0.2μF，电感L为5nH，栅电阻Rg为4.7Ω。在器件有源区面积为1cm2时，可以看到，本发明常关型MOS栅控晶闸管的峰值电流为4500A，电流上升率为1.1×105A/μs。常规IGBT其峰值电流只有300A上下，电流上升率为2.1×103A/μs。可以看到本发明MOS栅控晶闸管峰值电流为常规IGBT的十几倍，电流上升率为常规IGBT的几十倍，如图12所示。大的峰值电流以及高的电流上升率((di)/dt)都能更好地满足脉冲功率应用领域的需求。
本发明MOS栅控晶闸管元胞版图示意图如图13、图4和图15所示，其中图13为长条形元胞版图，图14为正方形元胞版图，图15为六角形元胞版图。图16为按图13/14/15剖面线1的剖面示意图，图17为按图13/14/15剖面线2的剖面示意图。其中，P-Well边界是指考虑横向扩散以后的P-Well实际边界，P-Well窗口则与n+窗口相同。
Claims (1)
1.一种MOS栅控晶闸管的制造方法，其特征在于，包括以下步骤：
第一步：采用衬底硅片制作结终端，形成N型半导体漂移区(4)；
第二步：在N型半导体漂移区(4)上表面的一端通过热氧生成栅氧化层(6)，在栅氧化层(6)表面淀积多晶硅/栅金属再刻蚀形成栅极(7)；
第三步：在N型半导体漂移区(4)上表面的另一端注入P型杂质并推结形成P型半导体基区(3)；
第四步：在P型半导体基区(3)中注入N型杂质形成N型半导体源区(1)；在P型半导体基区(3)上制作穿过N型半导体源区(1)的P型半导体凸起结构；所述在P型半导体基区(3)上制作穿过N型半导体源区(1)的P型半导体凸起结构的方法为：
在P型半导体基区(3)中注入N型杂质形成N型半导体源区(1)后，继续在N型半导体源区(1)中注入P型杂质形成P型半导体区(2)；所述P型半导体区(2)的底部与P型半导体基区(3)连接，形成凸起结构；
第五步：在器件上表面淀积BPSG绝缘介质层，刻蚀欧姆接触孔；
第六步：在N型半导体源区(1)上表面淀积金属，形成阴极金属(8)；阴极金属(8)的底部与N型半导体源区(1)和凸起结构连接；
第七步：淀积钝化层；
第八步：对N型半导体漂移区(4)下表面进行减薄、抛光处理，注入P型杂质并进行离子激活，形成阳极区(5)；
第九步：背金，在阳极区(5)底部形成阳极(9)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410685885.3A CN104393034B (zh) | 2014-11-25 | 2014-11-25 | 一种mos栅控晶闸管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410685885.3A CN104393034B (zh) | 2014-11-25 | 2014-11-25 | 一种mos栅控晶闸管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104393034A CN104393034A (zh) | 2015-03-04 |
| CN104393034B true CN104393034B (zh) | 2017-11-14 |
Family
ID=52610907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410685885.3A Active CN104393034B (zh) | 2014-11-25 | 2014-11-25 | 一种mos栅控晶闸管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104393034B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105529370A (zh) * | 2015-11-30 | 2016-04-27 | 电子科技大学 | 一种mos触发负阻二极管及其制造方法 |
| CN107564959B (zh) * | 2017-08-30 | 2020-10-27 | 电子科技大学 | 一种mos栅控晶闸管及其制作方法 |
| CN107644904A (zh) * | 2017-09-11 | 2018-01-30 | 电子科技大学 | 一种mos栅控晶闸管及其制作方法 |
| CN108054207A (zh) * | 2017-12-11 | 2018-05-18 | 电子科技大学 | 一种双沟道mos栅控晶闸管及其制造方法 |
| CN108767007B (zh) * | 2018-06-04 | 2021-01-22 | 电子科技大学 | 一种具有挖槽埋氧电流阻挡层的光控晶闸管 |
| CN109309086A (zh) * | 2018-08-24 | 2019-02-05 | 电子科技大学 | 一种阴极短路栅控晶闸管版图设计方法 |
| CN110379853B (zh) * | 2019-07-12 | 2020-11-27 | 电子科技大学 | 一种mos控制晶闸管 |
| CN110896102B (zh) * | 2019-11-04 | 2021-03-30 | 西安电子科技大学 | 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法 |
| CN112382568B (zh) * | 2020-10-26 | 2023-10-10 | 西安理工大学 | 一种mos控制晶闸管的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0118007A2 (en) * | 1983-02-04 | 1984-09-12 | General Electric Company | Electrical circuit comprising a hybrid power switching semiconductor device including an SCR structure |
| US5796124A (en) * | 1992-10-08 | 1998-08-18 | Kabushiki Kaisha Toshiba | MOS gate controlled thyristor |
| CN102779848A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有深能级掺杂元素漂移区的晶闸管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9082648B2 (en) * | 2013-02-27 | 2015-07-14 | Pakal Technologies Llc | Vertical insulated-gate turn-off device having a planar gate |
-
2014
- 2014-11-25 CN CN201410685885.3A patent/CN104393034B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0118007A2 (en) * | 1983-02-04 | 1984-09-12 | General Electric Company | Electrical circuit comprising a hybrid power switching semiconductor device including an SCR structure |
| US5796124A (en) * | 1992-10-08 | 1998-08-18 | Kabushiki Kaisha Toshiba | MOS gate controlled thyristor |
| CN102779848A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有深能级掺杂元素漂移区的晶闸管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104393034A (zh) | 2015-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104393034B (zh) | 一种mos栅控晶闸管的制造方法 | |
| CN110190113B (zh) | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 | |
| CN105679819B (zh) | 一种逆导型mos栅控晶闸管及其制作方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN104051547A (zh) | 一种高压快速软恢复二极管及其制备方法 | |
| CN105789290A (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| CN109065607A (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN106098762A (zh) | 一种rc‑igbt器件及其制备方法 | |
| CN114823911A (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN105047705A (zh) | 一种电子注入增强型的高压igbt及其制造方法 | |
| CN106129110A (zh) | 一种双通道rc‑igbt器件及其制备方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN104022149B (zh) | 一种集成反向pin管的mos场控晶闸管及其制备方法 | |
| CN105529370A (zh) | 一种mos触发负阻二极管及其制造方法 | |
| CN106067481A (zh) | 一种双通道rc‑igbt器件及其制备方法 | |
| CN105047704A (zh) | 一种具有连通型存储层的高压igbt及其制造方法 | |
| CN109065608A (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN117116937A (zh) | 一种rc-igbt器件结构及制备方法 | |
| CN208608203U (zh) | 一种高浪涌电流能力碳化硅二极管 | |
| CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 | |
| CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
| CN107527952B (zh) | 一种Nano-Fin栅结构的混合阳极二极管 | |
| WO2023093132A1 (zh) | Iegt结构及其制作方法 | |
| WO2019242101A1 (zh) | 氧化镓垂直结构半导体电子器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |