CN104022149B - 一种集成反向pin管的mos场控晶闸管及其制备方法 - Google Patents
一种集成反向pin管的mos场控晶闸管及其制备方法 Download PDFInfo
- Publication number
- CN104022149B CN104022149B CN201410275726.6A CN201410275726A CN104022149B CN 104022149 B CN104022149 B CN 104022149B CN 201410275726 A CN201410275726 A CN 201410275726A CN 104022149 B CN104022149 B CN 104022149B
- Authority
- CN
- China
- Prior art keywords
- type
- source region
- type base
- mct
- anode region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000005516 engineering process Methods 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 5
- 238000010276 construction Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000009514 concussion Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明涉及半导体技术，具体说的是涉及一种通过消除反向过冲电压来提升器件可靠性的MOS场控晶闸管。本发明的MOS场控晶闸管，在P型基区(5)上层设置有P型源区(1)，P型源区(1)与N型基区(4)连接并位于N型基区(4)远离栅极(11)的一侧；N型衬底(6)下层设置有N型阳极区(8)，N型阳极区(8)与P型阳极区(7)连接并与P型源区(1)位于同一侧；其中，P型源区(1)与N型阳极区(8)及其之间的P型基区(5)和N型衬底(6)构成反向PIN管。本发明的有益效果为，提供了具有更大反向电流能力的MCT器件，解决了常规MCT在脉冲放电过程中会遇到大的反向过冲电压问题。本发明尤其适用于MOS场控晶闸管。
Description
技术领域
本发明涉及半导体技术，具体的说是涉及一种单片集成反向PIN管的MOS场控晶闸管及制备方法。
背景技术
在脉冲功率系统中，脉冲功率开关是极为关键的一个环节。在一个脉冲功率系统中，通常是开关的性能限制了系统的性能，诸如峰值功率或重复频率等。而半导体功率器件有着损耗低、重复频率高、体积小、成本低等优点。而这些都是闸流管、引燃管、火花隙开关等传统开关所不具备的。所以，近年来半导体功率器件作为脉冲功率开关得到了深入的研究和广泛的应用。其中，MOS场控晶闸管(MOSControlledThyristor，简称：MCT)，这种半导体功率器件在脉冲功率应用中受到广泛关注。由于MCT在阴极附近和阳极附近都有电导调制作用，使其在高压大功率领域具有更小的正向压降。更为重要的是，MCT是通过控制晶闸管来进行工作，没有电流饱和特性，具有更大的峰值电流和更大的电流上升速率。基于这些优点，MCT在脉冲功率应用中占有难以替代的位置。
而功率半导体器件的可靠性一直是衡量器件好坏的其中一个重要指标。在脉冲功率系统中，开关器件要经历大的电流脉冲震荡过程。常规MCT由于有P型的阳极区和N型的阴极区，主要由P型阳极区7和N型衬底6承受反向耐压，没有反向导通通道。在大电流的脉冲震荡过程中，常规MCT的反向电流过程是完全依靠对衬底的载流子进行抽取完成的。而在实际制造中，背面工艺水平常常限制了阳极掺杂浓度，影响了电导调制。衬底的载流子浓度限制了其反向电流能力，使得反向的高电压不能快速地泄放。这就导致了一个很高的反向过冲电压的产生。这个反向过冲电压很可能使器件击穿，甚至烧毁，极大地影响了器件的可靠性。更为严重的是，如果阳极激活率严重不足，会导致在反向电流过程中衬底的载流子抽取完时都没有完成反向电流过程。这会导致器件一直处于一个反向偏压的状态，而这个电压只能依靠漏电流缓慢下降。这样一个电压长时间钳制的过程，既影响了器件正常工作，又使器件可靠性得不到保证。
MCT存在的另一个问题是，MCT由于其是常开器件，需要在栅极施加负电压才能使之承受高耐压。这增加了系统的复杂性，也给系统安全带来了隐患。本发明就是基于以上两点不足，在常规MCT上进行改进。
发明内容
本发明所要解决的，就是在常规MCT结构基础上，提出一种具有消除负向过冲电压功能的MCT，以解决常规MCT在脉冲放电过程中遇到的高的反向过冲电压问题，提高其可靠性，并且使其具有常关功能。
本发明解决上述技术问题所采用的技术方案是：一种集成反向PIN管的MOS场控晶闸管，包括N型衬底6、设置在N型衬底6上层的P型基区5和N型衬底6下层的P型阳极区7；所述P型基区5上层设置有N型基区4；所述N型基区4上层设置有相互独立的P型阴极区3和N型源区2，其中P型阴极区3位于靠近器件栅极一侧；在N型衬底6的上表面、N型衬底6与N型基区4之间的P型基区5上表面、P型基区5与P型阴极区3之间的N型基区4上表面设置有栅氧化层10；栅氧化层10的上表面设置有栅极11；其特征在于，P型基区5上层设置有P型源区1，P型源区1与N型基区4连接并位于N型基区4远离栅极11的一侧；N型衬底6下层设置有N型阳极区8，N型阳极区8与P型阳极区7连接并与P型源区1位于同一侧；其中，P型源区1与N型阳极区8及其之间的P型基区5和N型衬底6构成反向PIN管；N型阳极区8与P型阳极区7下表面设置有阳极金属12；P型源区1和N型源区2上表面设置有阴极金属9；其中，所述N型基区4宽度为20～100μm，所述P型源区宽度1为1～5μm，掺杂浓度为1X1018～1X1019cm-2，所述P型基区5的掺杂浓度为1X1013～8X1013cm-2，所述N型阳极区8宽度为10～50μm。
本发明总的技术方案，通过P型源区1、P型基区5、N型衬底66和N型阳极区8组成了器件内部的一个反向的PIN晶体管，为器件提供了大的反向导通能力，发射极宽度是常规MCT的几倍到十几倍。
具体的，所述的N型源区宽度为42μm，所述P型基区的掺杂浓度为5.32×1013cm-2。
一种集成反向PIN管的MOS场控晶闸管的制备方法，其特征在于，包括以下步骤：
第一步：制备N型衬底6；
第二步：采用离子注入和高温扩散推结工艺，在N型衬底6上层形成P型基区5；
第三步：在N型衬底6和部分P型基区5的上表面生长二氧化硅，形成栅氧化层10，在栅氧化层10上表面淀积N型导电多晶硅形成栅极11；
第四步：采用离子注入和高温扩散推结工艺，在P型基区5上层形成N型基区4；所述N型基区4的宽度为20～100μm；
第五步：采用离子注入工艺，在P型基区5上层形成P型源区1；所述P型源区1与N型基区4连接并位于N型基区4远离栅极11的一侧；
第六步：采用离子注入工艺，在N型基区4上层分别形成相互独立的P型阴极区3和N型源区2，其中P型阴极区3位于靠近栅极11的一侧；
第七步：在P型源区1、N型源区2和P型阴极区3上表面淀积金属层，形成阴极金属9；
第八步：采用离子注入工艺，在N型衬底6下层分别形成P型阳极区7和N型阳极区8，其中，N型阳极区8与P型阳极区7连接并与P型源区1位于同一侧；
第九步：在N型阳极区8与P型阳极区7下表面淀积金属层，形成阳极金属12。
本发明的有益效果为，提供了一种单片集成反向PIN管的MCT器件，解决了常规MCT在脉冲放电过程中遇到过高的反向过冲电压问题,提高了器件可靠性。同时本发明具有常规MCT所不具有常关功能，降低了系统的安全隐患。
附图说明
图1是本发明的MOS场控晶闸管的纵向剖面结构示意图；
图2是本发明的MOS场控晶闸管的等效电路图；
图3是常规的MOS场控晶闸管的纵向剖面结构示意图；
图4是常规的MOS场控晶闸管的等效电路图；
图5是常规MCT与本发明MCT阻断特性曲线示意图；
图6是常规MCT与本发明MCT导通特性曲线示意图；
图7是对常规MCT与本发明MCT进行脉冲放电测试的测试电路图；
图8是常规MCT与本发明MCT脉冲放电电流特性曲线示意图；
图9是常规MCT与本发明MCT脉冲放电电压特性曲线示意图；
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
如图1所示，本发明提供的单片集成反向PIN管的MOS场控晶闸管，其特征是在常规MCT制作工艺上通过对其阴极结构和阳极结构进行改进，在内部集成了一个反向的PIN晶体管。其阴极结构远宽于常规MCT，采用更大尺寸的N型源区2，宽度在20μm到100μm之间；并且设置一个P型源区1和N型阴极区，使P型源区1、P型基区5、N型衬底6和N型阳极区8组成一个器件内部的反向PIN管。
本发明提供的MCT，其结构可与现有各种半导体功率器件的衬底结构相结合，组合出具有本发明所述的单片集成反向PIN管的MOS场控晶闸管。
本发明提供的MCT，其工作原理如下：
如图2所示，为本发明的MOS场控晶闸管的等效电路图，在所述的单片集成反向PIN管的MOS场控晶闸管的阳极加正电压，阴极加零电压，栅极加零电压。此时，P型基区5中的空穴迅速被PIN晶体管的P+区域抽走，N型衬底6中的电子通过PIN晶体管的N+区域被阳极抽走。器件处于正向耐压状态。正向耐压只取决于衬底长度和衬底掺杂浓度。
将所述的MCT的栅极的零电压变化为正电压，则栅极下方与栅极相接触的P型基区5中产生一个n型沟道，连通了N型源区2和N型衬底6。此时，阴极开始向衬底中注入电子，衬底中的电子又通过N型阳极区被阳极抽走，器件中形成了电子电流，此时的工作模式类似于VDMOS晶体管。然后，当注入衬底的电子增多时，电子电流相应增大。增大的电子电流使其在阳极区附近产生的横向压降随之增大。该横向压降增大到一定程度时，使集电结从距阳极短路的远端到近端逐渐开启，P型阳极区开始向衬底注入空穴电流。该空穴电流逐渐增大，一段时间后远大于N型阳极区抽走的电子电流。此时，器件的工作模式类似于一个常规的IGBT。空穴电流横向流过P型基区5，并通过P型源区3被阴极抽走。该空穴电流在P型基区5中产生了横向压降。当电流增大，使其产生的横向压降也随之增大。当横向压降高于由P型基区5和N型源区2成的PN结的势垒电压时，该PN结开启。此时，器件内部NPNP晶闸管开启，器件进入MCT模式下的正向导通状态。
在脉冲放电过程中，本发明MCT由于具有一个反向的PIN晶体管，反向放电时电流不完全依赖抽取衬底中的载流子，而可以通过反向PIN晶体管泄放器件反向高压。这样就显著增大了器件的反向电流能力，很好地降低了反向过冲电压。
另一方面，由于本发明MCT可看作是依靠反向PIN晶体管耐压的，在耐压状态下，P型基区中的空穴和N型衬底6中的电子分别被阴极和阳极所抽走。所以其栅上加OV电压也可承受高耐压。而常规MCT需要给栅极加上一个负电压，才能形成P型沟道使P型基区中的空穴被抽走，从而承受耐压。
实施例：
以耐压为1400V的常规结构MCT和本发明提供的MCT为例进行仿真比较，直观地展示出本发明已很好地解决常规MCT在脉冲放电过程中遇到的反向过冲电压较高的问题。用作对照的常规MCT的结构如图3所示，其等效电路图如图4所示。进行脉冲放电性能测试的测试电路如图7所示，电源电压为1000V，电容C为0.2μF，电感L为5nH，栅电阻Rg为4.7Ω。常规MCT和本发明提供的MCT的阳极区浓度均为1×1018cm-2。在脉冲放电进行到反向电流过程的时候，常规MCT由于完全通过内部载流子输运电流，如图8所示，其中，线条中带有空心正方形的为常规MCT，线条中带有空心圆形的为本发明的MCT，可得出常规的MCT器件其反向电流能力较弱，而本发明MCT由于有逆向导通通道，脉冲放电过程可以正常进行。如图9所示，常规结构的MCT有200V左右的反向过冲电压，而本发明的MCT反向过冲电压几乎为零。
同样以耐压为1400V的常规结构MCT和本发明提供的MCT为例进行仿真比较，展示出本发明具有常规MCT所不具有的常关功能。如图5所示，在栅压等于0V时，本发明MCT具有1600V的耐压。而常规MCT在栅压等于0V时，耐压只有0.7V。另一方面，在衬底掺杂浓度和长度均一样的情况下，常规MCT栅压达到-10V时耐压也只有1400V，比本发明MCT可承受的耐压低。这是由于本发明MCT有阳极短路结构，增加了器件的耐压能力。同时，如图6所示，本发明由于开启过程不同，有约为2.5V的转折电压，此后器件正向能力与常规MCT基本相当。
以图1所示的器件结构为例，其制造方法包括以下步骤：
第一步：制备N型衬底6；
第二步：采用离子注入和高温扩散推结工艺，在N型衬底6上层形成P型基区5；
第三步：在N型衬底6和部分P型基区5的上表面生长二氧化硅，形成栅氧化层10，在栅氧化层10上表面淀积N型导电多晶硅形成栅极11；
第四步：采用离子注入和高温扩散推结工艺，在P型基区5上层形成N型基区4；所述N型基区4的宽度为20～100μm；
第五步：采用离子注入工艺，在P型基区5上层形成P型源区1；所述P型源区1与N型基区4连接并位于N型基区4远离栅极11的一侧；
第六步：采用离子注入工艺，在N型基区4上层分别形成相互独立的P型阴极区3和N型源区2，其中P型阴极区3位于靠近栅极11的一侧；
第七步：在P型源区1、N型源区2和P型阴极区3上表面淀积金属层，形成阴极金属9；
第八步：采用离子注入工艺，在N型衬底6下层分别形成P型阳极区7和N型阳极区8，其中，N型阳极区8与P型阳极区7连接并与P型源区1位于同一侧；
第九步：在N型阳极区8与P型阳极区7下表面淀积金属层，形成阳极金属12。
Claims (1)
1.一种集成反向PIN管的MOS场控晶闸管的制备方法，其特征在于，包括以下步骤：
第一步：制备N型衬底(6)；
第二步：采用离子注入和高温扩散推结工艺，在N型衬底(6)上层形成P型基区(5)；
第三步：在N型衬底(6)和部分P型基区(5)的上表面生长二氧化硅，形成栅氧化层(10)，在栅氧化层(10)上表面淀积N型导电多晶硅形成栅极(11)；
第四步：采用离子注入和高温扩散推结工艺，在P型基区(5)上层形成N型基区(4)；所述N型基区(4)的宽度为20～100μm；
第五步：采用离子注入工艺，在P型基区(5)上层形成P型源区(1)；所述P型源区(1)与N型基区(4)连接并位于N型基区(4)远离栅极(11)的一侧；
第六步：采用离子注入工艺，在N型基区(4)上层分别形成相互独立的P型阴极区(3)和N型源区(2)，其中P型阴极区(3)位于靠近栅极(11)的一侧；
第七步：在P型源区(1)、N型源区(2)和P型阴极区(3)上表面淀积金属层，形成阴极金属(9)；
第八步：采用离子注入工艺，在N型衬底(6)下层分别形成P型阳极区(7)和N型阳极区(8)，其中，N型阳极区(8)与P型阳极区(7)连接并与P型源区(1)位于同一侧；
第九步：在N型阳极区(8)与P型阳极区(7)下表面淀积金属层，形成阳极金属(12)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410275726.6A CN104022149B (zh) | 2014-06-19 | 2014-06-19 | 一种集成反向pin管的mos场控晶闸管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410275726.6A CN104022149B (zh) | 2014-06-19 | 2014-06-19 | 一种集成反向pin管的mos场控晶闸管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104022149A CN104022149A (zh) | 2014-09-03 |
| CN104022149B true CN104022149B (zh) | 2016-07-27 |
Family
ID=51438813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410275726.6A Active CN104022149B (zh) | 2014-06-19 | 2014-06-19 | 一种集成反向pin管的mos场控晶闸管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104022149B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108899364A (zh) * | 2018-07-02 | 2018-11-27 | 电子科技大学 | 一种集成肖特基二极管的mos栅控晶闸管及其制备方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304699B (zh) * | 2015-11-09 | 2018-01-09 | 电子科技大学 | 一种功率半导体器件及其制造方法 |
| CN107464838A (zh) * | 2017-08-17 | 2017-12-12 | 电子科技大学 | 一种栅控晶闸管器件 |
| CN109599433A (zh) * | 2018-12-10 | 2019-04-09 | 泉州臻美智能科技有限公司 | 一种金属氧化物半导体关断晶闸管及其制作方法 |
| CN110752257B (zh) * | 2019-10-29 | 2020-11-27 | 电子科技大学 | 一种mos栅控晶闸管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5105244A (en) * | 1989-07-19 | 1992-04-14 | Asea Brown Boveri Ltd. | Gate turn-off power semiconductor component |
| US5430311A (en) * | 1991-09-20 | 1995-07-04 | Hitachi, Ltd. | Constant-voltage diode for over-voltage protection |
| CN102623492A (zh) * | 2012-04-06 | 2012-08-01 | 电子科技大学 | 一种mos场控晶闸管 |
-
2014
- 2014-06-19 CN CN201410275726.6A patent/CN104022149B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5105244A (en) * | 1989-07-19 | 1992-04-14 | Asea Brown Boveri Ltd. | Gate turn-off power semiconductor component |
| US5430311A (en) * | 1991-09-20 | 1995-07-04 | Hitachi, Ltd. | Constant-voltage diode for over-voltage protection |
| CN102623492A (zh) * | 2012-04-06 | 2012-08-01 | 电子科技大学 | 一种mos场控晶闸管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108899364A (zh) * | 2018-07-02 | 2018-11-27 | 电子科技大学 | 一种集成肖特基二极管的mos栅控晶闸管及其制备方法 |
| CN108899364B (zh) * | 2018-07-02 | 2020-06-16 | 电子科技大学 | 一种集成肖特基二极管的mos栅控晶闸管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104022149A (zh) | 2014-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104022149B (zh) | 一种集成反向pin管的mos场控晶闸管及其制备方法 | |
| CN104393034B (zh) | 一种mos栅控晶闸管的制造方法 | |
| CN110190113B (zh) | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 | |
| CN105590960B (zh) | 横向绝缘栅双极型晶体管 | |
| CN109065609B (zh) | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN105185826A (zh) | 一种横向rc-igbt器件 | |
| CN105023943B (zh) | 一种纵向rc‑igbt器件 | |
| CN110504307B (zh) | 一种具有栅控集电极的sa-ligbt器件 | |
| CN105047705A (zh) | 一种电子注入增强型的高压igbt及其制造方法 | |
| CN109103240B (zh) | 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| JP5454073B2 (ja) | 半導体モジュールとその制御方法 | |
| CN102651392B (zh) | 一种控制两种载流子的晶闸管 | |
| CN102446966A (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
| CN104795439A (zh) | 一种应用于混合式直流断路器的门极换流晶闸管芯片 | |
| CN110429077A (zh) | 一种适用于功率半导体器件的抗单粒子烧毁结构 | |
| CN105047724A (zh) | 一种横向恒流二极管及其制造方法 | |
| CN103915489B (zh) | 绝缘栅双极型晶体管 | |
| CN104779279A (zh) | 一种能抑制负阻效应的rc-igbt | |
| CN102637733B (zh) | 一种超结绝缘栅双极型晶体管 | |
| CN104638022B (zh) | 一种soi横向恒流二极管及其制造方法 | |
| CN104299990A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN103579323B (zh) | 一种宽元胞绝缘栅双极型晶体管 | |
| CN106024869A (zh) | 一种功率半导体器件 | |
| CN107564959A (zh) | 一种mos栅控晶闸管及其制作方法 | |
| CN104576716B (zh) | 集成超势垒整流器的igbt器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |