CN109599433A - 一种金属氧化物半导体关断晶闸管及其制作方法 - Google Patents
一种金属氧化物半导体关断晶闸管及其制作方法 Download PDFInfo
- Publication number
- CN109599433A CN109599433A CN201811505401.7A CN201811505401A CN109599433A CN 109599433 A CN109599433 A CN 109599433A CN 201811505401 A CN201811505401 A CN 201811505401A CN 109599433 A CN109599433 A CN 109599433A
- Authority
- CN
- China
- Prior art keywords
- injection region
- layer
- epitaxial layer
- metal
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 64
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 64
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000002347 injection Methods 0.000 claims abstract description 267
- 239000007924 injection Substances 0.000 claims abstract description 267
- 239000000758 substrate Substances 0.000 claims abstract description 82
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims description 113
- 239000002184 metal Substances 0.000 claims description 113
- 150000002500 ions Chemical class 0.000 claims description 61
- 230000026267 regulation of growth Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 62
- 230000008569 process Effects 0.000 abstract description 19
- 238000005516 engineering process Methods 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 257
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 230000005669 field effect Effects 0.000 description 13
- 238000000927 vapour-phase epitaxy Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000003892 spreading Methods 0.000 description 6
- 230000007480 spreading Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 210000001367 artery Anatomy 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明提供一种金属氧化物半导体关断晶闸管及其制作方法，包括：第一导电类型的衬底，第二导电类型的第一外延层，第二导电类型的第二外延层，第二导电类型的第三外延层，形成于所述第三外延层内的第一导电类型的第一注入区，形成于所述第一注入区内的第一导电类型的第二注入区，形成于所述第一注入区内形成第二导电类型的第三注入区，形成于所述第三外延层内的第二导电类型的第四注入区，形成于所述第三外延层的上表面的氧化硅层，阳极，阴极，第一门极，第二门极，其具有工艺制造难度较低，工艺控制精度高，适合量产。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种金属氧化物半导体关断晶闸管及其制作方法。
背景技术
金属氧化物半导体关断晶闸管是一种将MOSFET(Metal Oxide SemiconductorField Effect Transistor,金属氧化物半导体场效应晶体管)和GTO(Gate Turn-offThyristor,门极可关断晶闸管)进行芯片级集成的功率器件。通过芯片级集成，可以彻底消除单芯片的金属氧化物半导体场效应晶体管和门极可关断晶闸管一起封装时键合线引起的寄生电感和寄生电容。金属氧化物半导体关断晶闸管是通过控制金属氧化物半导体场效应晶体管的开通来实现自身的关断的，由于金属氧化物半导体场效应晶体管导通电阻很低，与门极可关断晶闸管相比，金属氧化物半导体关断晶闸管的开关损耗减小，存储时间更短，集成化的金属氧化物半导体关断晶闸管可以改善并提高开关性能和可靠性。因此金属氧化物半导体关断晶闸管特别适用于中高压驱动器、有源滤波器、逆变器、静止同步补偿器和大功率UPS(Uninterruptible Power System,不间断电源)等大功率变流器。现有的金属氧化物半导体关断晶闸管器件虽然具有很多技术优势，但是由于受器件结构和生产工艺的限制，往往采用台面工艺或是硅片键合工艺，其生产工艺极度复杂，工艺控制精度也较差，很难进行大批量生产，无法获得令人满意的成品率。
发明内容
本发明基于上述问题，提出了一种金属氧化物半导体关断晶闸管及其制作方法，其具有工艺制造难度较低，工艺控制精度高，适合量产。
一方面，本发明提供了一种金属氧化物半导体关断晶闸管的制作方法，该方法包括：
提供第一导电类型的衬底；
在所述衬底下表面形成第二导电类型的第一外延层；
在所述第一外延层下表面形成第二导电类型的第二外延层；
在所述衬底上表面生长第二导电类型的第三外延层；
在所述第三外延层内形成第一导电类型的第一注入区，所述第一注入区的至少部分表面裸露在所述第三外延层的上表面；
在所述第一注入区内形成第一导电类型的第二注入区，所述第二注入区的至少部分表面裸露在所述第一注入区的上表面；
在所述第一注入区内形成第二导电类型的第三注入区，所述第三注入区的至少部分表面裸露在所述第一注入区的上表面，所述第三注入区的一端与所述第二注入区的一端连接；
在所述第三外延层内形成第二导电类型的第四注入区，所述第四注入区的至少部分表面裸露在所述第三外延层的上表面，所述第四注入区不与所述第一注入区连接；
在所述第三外延层的上表面生长氧化硅层，所述氧化硅层的一端与所述第三注入区连接，所述氧化硅层的另一端与所述第四注入区连接；
在所述第二外延层的下表面形成第一金属层，所述第一金属层与所述第二外延层连接形成阳极；
在所述第二注入区和所述第三注入区上表面形成第二金属层，所述第二金属层不与所述氧化硅层连接，所述第二金属层与所述第二注入区、第三注入区连接形成阴极；
在所述第四注入区上表面形成第三金属层，所述第三金属层与所述第四注入区连接形成第一门极；
在所述氧化硅层上表面形成第四金属层，所述第四金属层与所述氧化硅层连接形成第二门极。
进一步地，所述第三金属层与所述第四金属层连接。
进一步地，所述第一外延层的离子浓度高于所述第二外延层的离子浓度。
进一步地，第一注入区的离子浓度高于所述第二注入区的离子浓度。
进一步地，所述第三注入区的离子浓度与所述第四注入区的离子浓度大致相等。
进一步地，所述第三外延层的电阻率为60-100Ωcm，厚度为12-15微米。
另一方面，本发明提供了一种金属氧化物半导体关断晶闸管，该金属氧化物半导体关断晶闸管包括：
第一导电类型的衬底；
形成于所述衬底下表面的第二导电类型的第一外延层；
形成于所述第一外延层下表面的第二导电类型的第二外延层；
形成于所述衬底上表面的第二导电类型的第三外延层；
形成于所述第三外延层内的第一导电类型的第一注入区，所述第一注入区的至少部分表面裸露在所述第三外延层的上表面；
形成于所述第一注入区内的第一导电类型的第二注入区，所述第二注入区的至少部分表面裸露在所述第一注入区的上表面；
形成于所述第一注入区内形成第二导电类型的第三注入区，所述第三注入区的至少部分表面裸露在所述第一注入区的上表面，所述第三注入区的一端与所述第二注入区的一端连接；
形成于所述第三外延层内的第二导电类型的第四注入区，所述第四注入区的至少部分表面裸露在所述第三外延层的上表面，所述第四注入区不与所述第一注入区连接；
形成于所述第三外延层的上表面的氧化硅层，所述氧化硅层的一端与所述第三注入区连接，所述氧化硅层的另一端与所述第四注入区连接；
形成于所述第二外延层下表面的第一金属层，所述第一金属层与所述第二外延层连接形成阳极；
形成于所述第二注入区和所述第三注入区上表面的第二金属层，所述第二金属层不与所述氧化硅层连接，所述第二金属层与所述第二注入区、第三注入区连接形成阴极；
形成于所述第四注入区上表面的第三金属层，所述第三金属层与所述第四注入区连接形成第一门极；
形成于所述氧化硅层上表面的第四金属层，所述第四金属层与所述氧化硅层连接形成第二门极。
进一步地，所述第三金属层与所述第四金属层连接。
进一步地，所述第一外延层的离子浓度高于所述第二外延层的离子浓度。
进一步地，第一注入区的离子浓度高于所述第二注入区的离子浓度。
本发明通过上述技术方案，提出了一种金属氧化物半导体关断晶闸管及其制作方法，没有台面或刻槽工艺，也没有硅片键合工艺，使用常规工艺技术实现，其中金属氧化物半导体场效应晶体管的沟道长度通过离子注入区控制，可以做到精确控制，故它比传统制作金属氧化物半导体关断晶闸管的工艺具有工艺控制精度高，容易进行大批量生产，成品率可到达95％以上，具有成本优势。因此其具有工艺制造难度较低，工艺控制精度高，适合量产的有益效果。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本发明的一个实施例提供的金属氧化物半导体关断晶闸管的制作方法的流程示意图；
图2至图10是本发明的一个实施例提供的金属氧化物半导体关断晶闸管的制作步骤的结构示意图；
附图标记说明：
1-衬底；2-第一外延层；3-第二外延层；4-第三外延层；5-第一注入区；6-第二注入区；7-第三注入区；8-第四注入区；9-氧化硅层；10-第一金属层；11-第二金属层；12-第三金属层；13-第四金属层。
具体实施方式
以下将参阅附图更详细地描述本发明。在各个附图中，相同的元件使用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方法。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理方法和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
以下结合图1至图10对本发明实施例提供的一种金属氧化物半导体关断晶闸管及其制作方法进行详细说明。
本发明实施例提供一种金属氧化物半导体关断晶闸管的制作方法，如图1所示的一个实施例提供的金属氧化物半导体关断晶闸管的制作方法的流程示意图，该金属氧化物半导体关断晶闸管的制作方法包括：
步骤S1：提供第一导电类型的衬底1；
步骤S2：在所述衬底1下表面形成第二导电类型的第一外延层2；
在所述第一外延层2下表面形成第二导电类型的第二外延层3；
步骤S3：在所述衬底1上表面生长第二导电类型的第三外延层4；
步骤S4：在所述第三外延层4内形成第一导电类型的第一注入区5，所述第一注入区5的至少部分表面裸露在所述第三外延层4的上表面；
步骤S5：在所述第一注入区5内形成第一导电类型的第二注入区6，所述第二注入区6的至少部分表面裸露在所述第一注入区5的上表面；
步骤S6：在所述第一注入区5内形成第二导电类型的第三注入区7，所述第三注入区7的至少部分表面裸露在所述第一注入区5的上表面，所述第三注入区7的一端与所述第二注入区6的一端连接；
步骤S7：在所述第三外延层4内形成第二导电类型的第四注入区8，所述第四注入区8的至少部分表面裸露在所述第三外延层4的上表面，所述第四注入区8不与所述第一注入区5连接；
步骤S8：在所述第三外延层4的上表面生长氧化硅层9，所述氧化硅层9的一端与所述第三注入区7连接，所述氧化硅层9的另一端与所述第四注入区8连接；
步骤S9：在所述第二外延层3的下表面形成第一金属层10，所述第一金属层10与所述第二外延层3连接形成阳极；
步骤S10：在所述第二注入区6和所述第三注入区7上表面形成第二金属层11，所述第二金属层11不与所述氧化硅层9连接，所述第二金属层11与所述第二注入区6、第三注入区7连接形成阴极；
步骤S11：在所述第四注入区8上表面形成第三金属层12，所述第三金属层12与所述第四注入区8连接形成第一门极；
步骤S12：在所述氧化硅层9上表面形成第四金属层13，所述第四金属层13与所述氧化硅层9连接形成第二门极。
本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为N型，第二导电类型为P型，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。
具体地，所述衬底1为集成电路中的载体，所述衬底1起到支撑的作用，所述衬底1也参与所述集成电路的工作。所述衬底1可以为硅衬底1，也可以为蓝宝石衬底1，还可以为碳化硅衬底1，甚至可以为硅褚衬底1，优选的，所述衬底1为硅衬底1，这是因为硅衬底1材料具有低成本、大尺寸、可导电的特点，避免了边缘效应，能够大幅度提高良率。在本发明的实施例中，所述衬底1为第一导电类型的衬底1，所述第一导电类型为N型，所述衬底1的掺杂离子为磷或砷等，所述衬底1掺杂浓度为高掺杂。
下面参阅附图，对上述金属氧化物半导体关断晶闸管的制作方法加以详细阐述。
请参阅附图2和图3，执行步骤S1、S2，具体为：提供第一导电类型的衬底1；在所述衬底1下表面形成第二导电类型的第一外延层2；在所述第一外延层2下表面形成第二导电类型的第二外延层3。其中可以在所述衬底1下表面使用外延生长形成，还可以通过离子注入和/或扩散的方法在所述衬底1下表面形成所述第一外延层2。进一步地，可以在所述衬底1下表面使用外延生长形成，还可以通过离子注入和/或扩散硼元素或铟元素或铝元素或三者的任意组合的方法在所述衬底1下表面形成所述第一外延层2。具体地，所述外延生长或扩散的方法包括沉积工艺。在本发明的一些实施例中，可以使用沉积工艺在所述衬底1下表面形成所述第一外延层2，例如，沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。优选的，在所述衬底1下表面使用化学气相沉积形成所述第一外延层2，化学气相沉积包括气相外延工艺。在生产中，化学气相沉积大多使用气相外延工艺，在所述衬底1下表面使用气相外延工艺形成第一外延层2，气相外延工艺可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。所述衬底1的掺杂浓度与所述第一外延层2的掺杂浓度不同。优选的，所述衬底1的掺杂浓度高于所述第一外延层2的掺杂浓度，此时所述第一外延层2的电阻率比所述衬底1的电阻率高，减小寄生电阻，从而提升了器件的反向击穿电压。同理，在所述第一外延2层下表面形成第二导电类型的第二外延层3，进一步地，所述第一外延层的离子浓度高于所述第二外延层的离子浓度。
请参阅附图4，执行步骤S3，具体为：在所述衬底1上表面生长第二导电类型的第三外延层4。进一步地，所述第三外延层4的电阻率为60-100Ωcm，厚度为12-15微米。其中可以在所述衬底1上表面使用外延生长形成，还可以通过离子注入和/或扩散的方法在所述衬底1上表面形成所述第三外延层4。进一步地，可以在所述衬底1上表面使用外延生长形成，还可以通过离子注入和/或扩散硼元素或铟元素或铝元素或三者的任意组合的方法在所述衬底1上表面形成所述第三外延层4。具体地，所述外延生长或扩散的方法包括沉积工艺。在本发明的一些实施例中，可以使用沉积工艺在所述衬底1上表面形成所述第一外延层2，例如，沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。优选的，在所述衬底1上使用化学气相沉积形成第一外延层2，化学气相沉积包括气相外延工艺。在生产中，化学气相沉积大多使用气相外延工艺，在所述衬底1上表面使用气相外延工艺形成第三外延层4，气相外延工艺可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。
请参阅附图5，执行步骤S4，具体为：在所述第三外延层4内形成第一导电类型的第一注入区5，所述第一注入区5的至少部分表面裸露在所述第三外延层4的上表面。在所述第三外延层4内形成第一导电类型的第一注入区5，所述第一注入区5的至少部分表面裸露于所述第三外延层4的上表面。所述第一注入区5可以通过外延生长形成，还可以通过离子注入和/或扩散的方法形成。进一步地，所述第一注入区5可以通过外延生长形成，还可以通过离子注入和/或扩散磷元素或砷元素或两者的任意组合的方法形成。优选的，可以使用离子注入的方法形成所述第一注入区5，通过离子注入形成所述第一注入区5能精确控制杂质的总剂量、深度分布和面均匀性，可防止原来杂质的再扩散等，同时可实现自对准技术，以减小电容效应。
请参阅附图6，执行步骤S5，具体为：在所述第一注入区5内形成第一导电类型的第二注入区6，所述第二注入区6的至少部分表面裸露在所述第一注入区5的上表面。在所述第一注入区5内形成第一导电类型的第二注入区6，所述第二注入区6的至少部分表面裸露于所述第一注入区5的上表面。所述第二注入区6可以通过外延生长形成，还可以通过离子注入和/或扩散的方法形成。进一步地，所述第二注入区6可以通过外延生长形成，还可以通过离子注入和/或扩散磷元素或砷元素或两者的任意组合的方法形成。优选的，可以使用离子注入的方法形成所述第二注入区6，通过离子注入形成所述第二注入区6能精确控制杂质的总剂量、深度分布和面均匀性，可防止原来杂质的再扩散等，同时可实现自对准技术，以减小电容效应。进一步地，第一注入区5的离子浓度高于所述第二注入区6的离子浓度。
请参阅附图7，执行步骤S6和S7，具体为：在所述第一注入区5内形成第二导电类型的第三注入区7，所述第三注入区7的至少部分表面裸露在所述第一注入区5的上表面，所述第三注入区7的一端与所述第二注入区6的一端连接；在所述第三外延层4内形成第二导电类型的第四注入区8，所述第四注入区8的至少部分表面裸露在所述第三外延层4的上表面，所述第四注入区8不与所述第一注入区5连接。同理，所述第三注入区7和所述第四注入区8可以通过外延生长形成，还可以通过离子注入和/或扩散的方法形成。进一步地，所述第三注入区7和所述第四注入区8可以通过外延生长形成，还可以通过离子注入和/或扩散硼元素或铟元素或铝元素或三者的任意组合的方法形成。进一步地，所述第三注入区7的离子浓度与所述第四注入区8的离子浓度大致相等。
请参阅附图8，执行步骤S8，具体为：在所述第三外延层4的上表面生长氧化硅层9，所述氧化硅层9的一端与所述第三注入区7连接，所述氧化硅层9的另一端与所述第四注入区8连接。所述氧化硅层9为绝缘层，可以使用溅射或热氧化形成。在后续的掺杂步骤中，所述氧化硅层9作为保护层，并且将作为最终器件的层间绝缘层。
请参阅附图9，执行步骤S9，具体为：在所述第二外延层3的下表面形成第一金属层10，所述第一金属层10与所述第二外延层3连接形成阳极。其中，首先清洗所述功率器件，作为优选，清洗时不得使用含氢氟酸的溶液，防止对氧化硅层9造成损伤，之后在所述第二外延层3的下表面进行金属蒸镀形成第一金属层10，所述第一金属层10与所述第二外延层3连接形成阳极。
请参阅附图10，执行步骤S10，具体为：在所述第二注入区6和所述第三注入区7上表面形成第二金属层11，所述第二金属层11不与所述氧化硅层9连接，所述第二金属层11与所述第二注入区6、第三注入区7连接形成阴极。其中所述第二注入区6和所述第三注入区7上表面进行金属溅射形成第二金属层11，所述第二金属层11不与所述氧化硅层9连接，所述第二金属层11与所述第二注入区6、第三注入区7连接形成阴极。
请参阅附图10，执行步骤S11和S12，具体为：在所述第四注入区8上表面形成第三金属层12，所述第三金属层12与所述第四注入区8连接形成第一门极；在所述氧化硅层9上表面形成第四金属层13，所述第四金属层13与所述氧化硅层9连接形成第二门极。在所述第四注入区8上表面进行金属溅射形成第三金属层12，所述第三金属层12与所述第四注入区8连接形成第一门极；在所述氧化硅层9上表面进行金属溅射形成第四金属层13，所述第四金属层13与所述氧化硅层9连接形成第二门极。进一步地，所述第三金属层12与所述第四金属层13连接。在本发明的一些实施例中所述第三金属层12与所述第四金属层13连接，进而所述第一门极与所述第二门极并联形成一个公共门极，当在公共门极上加正向电压脉冲时，金属氧化物半导体场效应晶体管关断，门极可关断晶闸管形成正向偏置，门极可关断晶闸管开启，整个金属氧化物半导体关断晶闸管进入导通状态。当在公共门极上加负向电压脉冲时，金属氧化物半导体场效应晶体管导通，阳极电流通过金属氧化物半导体场效应晶体管的沟道区从阴极泄放，此时门极可关断晶闸管处于短路状态，，最终门极可关断晶闸管关断，整个金属氧化物半导体关断晶闸管进入截止状态。因此本发明的金属氧化物半导体关断晶闸管也可以当成三端器件在电路系统中使用，其具有使用方便、适用范围广的特点，可以应用于更多的电力设备中。
以下结合图1至图10对本发明实施例提供的一种金属氧化物半导体关断晶闸管进行详细说明。
本发明实施例提供一种金属氧化物半导体关断晶闸管，所述金属氧化物半导体关断晶闸管包括：
第一导电类型的衬底1；
形成于所述衬底1下表面的第二导电类型的第一外延层2；
形成于所述第一外延层2下表面的第二导电类型的第二外延层3；
形成于所述衬底1上表面的第二导电类型的第三外延层4；
形成于所述第三外延层4内的第一导电类型的第一注入区5，所述第一注入区5的至少部分表面裸露在所述第三外延层4的上表面；
形成于所述第一注入区5内的第一导电类型的第二注入区6，所述第二注入区6的至少部分表面裸露在所述第一注入区5的上表面；
形成于所述第一注入区5内形成第二导电类型的第三注入区7，所述第三注入区7的至少部分表面裸露在所述第一注入区5的上表面，所述第三注入区7的一端与所述第二注入区6的一端连接；
形成于所述第三外延层4内的第二导电类型的第四注入区8，所述第四注入区8的至少部分表面裸露在所述第三外延层4的上表面，所述第四注入区8不与所述第一注入区5连接；
形成于所述第三外延层4的上表面的氧化硅层9，所述氧化硅层9的一端与所述第三注入区7连接，所述氧化硅层9的另一端与所述第四注入区8连接；
形成于所述第二外延层3下表面的第一金属层10，所述第一金属层10与所述第二外延层3连接形成阳极；
形成于所述第二注入区6和所述第三注入区7上表面的第二金属层11，所述第二金属层11不与所述氧化硅层9连接，所述第二金属层11与所述第二注入区6、第三注入区7连接形成阴极；
形成于所述第四注入区8上表面的第三金属层12，所述第三金属层12与所述第四注入区8连接形成第一门极；
形成于所述氧化硅层9上表面的第四金属层13，所述第四金属层13与所述氧化硅层9连接形成第二门极。
本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为N型，第二导电类型为P型，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。
具体地，所述衬底1为集成电路中的载体，所述衬底1起到支撑的作用，所述衬底1也参与所述集成电路的工作。所述衬底1可以为硅衬底1，也可以为蓝宝石衬底1，还可以为碳化硅衬底1，甚至可以为硅褚衬底1，优选的，所述衬底1为硅衬底1，这是因为硅衬底1材料具有低成本、大尺寸、可导电的特点，避免了边缘效应，能够大幅度提高良率。在本发明的实施例中，所述衬底1为第一导电类型的衬底1，所述第一导电类型为N型，所述衬底1的掺杂离子为磷或砷等，所述衬底1掺杂浓度为高掺杂。
下面参阅附图，对上述所述金属氧化物半导体关断晶闸管加以详细阐述。
在本发明的一些实施例中，如图2和图3所示，所述金属氧化物半导体关断晶闸管包括第一导电类型的衬底1；形成于所述衬底1下表面的第二导电类型的第一外延层2；形成于所述第一外延层2下表面的第二导电类型的第二外延层3。所述衬底1的掺杂浓度与所述第一外延层2的掺杂浓度不同。优选的，所述衬底1的掺杂浓度高于所述第一外延层2的掺杂浓度，此时所述第一外延层2的电阻率比所述衬底1的电阻率高，减小寄生电阻，从而提升了器件的反向击穿电压。进一步地，所述第一外延层2的离子浓度高于所述第二外延层3的离子浓度。
在本发明的一些实施例中，如图4所示，所述金属氧化物半导体关断晶闸管包括形成于所述衬底1上表面的第二导电类型的第三外延层4。进一步地，所述第三外延层4的电阻率为60-100Ωcm，厚度为12-15微米。其中可以在所述衬底1上表面使用外延生长形成，还可以通过离子注入和/或扩散的方法在所述衬底1上表面形成所述第三外延层4。进一步地，可以在所述衬底1上表面使用外延生长形成，还可以通过离子注入和/或扩散硼元素或铟元素或铝元素或三者的任意组合的方法在所述衬底1上表面形成所述第三外延层4。具体地，所述外延生长或扩散的方法包括沉积工艺。在本发明的一些实施例中，可以使用沉积工艺在所述衬底1上表面形成所述第一外延层2，例如，沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。优选的，在所述衬底1上使用化学气相沉积形成第一外延层2，化学气相沉积包括气相外延工艺。在生产中，化学气相沉积大多使用气相外延工艺，在所述衬底1上表面使用气相外延工艺形成第三外延层4，气相外延工艺可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。
在本发明的一些实施例中，如图5所示，所述金属氧化物半导体关断晶闸管包括形成于所述第三外延层4内的第一导电类型的第一注入区5，所述第一注入区5的至少部分表面裸露在所述第三外延层4的上表面。在所述第三外延层4内形成第一导电类型的第一注入区5，所述第一注入区5的至少部分表面裸露于所述第三外延层4的上表面。所述第一注入区5可以通过外延生长形成，还可以通过离子注入和/或扩散的方法形成。进一步地，所述第一注入区5可以通过外延生长形成，还可以通过离子注入和/或扩散磷元素或砷元素或两者的任意组合的方法形成。优选的，可以使用离子注入的方法形成所述第一注入区5，通过离子注入形成所述第一注入区5能精确控制杂质的总剂量、深度分布和面均匀性，可防止原来杂质的再扩散等，同时可实现自对准技术，以减小电容效应。
在本发明的一些实施例中，如图6所示，所述金属氧化物半导体关断晶闸管包括形成于所述第一注入区5内的第一导电类型的第二注入区6，所述第二注入区6的至少部分表面裸露在所述第一注入区5的上表面。在所述第一注入区5内形成第一导电类型的第二注入区6，所述第二注入区6的至少部分表面裸露于所述第一注入区5的上表面。所述第二注入区6可以通过外延生长形成，还可以通过离子注入和/或扩散的方法形成。进一步地，所述第二注入区6可以通过外延生长形成，还可以通过离子注入和/或扩散磷元素或砷元素或两者的任意组合的方法形成。优选的，可以使用离子注入的方法形成所述第二注入区6，通过离子注入形成所述第二注入区6能精确控制杂质的总剂量、深度分布和面均匀性，可防止原来杂质的再扩散等，同时可实现自对准技术，以减小电容效应。进一步地，第一注入区5的离子浓度高于所述第二注入区6的离子浓度。
在本发明的一些实施例中，如图7所示，所述金属氧化物半导体关断晶闸管包括形成于所述第一注入区5内形成第二导电类型的第三注入区7，所述第三注入区7的至少部分表面裸露在所述第一注入区5的上表面，所述第三注入区7的一端与所述第二注入区6的一端连接；形成于所述第三外延层4内的第二导电类型的第四注入区8，所述第四注入区8的至少部分表面裸露在所述第三外延层4的上表面，所述第四注入区8不与所述第一注入区5连接。同理，所述第三注入区7和所述第四注入区8可以通过外延生长形成，还可以通过离子注入和/或扩散的方法形成。进一步地，所述第三注入区7和所述第四注入区8可以通过外延生长形成，还可以通过离子注入和/或扩散硼元素或铟元素或铝元素或三者的任意组合的方法形成。进一步地，所述第三注入区7的离子浓度与所述第四注入区8的离子浓度大致相等。
在本发明的一些实施例中，如图8所示，所述金属氧化物半导体关断晶闸管包括形成于所述第三外延层4的上表面的氧化硅层9，所述氧化硅层9的一端与所述第三注入区7连接，所述氧化硅层9的另一端与所述第四注入区8连接。所述氧化硅层9为绝缘层，可以使用溅射或热氧化形成。在后续的掺杂步骤中，所述氧化硅层9作为保护层，并且将作为最终器件的层间绝缘层。
在本发明的一些实施例中，如图9所示，所述金属氧化物半导体关断晶闸管包括形成于所述第二外延层3下表面的第一金属层10，所述第一金属层10与所述第二外延层3连接形成阳极。其中，首先清洗所述功率器件，作为优选，清洗时不得使用含氢氟酸的溶液，防止对氧化硅层9造成损伤，之后在所述第二外延层3的下表面进行金属蒸镀形成第一金属层10，所述第一金属层10与所述第二外延层3连接形成阳极。
在本发明的一些实施例中，如图10所示，所述金属氧化物半导体关断晶闸管包括形成于所述第二注入区6和所述第三注入区7上表面的第二金属层11，所述第二金属层11不与所述氧化硅层9连接，所述第二金属层11与所述第二注入区6、第三注入区7连接形成阴极。其中所述第二注入区6和所述第三注入区7上表面进行金属溅射形成第二金属层11，所述第二金属层11不与所述氧化硅层9连接，所述第二金属层11与所述第二注入区6、第三注入区7连接形成阴极。
在本发明的一些实施例中，如图10所示，所述金属氧化物半导体关断晶闸管包括形成于所述第四注入区8上表面的第三金属层12，所述第三金属层12与所述第四注入区8连接形成第一门极；形成于所述氧化硅层9上表面的第四金属层13，所述第四金属层13与所述氧化硅层9连接形成第二门极。在所述第四注入区8上表面进行金属溅射形成第三金属层12，所述第三金属层12与所述第四注入区8连接形成第一门极；在所述氧化硅层9上表面进行金属溅射形成第四金属层13，所述第四金属层13与所述氧化硅层9连接形成第二门极。进一步地，所述第三金属层12与所述第四金属层13连接。在本发明的一些实施例中所述第三金属层12与所述第四金属层13连接，进而所述第一门极与所述第二门极并联形成一个公共门极，当在公共门极上加正向电压脉冲时，金属氧化物半导体场效应晶体管关断，门极可关断晶闸管形成正向偏置，门极可关断晶闸管开启，整个金属氧化物半导体关断晶闸管进入导通状态。当在公共门极上加负向电压脉冲时，金属氧化物半导体场效应晶体管导通，阳极电流通过金属氧化物半导体场效应晶体管的沟道区从阴极泄放，此时门极可关断晶闸管处于短路状态，，最终门极可关断晶闸管关断，整个金属氧化物半导体关断晶闸管进入截止状态。因此本发明的金属氧化物半导体关断晶闸管也可以当成三端器件在电路系统中使用，其具有使用方便、适用范围广的特点，可以应用于更多的电力设备中。
以上结合附图详细说明了本发明的技术方案，通过本发明的技术方案，提出了一种金属氧化物半导体关断晶闸管及其制作方法，没有台面或刻槽工艺，也没有硅片键合工艺，使用常规工艺技术实现，其中金属氧化物半导体场效应晶体管的沟道长度通过离子注入区控制，可以做到精确控制，故它比传统制作金属氧化物半导体关断晶闸管的工艺具有工艺控制精度高，容易进行大批量生产，成品率可到达95％以上，具有成本优势。因此其具有工艺制造难度较低，工艺控制精度高，适合量产的有益效果。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种金属氧化物半导体关断晶闸管的制作方法，其特征在于，包括：
提供第一导电类型的衬底；
在所述衬底下表面形成第二导电类型的第一外延层；
在所述第一外延层下表面形成第二导电类型的第二外延层；
在所述衬底上表面生长第二导电类型的第三外延层；
在所述第三外延层内形成第一导电类型的第一注入区，所述第一注入区的至少部分表面裸露在所述第三外延层的上表面；
在所述第一注入区内形成第一导电类型的第二注入区，所述第二注入区的至少部分表面裸露在所述第一注入区的上表面；
在所述第一注入区内形成第二导电类型的第三注入区，所述第三注入区的至少部分表面裸露在所述第一注入区的上表面，所述第三注入区的一端与所述第二注入区的一端连接；
在所述第三外延层内形成第二导电类型的第四注入区，所述第四注入区的至少部分表面裸露在所述第三外延层的上表面，所述第四注入区不与所述第一注入区连接；
在所述第三外延层的上表面生长氧化硅层，所述氧化硅层的一端与所述第三注入区连接，所述氧化硅层的另一端与所述第四注入区连接；
在所述第二外延层的下表面形成第一金属层，所述第一金属层与所述第二外延层连接形成阳极；
在所述第二注入区和所述第三注入区上表面形成第二金属层，所述第二金属层不与所述氧化硅层连接，所述第二金属层与所述第二注入区、第三注入区连接形成阴极；
在所述第四注入区上表面形成第三金属层，所述第三金属层与所述第四注入区连接形成第一门极；
在所述氧化硅层上表面形成第四金属层，所述第四金属层与所述氧化硅层连接形成第二门极。
2.根据权利要求1所述的金属氧化物半导体关断晶闸管的制作方法，其特征在于，所述第三金属层与所述第四金属层连接。
3.根据权利要求1所述的金属氧化物半导体关断晶闸管的制作方法，其特征在于，所述第一外延层的离子浓度高于所述第二外延层的离子浓度。
4.根据权利要求1所述的金属氧化物半导体关断晶闸管的制作方法，其特征在于，第一注入区的离子浓度高于所述第二注入区的离子浓度。
5.根据权利要求1所述的金属氧化物半导体关断晶闸管的制作方法，其特征在于，所述第三注入区的离子浓度与所述第四注入区的离子浓度大致相等。
6.根据权利要求1所述的金属氧化物半导体关断晶闸管的制作方法，其特征在于，所述第三外延层的电阻率为60-100Ωcm，厚度为12-15微米。
7.一种金属氧化物半导体关断晶闸管，其特征在于，包括：
第一导电类型的衬底；
形成于所述衬底下表面的第二导电类型的第一外延层；
形成于所述第一外延层下表面的第二导电类型的第二外延层；
形成于所述衬底上表面的第二导电类型的第三外延层；
形成于所述第三外延层内的第一导电类型的第一注入区，所述第一注入区的至少部分表面裸露在所述第三外延层的上表面；
形成于所述第一注入区内的第一导电类型的第二注入区，所述第二注入区的至少部分表面裸露在所述第一注入区的上表面；
形成于所述第一注入区内形成第二导电类型的第三注入区，所述第三注入区的至少部分表面裸露在所述第一注入区的上表面，所述第三注入区的一端与所述第二注入区的一端连接；
形成于所述第三外延层内的第二导电类型的第四注入区，所述第四注入区的至少部分表面裸露在所述第三外延层的上表面，所述第四注入区不与所述第一注入区连接；
形成于所述第三外延层的上表面的氧化硅层，所述氧化硅层的一端与所述第三注入区连接，所述氧化硅层的另一端与所述第四注入区连接；
形成于所述第二外延层下表面的第一金属层，所述第一金属层与所述第二外延层连接形成阳极；
形成于所述第二注入区和所述第三注入区上表面的第二金属层，所述第二金属层不与所述氧化硅层连接，所述第二金属层与所述第二注入区、第三注入区连接形成阴极；
形成于所述第四注入区上表面的第三金属层，所述第三金属层与所述第四注入区连接形成第一门极；
形成于所述氧化硅层上表面的第四金属层，所述第四金属层与所述氧化硅层连接形成第二门极。
8.根据权利要求7所述的金属氧化物半导体关断晶闸管，其特征在于，所述第三金属层与所述第四金属层连接。
9.根据权利要求7所述的金属氧化物半导体关断晶闸管，其特征在于，所述第一外延层的离子浓度高于所述第二外延层的离子浓度。
10.根据权利要求7所述的金属氧化物半导体关断晶闸管，其特征在于，第一注入区的离子浓度高于所述第二注入区的离子浓度。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811505401.7A CN109599433A (zh) | 2018-12-10 | 2018-12-10 | 一种金属氧化物半导体关断晶闸管及其制作方法 |
| CN201910343512.0A CN109887992A (zh) | 2018-12-10 | 2019-04-26 | 一种金属氧化物半导体关断晶闸管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811505401.7A CN109599433A (zh) | 2018-12-10 | 2018-12-10 | 一种金属氧化物半导体关断晶闸管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109599433A true CN109599433A (zh) | 2019-04-09 |
Family
ID=65962401
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811505401.7A Withdrawn CN109599433A (zh) | 2018-12-10 | 2018-12-10 | 一种金属氧化物半导体关断晶闸管及其制作方法 |
| CN201910343512.0A Withdrawn CN109887992A (zh) | 2018-12-10 | 2019-04-26 | 一种金属氧化物半导体关断晶闸管及其制作方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910343512.0A Withdrawn CN109887992A (zh) | 2018-12-10 | 2019-04-26 | 一种金属氧化物半导体关断晶闸管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN109599433A (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3689680T2 (de) * | 1985-09-30 | 1994-06-23 | Toshiba Kawasaki Kk | Mittels Steuerelektrode abschaltbarer Thyristor mit unabhängigen Zünd-/Lösch-Kontrolltransistoren. |
| US5317171A (en) * | 1992-04-29 | 1994-05-31 | North Carolina State University | MOS gated thyristor with remote turn-off electrode |
| JPH06268207A (ja) * | 1993-03-10 | 1994-09-22 | Toshiba Corp | 絶縁ゲート型電力用半導体素子 |
| GB9313843D0 (en) * | 1993-07-05 | 1993-08-18 | Philips Electronics Uk Ltd | A semiconductor device comprising an insulated gate field effect transistor |
| CN104022149B (zh) * | 2014-06-19 | 2016-07-27 | 电子科技大学 | 一种集成反向pin管的mos场控晶闸管及其制备方法 |
-
2018
- 2018-12-10 CN CN201811505401.7A patent/CN109599433A/zh not_active Withdrawn
-
2019
- 2019-04-26 CN CN201910343512.0A patent/CN109887992A/zh not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CN109887992A (zh) | 2019-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6168981B1 (en) | Method and apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| CN104752511B (zh) | 场效应半导体器件及其制造 | |
| US20080246055A1 (en) | Semiconductor component including a monocrystalline semiconductor body and method | |
| CN102054859A (zh) | 双极型半导体器件和制造方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN110600537B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| JP2019102493A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN109119342A (zh) | 一种功率器件及其制备方法 | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN102290434B (zh) | 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 | |
| CN104347403B (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN103219236B (zh) | 集电区碳注入内透明集电极igbt制造技术 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| US20230047794A1 (en) | Multi-trench Super-Junction IGBT Device | |
| CN109599433A (zh) | 一种金属氧化物半导体关断晶闸管及其制作方法 | |
| CN110010471A (zh) | 一种功率器件及其制作方法 | |
| CN109860286A (zh) | 门极可关断晶闸管及其制作方法 | |
| CN109309008A (zh) | 一种功率器件及其制作方法 | |
| JPH0724312B2 (ja) | 半導体装置の製造方法 | |
| CN210073859U (zh) | 一种反向导通场截止型igbt | |
| CN109860047A (zh) | 一种功率器件及其制作方法 | |
| US8618639B2 (en) | Semiconductor structure, semiconductor device having a semiconductor structure, and method for manufacturing a semiconductor structure | |
| US7005702B1 (en) | IGBT with amorphous silicon transparent collector | |
| CN109192665A (zh) | 一种功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190409 |
|
| WW01 | Invention patent application withdrawn after publication |