CN103219236B - 集电区碳注入内透明集电极igbt制造技术 - Google Patents

集电区碳注入内透明集电极igbt制造技术 Download PDF

Info

Publication number
CN103219236B
CN103219236B CN201210560204.1A CN201210560204A CN103219236B CN 103219236 B CN103219236 B CN 103219236B CN 201210560204 A CN201210560204 A CN 201210560204A CN 103219236 B CN103219236 B CN 103219236B
Authority
CN
China
Prior art keywords
carbon
igbt
collecting zone
thickness
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210560204.1A
Other languages
English (en)
Other versions
CN103219236A (zh
Inventor
胡冬青
吴郁
贾云鹏
张惠惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201210560204.1A priority Critical patent/CN103219236B/zh
Publication of CN103219236A publication Critical patent/CN103219236A/zh
Application granted granted Critical
Publication of CN103219236B publication Critical patent/CN103219236B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明涉及一种集电区碳注入内透明集电极IGBT制造技术,关键工艺为:P+单晶硅衬底上进行剂量在1×1015cm-2-1×1017cm-2范围、能量在20keV-1000keV范围的碳注入;在700-1100°C温度下、氩气或者真空气氛退火20-100分钟;外延缓冲层,第一步重掺杂外延,浓度在5×1017cm-3-5×1018cm-3范围,厚度在1-5微米范围,第二步轻掺杂外延,浓度在1×1016cm-3-1×1017cm-3范围,厚度在4-10微米范围;其后工艺与传统PT-IGBT相同。碳注入及退火工艺,在器件集电区近集电结形成一个局域缺陷区,使局域载流子寿命大大降低,提高器件开关速度。

Description

集电区碳注入内透明集电极IGBT制造技术
技术领域:
本发明涉及一种半导体器件制造方法,更具体说是一种采用集电区碳注入的内透明集电极绝缘栅双极晶体管的制造方法,这种器件的耐压范围是在1200V以下的中、低压范围。适用于平面栅和沟槽栅器件。
背景技术:
绝缘栅双极晶体管(IGBT)做为电重要的开关器件,兼具双极结型晶体管(BJT)的导通损耗低和金属氧化物半导体场效应晶体管(MOSFET)开关速度快、工作频率高的优点,广泛应用于电机变频调速、不间断电源、逆变焊机等电路。IGBT最早由不同的研究者于1980年代前后分别提出(参见1982IEDMTech.Dig.,pp.246-247,IEEETransactiononPowerElectronics,Vol.PE-2,No.3,PP.194-207),经过三十多年发展,器件结构、性能指标都得到了巨大改善。单就耐压层结构来说,包括穿通型(PT)、非穿通型(NPT)和场终止型(FS)。
PT-IGBT是最早投入生产的一类IGBT,它以数百微米厚的P+单晶为起始材料(衬底),在完成N+缓冲层和N-耐压层外延后,进行复杂的正面结构制造。这类IGBT具有工艺成熟、易控制、成品率高等优点。但这种结构的IGBT,其集电区为重掺杂厚衬底,器件关断过程中如果单纯通过扩散方式抽出过剩载流子,关断速度非常慢。为在导通特性和关断速度之间获得最佳折中,主要通过优化缓冲层结构(掺杂和厚度)以及全局载流子寿命控制实现。全局载流子低寿命易造成导通压降VCEsat具有负温度系数,热电正反馈效应很容易使电流集中,诱发二次击穿,器件高温稳定性差,不利于大电流器件或多器件并联工作。
NPT-IGBT(参见1989PESCRecord1,PP.21-25;1996ISPSD,PP.331-334和PP.164-172)最初是为了制备高压器件(1700V以上)提出的结构,目的是为了规避传统PT工艺需要的高质量厚外延。NPT-IGBT以N-型单晶为起始材料,正面复杂的结构直接制造在单晶衬底上,正面结构完成后,背面经过研磨、腐蚀等方法,减薄到耐压所需的厚度,之后通过离子注入形成P+集电区。这样的集电区很薄,不超过1微米,同时结合掺杂浓度控制,可使流过集电结的电流电子流成分占到70%左右,集电极对少子是透明的。器件关断过程中,存储在漂移区的大量过剩电子能通过透明集电区迅速流出,从而不必采用专门的载流子寿命控制技术就能实现器件快速关断。而由于漂移区载流子的寿命足够长,因此容易控制通态压降VCEsat获得正温度系数。正是透明集电区技术的这种重大优点,自NPT-IGBT发明后,新出现的各种IGBT基本都采用透明集电区技术。例如,FS-IGBT(参见2000ISPSDPP.355-358),SPT-IGBT等。
但采用透明集电区技术的各类IGBT结构,对千伏以上IGBT的制造特别适合,而对于制造耐压在1200V及以下的大量应用的IGBT时却遇到一个很大的制造困难:因所需耐压对应的硅片厚度太薄,制造过程中易发生碎片、曲翘等,造成成品率低、成本高。以耐压600V的FS-IGBT为例,当芯片减薄到70-80微米后还要有多次清洗、离子注入、退火、金属化淀积、合金等等,如何保持不碎片、不翘曲、缺陷低、成品率高是一个极严峻的问题。这使这种技术的推广应用遇到困难。为此,本专利申请人提出了具有内透明集电区的绝缘栅双极晶体管结构(参见中国专利200710063086.2)。
前期内透明集电极IGBT制造采用了高剂量氦注入及后继热退火技术,在IGBT的集电区近集电结附近引入一个极低过剩载流子寿命控制区,为实现集电区内透明提供了一种制造方法。但由于缓冲层掺杂浓度总是低于衬底掺杂浓度,后继工艺总是使集电结向缓冲层一边推进,载流子寿命控制区距集电结的距离欲低到FS-IGBT的0.5微米以下、且集电区表面浓度在1017cm-3的程度,一次外延很难控制,需采用二次外延技术。而两次外延技术势必导致高成本。
发明内容
为此找到更简单、成本更低的方法控制局域载流子寿命控制区到集电结的距离、降低集电区表面掺杂浓度是巩固研究成果、使内透明集电区IGBT技术实用化的关键。这就是本发明目的所在。本发明针对1200V(含)以内的IGBT制造技术进行改进,首先在集电区靠近集电结的位置通过高剂量碳注入,在射程末端附近一定范围内形成一个具有大量间隙原子或局域微不定型结构的局域缺陷损伤层。之后选择合理的高温退火条件,使微损伤层通过固相外延衍化成密度高、缺陷尺寸小的残余损伤、C-Si二聚合物或纳米SiC晶粒等构成的缺陷层,参见图1之区域2,该缺陷层内载流子寿命大小与碳注入剂量、退火条件等密切相关,是实现器件内透明的关键与保障。第一,碳注入及后继退火引入的缺陷层会在硅禁带引入缺陷能级,可以极大降低该缺陷层及附近区域过剩载流子寿命,这是使集电区由非透明变成内透明的关键,也是本发明技术的重点。第二,碳注入形成的缺陷,在后继热工艺过程中,不会延伸、扩展,这已被大量研究工作所证实。因此采用碳注入形成缺陷的方法可以有效保证外延层单晶质量,确保器件可靠性;第三,硅单晶中的碳,可捕获自间隙缺陷,有效降低硼杂质在硅中的扩散,因此相对纳米空腔技术,集电区内硼杂质向缓冲层的推进更缓慢,这样,在采用相同工艺条件下,利用碳注入技术可以使局域寿命控制区距集电结的距离较纳米空腔技术更短,提高器件内透明的效率。
本发明技术的特点在于形成缺陷层的具体制造方法,该制造方法可以通过调整碳注入的次数、能量,控制缺陷层的宽度和距集电结的距离,具体缺陷区宽度范围从0.2微米到1微米,距集电结的距离,可以从0.5微米到2微米。具体工艺步骤工艺如下:
(1)在晶向(100)、电阻率为0.02-0.005Ωcm的低阻P+单晶衬底上进行高剂量碳注入。高剂量碳注入的目的是在硅单晶局部区域引入高浓度缺陷,参见附图2(a-1)、2(a-2)之区域11,碳注入的次数为1-5次,例如1次,2次。每次注入的剂量在1×1015cm-2-1×1017cm-2范围,例如1×1016cm-2,2×1016cm-2或3×1016cm-2。每次注入的能量在20keV-1000keV,例如100keV,200keV,400keV等。不同能量、剂量组合注入,决定了高浓度缺陷区的范围和高浓度缺陷中心距离表面的距离。典型注入为:一次注入,能量300keV-800keV,剂量1×1016cm-2-5×1016cm-2,实施注入后效果参见附图2(a-1),其中11表示高浓度缺陷区,12表示高密度缺陷中心位置,41表示高浓度缺陷中心距离表面的距离;两次注入,第一次注入的能量为400keV-600keV,剂量1×1016cm-2-3×1016cm-2;第二次注入能量为200keV-400keV,剂量1×1015cm-2-3×1016cm-2,实施两次注入后效果参见附图2(a-2),其中11表示高浓度缺陷区,12表示高密度缺陷中心位置,41表示高浓度缺陷中心距离表面的距离对比图2(a-1)和图2(a-2)可以看出:不同能量的叠加注入,会造成范围更宽的缺陷层,通过注入次数和能量的控制,可以达到控制缺陷层范围的目的。
(2)在氩气或者真空条件进行退火,目的有两个:第一,碳注入形成的具有大量间隙杂质的缺陷区,经退火后形成晶格完整、结构稳定的缺陷层,该缺陷层由密度高、缺陷尺寸小的残余损伤、C-Si二聚合物或纳米SiC晶粒等构成,成为一个低过剩载流子寿命控制区,一次碳注入形成的缺陷层参见附图2(b-1)之区域2,二次碳注入形成的缺陷层参见附图2(b-2)之区域2;第二,使附图2(a-1)或附图2(a-2)之表面晶格损伤区域13中处于间隙位的原子在高温作用下获取能量,移动到替位位置,形成附图2(b-1)或附图2(b-2)之晶格完整的区域14,保证后继外延工艺中外延层的质量;退火温度在700-1100℃,持续时间为20-100分钟,例如800℃,60分钟;或者900℃,40分钟;或者950℃,30分钟。
(3)外延缓冲层,缓冲层外延采用两步控制工艺:首先进行较重掺杂外延,掺杂浓度在5×1017cm-3-5×1018cm-3,例如2×1018cm-3,生长1-5微米,例如2微米后,进行较低掺杂外延,掺杂浓度浓度在1×1016cm-3-1×1017cm-3,例如5×1016cm-3,厚度4-10微米,例如5微米、8微米等。
(4)外延耐压层(参见图2(c-1)、图2(c-2)之区域15)。此工艺与常规PT-IGBT相同。
(5)完成正面MOS结构,背面减薄抛磨掉图2(d-1)和图2(d-2)之区域16,并完成背面多层电极工艺。
经历整个器件制造工艺后,集电极会离开最初的外延界面向外延层进一步推进。最终集电结位置分别如图2(e-1)、图2(e-2)之位置6。如图2(e-1)表示单次碳注入的结果,图2(e-2)表示两次碳注入的结果。如果衬底掺杂浓度相同,表面MOS亦采用相同的工艺方案,则集电结的位置经过整个工艺后向缓冲层的推进程度也相同。调节碳注入能量,可使集电结距缺陷层顶部的距离在0.5-2微米之间变化,典型值如0.5微米、0.8微米、1.0微米;缺陷层跨越范围由注入次数及能量决定,图2(e-1)为单次单能量注入,缺陷层厚度较窄;图2(e-2)为两次双能量注入,缺陷层厚度较较宽。根据注入次数与能量不同,缺陷层的厚度在0.2-1微米范围,例如0.3微米,0.5微米等;集电结由p区、n区浓度相等时决定,故最终集电区表面的掺杂浓度与缓冲层浓度相同,在1×1016cm-3到5×1018cm-3,例如5×1017cm-3、7×1017cm-3、1×1018cm-3等。
有益效果
以上本发明的制造方法和工序安排,与现有PT-IGBT制造流程有很好的兼容性,只需在常规工艺流程开始前进行碳注入及退火工艺。正是由于采用了特殊的碳注入,在集电区近集电结附近局域范围内引入大量缺陷,经过退火后,形成由密度高、缺陷尺寸小的残余损伤、C-Si二聚合物或纳米SiC晶粒等构成的缺陷层形。缺陷在硅半导体禁带中产生缺陷能级,提供捕获过剩载流子、增强复合的复合中心,使局域(缺陷区附近)载流子寿命大大降低,提高功率器件开关速度。且该缺陷区是高温退化后形成的缺陷结构,因此具有良好的高温稳定性,同时,由于碳原子及Si-C键的特殊性,使缺陷在后继外延过程及其它热工艺过程不会扩展,保证了后继外延生长层的质量,进而保证器件可靠性。通过控制碳注入能量、剂量、注入次数,可使低寿命控制区的厚度为0.2-1um,其上边界距离集电结的最终距离为0.5-2um,最终集电区表面的掺杂浓度为1×1016cm-3到5×1018cm-3。由于本发明能够在集电区近集电结附近引入低过剩载流子寿命控制区,使集电区由非透明变成内透明,因此能够生产出开关速度快、综合性能优的耐压1200V以下的IGBT。该工艺简单明了,可控性强,有利于实现高成品率。此外,这种方法,不仅适用于IGBT,而且适用于晶闸管和MOS控晶闸管,因而有广泛的应用范围。
附图说明
图1碳注入内透明集电极平面栅IGBT结构示意图(未含钝化层)
图2(a-1)单次中、高剂量碳注入后表面缺陷示意图。
图2(a-2)两次双能量中、高剂量碳注入后表面缺陷示意图。
图2(b-1)单次中、高剂量碳注入经热退火工艺缺陷重构示意图。
图2(b-2)两次双能量中、高剂量碳注入经热退火工艺缺陷重构示意图。
图2(c-1)单次碳注入样品,外延工艺后的剖面示意图。
图2(c-2)两次双能量碳注入样品,外延工艺后的剖面示意图。
图2(d-1)为单次碳注入样品,完成表面MOS结构后的剖面示意图。
图2(d-2)为两次双能量碳注入样品,完成表面MOS结构后的剖面示意图。
图2(e-1)为单次碳注入样品完成前道工艺后的剖面示意图。
图2(e-2)为两次双能量碳注入样品完成前道工艺后的剖面示意图。
图3(a)为单次碳注入样品常温下的关断特性。
图3(b)为两次双次碳注入样品常温下的关断特性。
图3(c)为三次双次碳注入样品常温下的关断特性。
其中:
1——低阻P+(100)晶向单晶硅衬底
2——残余损伤、C-Si二聚合物或纳米SiC晶粒等构成的缺陷层
3——由少子等效扩散长度决定的等效集电区,主要取决于集电结到局域载流子寿命控制区的距离4和局域寿命控制区宽度
4——集电结到局域载流子寿命控制区的距离
41——碳注入产生的高浓度缺陷中心距离衬底表面的距离
5——衬底表面,亦是外延层起始位置
6——最终集电结推进位置
7——缓冲层
8——耐压层
9——正面MOS结构
10——背面多层电极
11——高密度缺陷区
111——两次双能量注入时产生的第一个缺陷区
112——两次双能量注入时产生的第二个缺陷区
12——高密度缺陷中心位置(离子注入射程末端)
13——表面较低密度缺陷区
14——缺陷消除的表面层
15——外延的漂移区(最终的耐压区和表面MOS区)
16——背面减薄将抛磨掉的部分
具体实施方式:
本发明技术方案具体步骤中的碳离子注入剂量、能量、退火温度、时间、气氛、外延层浓度和厚度等选择点,只要落在本发明给出的范围,便可达到本发明所制造的具有内透明集电区结构的IGBT的要求。这些选择点的调整为通常技术人员所掌握和公知的技术。
下面对工艺做个综合介绍:在单晶衬底1(参见图2(a-1))上进行高剂量碳离子注入,形成具有大量间隙原子(含碳间隙和硅自间隙原子)或局域微不定型结构的微损伤层(高密度缺陷区)11,之后在氩气或者真空气氛下进行退火,退火使碳注入形成的微缺陷区微损伤层通过固相外延衍化成由密度高、缺陷尺寸小的残余损伤、C-Si二聚合物或纳米SiC晶粒等构成的稳定缺陷层2(参见图2(b-1)),并使表面低缺陷区13(参见图2(a-1))的晶格损伤得到完美恢复。退火工艺结束后进行缓冲层7和耐压层15外延(参见图2(c-1))。外延耐压层结束后,按照常规穿通型IGBT制造工艺完成后继工序,包括形成表面MOS结构9(参见图2(d-1)),衬底减薄及背面多层电极10(参见图2(e-1))制造等。整个工艺结束后,集电结由最初的位置5推进到位置6(参见图2(e-1)),实际集电区为区域3(参见图2(e-1))。
下面按照本发明的技术方案,分别列举一次碳注入、两次碳注入内透明集电区IGBT的制造方法来说明本发明的实施可行性。
实施例1:单次、单能量碳注入表面栅n沟内透明集电区IGBT的制造方法:
参见图2(a-1)——图2(e-1),采用本发明制造一种具有内透明集电区的n沟IGBT,耐压600V。采用的工艺制造步骤如下:(1)在p+低阻衬底(电阻率0.01Ωcm左右)实施高剂量碳注入,碳离子注入的能量为500keV,剂量为1×1016cm-2;(2)将硅片在氩气气氛下退火,具体退火温度为800℃,保持60分钟(3)外延缓冲层,缓冲层重掺杂层浓度为1×1018cm-3,厚度3微米;较轻掺杂层浓度为5×1016cm-3,厚度10微米;(4)外延耐压层,耐压层掺杂浓度为7×1013cm-3,厚度55微米。(5)之后工艺按常规流程进行,先完成表面MOS制造,表面钝化,背面减薄、金属化,最终形成如图2(e-1)所示的剖面结构。
按此工艺形成的局域缺陷层厚度约0.2微米,缺陷层上边界离集电结的最终距离约为2.0微米左右,集电区表面的掺杂浓度为1×1018cm-3左右。最终器件导通压降典型值为1.6V,关断过程的下降时间典型值为400ns(参见图3(a))。零温度点对应电流密度为80A/cm2左右,低于额定电流密度(通常为150-200A/cm2),在器件正常工作点具有电压正温度系数。
实施例2:两次、两能量碳注入表面栅n沟内透明集电区IGBT的制造方法:
参见图2(a-2)——图2(e-2),采用本发明制造一种具有内透明集电区的n沟IGBT,耐压600V。采用的工艺制造步骤如下:(1)在p+低阻衬底,电阻率0.01Ωcm左右,实施高剂量碳注入,第一次碳离子注入的能量为600keV,剂量为1×1016cm-2;第二次碳离子注入能量为400keV注入剂量为1×1016cm-2;(2)将硅片在氩气气氛下退火,具体退火温度为950℃,保持30分钟(3)外延缓冲层,缓冲层重掺杂层浓度为2×1018cm-3,厚度2微米;较轻掺杂层浓度为2×1016cm-3,厚度10微米;(4)外延耐压层,耐压层掺杂浓度为1×1014cm-3,厚度55微米。(5)之后工艺按常规流程进行,先完成表面MOS制造,表面钝化,背面减薄、金属化等,最终形成如图2(e-2)所示的剖面结构。
按此工艺形成的缺陷层的宽度约0.3微米,缺陷层上边界离集电结的最终距离约为2.0微米左右,集电区表面的掺杂浓度为1×1018cm-3左右。最终器件导通压降典型值为1.8V,关断过程的下降时间典型值为270ns(参见图3(b))。零温度点对应电流密度为60A/cm2左右,低于额定电流密度(通常为150-200A/cm2),在器件正常工作点具有电压正温度系数。
实施例3:三次、三能量碳注入表面栅n沟内透明集电区IGBT的制造方法:
采用本发明制造一种具有内透明集电区的n沟IGBT,耐压600V。采用的工艺制造步骤如下:(1)在p+低阻衬底,电阻率0.015Ωcm左右,实施高剂量碳注入,第一次碳离子注入的能量为800keV,剂量为2×1016cm-2,第二次碳离子注入能量为650keV注入剂量为1×1016cm-2,第三次碳离子注入能量为400keV注入剂量为7×1015cm-2;(2)将硅片在真空气氛下退火,具体退火温度为950℃,保持30分钟(3)外延缓冲层,缓冲层重掺杂层浓度为2×1018cm-3,厚度2微米;较轻掺杂层浓度为2×1016cm-3,厚度10微米;(4)外延耐压层,耐压层掺杂浓度为1×1014cm-3,厚度55微米。(5)之后工艺按常规流程进行,先完成表面MOS制造,表面钝化,背面减薄、金属化等。
按此工艺形成的缺陷层的宽度约0.4微米,缺陷层上边界离集电结的最终距离约为2.0微米左右,集电区表面的掺杂浓度为1×1018cm-3左右。最终器件导通压降典型值为2V,关断过程的下降时间典型值为180ns(参见图3(c))。零温度点对应电流密度为50A/cm2左右,低于额定电流密度(通常为150-200A/cm2),在器件正常工作点具有电压正温度系数。

Claims (1)

1.集电区碳注入内透明集电极IGBT制造方法,其特征在于:首先进行以下步骤:
a)在电阻率为0.02-0.005Ωcm的单晶硅P+衬底的表面进行碳注入,碳注入的次数为2次;第一次注入的能量为400keV-600keV,剂量1×1016cm-2-3×1016cm-2;第二次注入能量为200keV-400keV,剂量1×1015cm-2-3×1016cm-2;
b)实施高温退火,高温退火的气氛为氩气或者真空;退火温度在850℃,持续时间为60分钟;
c)外延缓冲层:缓冲层的总厚度为5-15微米,缓冲层外延采用两步工艺控制的方法:第一步较高浓度掺杂,浓度在5×1017cm-3-5×1018cm-3范围,厚度在1-5微米范围,第二步较低浓度掺杂,浓度在1×1016cm-3-10×1016cm-3范围,厚度在4-10微米范围;
d)外延耐压层:耐压层的掺杂浓度与厚度按常规穿通型IGBT的设计确定;
e)采用常规穿通型IGBT制造工艺完成表面MOS结构与背面减薄及背面金属化。
CN201210560204.1A 2012-12-20 2012-12-20 集电区碳注入内透明集电极igbt制造技术 Expired - Fee Related CN103219236B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210560204.1A CN103219236B (zh) 2012-12-20 2012-12-20 集电区碳注入内透明集电极igbt制造技术

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210560204.1A CN103219236B (zh) 2012-12-20 2012-12-20 集电区碳注入内透明集电极igbt制造技术

Publications (2)

Publication Number Publication Date
CN103219236A CN103219236A (zh) 2013-07-24
CN103219236B true CN103219236B (zh) 2016-07-06

Family

ID=48816921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210560204.1A Expired - Fee Related CN103219236B (zh) 2012-12-20 2012-12-20 集电区碳注入内透明集电极igbt制造技术

Country Status (1)

Country Link
CN (1) CN103219236B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347398A (zh) * 2013-07-25 2015-02-11 无锡华润上华半导体有限公司 一种igbt的制造方法
CN103515226B (zh) * 2013-07-25 2016-04-06 北京工业大学 埋多晶指内透明集电区绝缘栅双极晶体管及制造方法
CN108538721A (zh) * 2018-03-30 2018-09-14 苏州凤凰芯电子科技有限公司 一种igbt器件背面制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132766A (en) * 1987-10-21 1992-07-21 Siemens Aktiengesellschaft Bipolar transistor electrode
CN101009323A (zh) * 2007-01-26 2007-08-01 北京工业大学 具有内透明集电极的绝缘栅双极晶体管
CN101436541A (zh) * 2008-12-19 2009-05-20 北京工业大学 硅材料内透明集电区绝缘栅双极晶体管的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132766A (en) * 1987-10-21 1992-07-21 Siemens Aktiengesellschaft Bipolar transistor electrode
CN101009323A (zh) * 2007-01-26 2007-08-01 北京工业大学 具有内透明集电极的绝缘栅双极晶体管
CN101436541A (zh) * 2008-12-19 2009-05-20 北京工业大学 硅材料内透明集电区绝缘栅双极晶体管的制造方法

Also Published As

Publication number Publication date
CN103219236A (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
CN104620391B (zh) 半导体装置及其制造方法
CN109841616B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN101436541B (zh) 硅材料内透明集电区绝缘栅双极晶体管的制造方法
CN105679816B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN104134663A (zh) 具有减小振荡的功率开关模块及其制造方法
CN107275406A (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN109166916B (zh) 一种绝缘栅双极型晶体管及其制备方法
CN115020479B (zh) 一种耗尽型碳化硅双极器件结构及制作方法
CN107425068A (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN104681433B (zh) 一种fs‑igbt的制备方法
CN103219236B (zh) 集电区碳注入内透明集电极igbt制造技术
CN114823911A (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
CN103325679B (zh) 一种半导体功率器件背面的制备方法
CN107305909A (zh) 一种逆导型igbt背面结构及其制备方法
CN102414805A (zh) 二极管的制造方法以及二极管
CN100570832C (zh) 变缓冲层浓度内透明集电区绝缘栅双极晶体管的制造方法
CN102820323A (zh) 纳米碳化硅/晶体碳化硅双缓变结快速恢复二极管及其制备方法
CN107078156A (zh) 具有降低翘曲风险的反向导通闸控双极导通装置及方法
CN104517837B (zh) 一种绝缘栅双极型晶体管的制造方法
CN104681434B (zh) 一种fs‑igbt的制备方法
CN104347403B (zh) 一种绝缘栅双极性晶体管的制造方法
CN105489636B (zh) 一种半导体功率器件的背面结构
CN210073859U (zh) 一种反向导通场截止型igbt
CN103855204B (zh) 逆导型igbt的集电极结构及其制备方法
CN106783610A (zh) 一种绝缘栅双极型晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160706

Termination date: 20211220

CF01 Termination of patent right due to non-payment of annual fee