CN102414805A - 二极管的制造方法以及二极管 - Google Patents

二极管的制造方法以及二极管 Download PDF

Info

Publication number
CN102414805A
CN102414805A CN2009801590785A CN200980159078A CN102414805A CN 102414805 A CN102414805 A CN 102414805A CN 2009801590785 A CN2009801590785 A CN 2009801590785A CN 200980159078 A CN200980159078 A CN 200980159078A CN 102414805 A CN102414805 A CN 102414805A
Authority
CN
China
Prior art keywords
concentration
type semiconductor
semiconductor layer
layer
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801590785A
Other languages
English (en)
Other versions
CN102414805B (zh
Inventor
三角忠司
浜田公守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN102414805A publication Critical patent/CN102414805A/zh
Application granted granted Critical
Publication of CN102414805B publication Critical patent/CN102414805B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种二极管的制造方法以及二极管，该制造方法能够高效率地制造不易产生恢复浪涌电压的二极管。所述制造方法为如下的二极管的制造方法，所述二极管具有：高浓度n型半导体层；中浓度n型半导体层，其被形成在高浓度n型半导体层上；低浓度n型半导体层，其被形成在中浓度n型半导体层上；p型半导体层，其被形成在低浓度n型半导体层上。该制造方法具有：在n型半导体基板上，使n型杂质浓度低于n型半导体基板的低浓度n型半导体层外延生长的工序；通过向n型半导体基板的下表面注入n型杂质，从而形成高浓度n型半导体层的工序。

Description

二极管的制造方法以及二极管
技术领域
本发明涉及一种二极管的制造方法以及二极管。
背景技术
在二极管从施加正向电压的状态被切换为施加反向电压的状态时，由于pn结合从而耗尽层将在n型半导体层内伸展。于是，由于通过耗尽层而使n型半导体层中存在的载流子被急速地排出，因此在短时间内于二极管中流有较高的反向电流，且产生较高的浪涌电压。该浪涌电压一般被称为恢复浪涌电压。
在日本特许公开公报2000-228404号中公开了一种二极管，其具有：高浓度n型半导体层；中浓度n型半导体层，其被形成在高浓度n型半导体层上；低浓度n型半导体层，其被形成在中浓度n型半导体层上；p型半导体层，其被形成在低浓度n型半导体层上。当该二极管从施加正向电压的状态被切换为施加反向电压的状态时，由于中浓度n型半导体层的n型杂质浓度较高，因此耗尽层的扩展会在中浓度n型半导体层内停止。即，虽然中浓度n型半导体层部分耗尽化，但整体不会耗尽化。因此，在未耗尽的中浓度n型半导体层中残留有载流子，从而抑制了载流子被急速地排出的情况。因此，降低了恢复浪涌电压。
发明内容
本发明所要解决的课题
在日本特许公开公报2000-228404号中公开了两种上述的二极管的制造方法。
在第1制造方法中，在相当于高浓度n型半导体层的半导体基板上，使中浓度n型半导体层和低浓度n型半导体层外延生长。但是，在使中浓度n型半导体层和低浓度n型半导体层的双方均外延生长的情况下，将通过外延生长而生长出非常厚的层。通过外延生长而形成较厚的层需要较长时间。此外，当通过外延生长而形成较厚的层时，容易产生滑移等的结晶缺陷，从而使制造成品率下降。如此，通过第1制造方法无法高效率地制造二极管。
在第2制造方法中，向相当于低浓度n型半导体层的半导体基板注入n型杂质，从而形成中浓度n型半导体层和高浓度n型半导体层。但是，通过离子注入不易形成较厚的中浓度n型半导体层。如果中浓度n型半导体层的厚度较薄，则恢复浪涌电压将不会降低。如果增大n型杂质的注入量，并延长杂质的热扩散时间，则能够形成较厚的中浓度n型半导体层。但是，当以此种方式形成中浓度n型半导体层时，将产生二极管的制造花费较多时间的问题。
本说明书提供一种能够高效率地制造不易产生恢复浪涌电压的二极管的制造方法。
用于解决课题的方法
在本说明书所提供的第1制造方法中，制造一种二极管，该二极管具有：高浓度n型半导体层；中浓度n型半导体层，其被形成在高浓度n型半导体层上；低浓度n型半导体层，其被形成在中浓度n型半导体层上；p型半导体层，其被形成在低浓度n型半导体层上。该制造方法具有：在n型半导体基板上，使n型杂质浓度低于n型半导体基板的低浓度n型半导体层外延生长的工序；通过向n型半导体基板的下表面注入n型杂质，从而形成高浓度n型半导体层的工序。
另外，在第1制造方法中，也可以先实施使低浓度n型半导体层外延生长的工序和形成高浓度n型半导体层的工序中的任意一个。并且，p型半导体层也可以由外延生长或杂质注入等的任意一种方法来形成。虽然形成p型半导体层的工序需要在形成低浓度n型半导体层的工序之后实施，但是既可以在形成高浓度n型半导体层的工序之前实施，也可以在其之后实施。
在第1制造方法中，在n型半导体基板上使低浓度n型半导体层外延成长。由于外延生长的层为一层，因此外延生长并不需要太长的时间。此外，高浓度n型半导体层通过向n型半导体基板注入n型杂质而形成。由于高浓度n型半导体层不需要形成得较厚，因此能够通过n型杂质的注入而适当地形成。在n型半导体基板中，高浓度n型半导体层以外的区域成为中浓度n型半导体层，该中浓度n型半导体层的n型杂质浓度高于低浓度n型半导体层，并且，n型杂质浓度低于高浓度n型半导体层。中浓度n型半导体层的厚度由所使用的n型半导体基板的厚度而决定。因此，易于将中浓度n型半导体层形成得较厚。如以上说明中所述，根据第1制造方法，能够将中浓度n型半导体层形成得较厚，从而能够制造出不易产生恢复浪涌电压的二极管。此外，在第1制造方法中，由于无需长时间实施外延生长或n型杂质注入，因此能够高效率地制造二极管。
但是，上述的第1制造方法容易在所制造的每个二极管的特性中产生误差。即，利用第1制造方法制造的二极管中，中浓度n型半导体层是由n型半导体基板形成的。通常，n型半导体基板的n型杂质浓度的制造误差较大。例如，在通过Cz法而制造出的晶锭中，n型杂质浓度沿着晶锭的提升方向而变化。因此，从晶锭切割出的n型半导体基板的n型杂质浓度的制造误差较大。并且，通过Fz法而制造出的n型半导体基板的n型杂质浓度根据n型半导体基板内的位置而有所不同。如此，由于n型半导体基板的n型杂质浓度具有误差，因此中浓度n型半导体层的n型杂质的误差变大。当中浓度n型半导体层的n型杂质浓度的误差较大时，中浓度n型半导体层中的耗尽层的扩展范围将产生误差。因此，所制造的每个二极管的载流子的排出速度将产生误差，从而施加反向电压时产生的恢复浪涌电压的大小也会产生误差。即，每个二极管的恢复浪涌电压的特性产生误差。因此，本说明书提供一种能够抑制恢复浪涌电压的特性的误差的第2制造方法。
在第2制造方法中制造出一种二极管，该二极管具有：高浓度n型半导体层；第1中浓度n型半导体层，其被形成在高浓度n型半导体层上；第2中浓度型半导体层，其被形成在第1中浓度n型半导体层上；低浓度n型半导体层，其被形成在第2中浓度n型半导体层上；p型半导体层，其被形成在低浓度n型半导体层上。该制造方法具有：在n型半导体基板上，使第2中浓度n型半导体层外延生长的工序；在第2中浓度n型半导体层上，使n型杂质浓度低于n型半导体基板以及第2中浓度n型半导体层的低浓度n型半导体层外延生长的工序；通过向n型半导体基板的下表面注入n型杂质，从而形成n型杂质浓度高于第2中浓度n型半导体层的高浓度n型半导体层的工序。
另外，在第2制造方法中，可以在使第2中浓度n型半导体层外延生长的工序前，实施形成高浓度n型半导体层的工序，也可以在使第2中浓度n型半导体层外延生长的工序和使低浓度n型半导体层外延生长的工序之间实施，还可以在使低浓度n型半导体层外延生长的工序之后实施。此外，p型半导体层也可以通过外延生长或杂质注入等的任意一种方法形成。虽然形成p型半导体层的工序需要在形成低浓度n型半导体层的工序之后实施，但是即可以在形成高浓度n型半导体层的工序之前实施，也可以在其之后实施。
在第2制造方法中，n型半导体基板中高浓度n型半导体层以外的区域成为第1中浓度n型半导体层。第1中浓度n型半导体层的厚度由所使用的n型半导体基板的厚度来决定。因此，易于将第1中浓度n型半导体层形成得较厚。并且，根据第2制造方法，能够制造出具有第1中浓度n型半导体层和第2中浓度n型半导体层的二极管。虽然由n型半导体基板形成的第1中浓度n型半导体层的n型杂质浓度的误差较大，但是能够准确地控制通过外延生长而形成的第2中浓度n型半导体层的n型杂质浓度。如果将第2中浓度n型半导体层的n型杂质浓度控制成能够停止耗尽层的浓度，则在二极管从施加正向电压的状态被切换为施加反向电压的状态时，耗尽层将在第2中浓度n型半导体层中停止。由于第2中浓度n型半导体层的n型杂质浓度的误差较小，因此耗尽层扩展的范围的误差较小。因此，在所制造的二极管之间，不易产生恢复浪涌电压的特性的误差。此外，由于耗尽层未到达第1中浓度n型半导体层中，因此载流子将残留在第1中浓度n型半导体层内，从而不会发生载流子的急速的排出。因此，不会产生较高的恢复浪涌电压。如此，根据第2制造方法，能够制造出施加反向电压时的恢复浪涌电压较小、并且恢复浪涌电压的特性的误差较小的二极管。
此外，在第2制造方法中，需要通过外延生长来形成第2中浓度n型半导体层和低浓度n型半导体层。但是，如果与通过外延生长而形成中浓度n型半导体层整体和低浓度n型半导体层的、现有的制造方法相比，第2制造方法能够高效率地制造二极管。
另外，在第2制造方法中，优选为，形成n型杂质浓度高于n型半导体基板的第2中浓度n型半导体层。
并且，本说明书提供一种在施加反向电压时的恢复浪涌电压较小、并且所产生的恢复浪涌电压的制造误差较小的二极管。该二极管具有：高浓度n型半导体层；第1中浓度n型半导体层，其被形成在高浓度n型半导体层上；第2中浓度n型半导体层，其被形成在第1中浓度n型半导体层上；低浓度n型半导体层，其被形成在第2中浓度n型半导体层上；p型半导体层，其被形成在低浓度n型半导体层上。高浓度n型半导体层的n型杂质浓度NH、第1中浓度n型半导体层的n型杂质浓度NM1、第2中浓度n型半导体层的n型杂质浓度NM2、低浓度n型半导体层的n型杂质浓度NL，满足如下关系，即，NL＜NM1＜NM2＜NH。
在该二极管被施加反向电压时，耗尽层将在n型杂质浓度较高的第2中浓度n型半导体层中停止，从而耗尽层不会到达第1中浓度n型半导体层。因此，在施加反向电压时产生的恢复浪涌电压较小。
附图说明
图1为二极管10的概要剖视图以及表示各个硅层的杂质浓度Nd的分布的图。
图2为硅晶片30的剖视图。
图3为低浓度漂移层16形成后的晶片32的剖视图。
图4为阳极层18形成后的晶片32的剖视图。
图5为下表面研磨后的晶片32的剖视图。
图6为阴极层12形成后的晶片32的剖视图。
图7为二极管40的概要剖视图以及表示各个硅层的杂质浓度Nd的分布的图。
图8为第2中浓度漂移层44b形成后的晶片52的剖视图。
图9为低浓度漂移层46形成后的晶片52的剖视图。
具体实施方式
(第1实施例)
图1(a)图示了二极管10的概要剖视图。如图1(a)所示，二极管10具有：阴极层12、中浓度漂移层14、低浓度漂移层16以及阳极层18。阴极层12、中浓度漂移层14以及低浓度漂移层16为n型的硅层。阳极层18为p型的硅层。中浓度漂移层14被形成在阴极层12上。低浓度漂移层16被形成在中浓度漂移层14上。阳极层18被形成在低浓度漂移层16上。此外，二极管10具有：阳极电极22，其被形成在阳极层18的上表面上；阴极电极20，其被形成在阴极层12的下表面上。
图1(b)图示了硅层12至18的杂质浓度Nd的分布。在图1(b)中，对于阴极层12、中浓度漂移层14以及低浓度漂移层16图示了n型杂质的浓度，并图示有关于阳极层18的p型杂质的浓度。如图1(b)所示，阴极层12的n型杂质浓度高，且阴极层12和阴极电极20欧姆接触。中浓度漂移层14的n型杂质浓度低于阴极层12。低浓度漂移层16的n型杂质浓度低于中浓度漂移层14。阳极层18的p型杂质浓度高，且阳极层18与阳极电极22欧姆接触。在本实施例中，阴极层12的n型杂质浓度为大约1×1019atoms/cm3、中浓度漂移层14的n型杂质浓度为大约1×1014atoms/cm3、低浓度漂移层16的n型杂质浓度为大约7×1013atoms/cm3、阳极层18的p型杂质浓度为大约1×1019atoms/cm3。
下面对二极管10的反向恢复时的动作进行说明。当二极管10从施加正向电压的状态被切换为施加反向电压的状态时，由于低浓度漂移层16和阳极层18之间的边界的pn结合，因此耗尽层将在低浓度漂移层16中扩展。通过耗尽层在低浓度漂移层16中扩展，从而在施加正向电压时，低浓度漂移层16中存在的载流子将被排出。即，空穴向阳极电极22被排出，而电子向阴极电极20被排出。由此，使得二极管10内流通有反向电流。此时，由于中浓度漂移层14的n型杂质浓度较高，因此耗尽层难以向中浓度漂移层14扩展。因此，耗尽层在低浓度漂移层16中扩展后，将在中浓度漂移层14中停止。即，耗尽层的扩展将在图1中的虚线90所示的位置处停止。因此，耗尽层未扩展至虚线90的下侧的中浓度漂移层14中，从而在虚线90的下侧的中浓度漂移层14中残留有载流子。因此，抑制了急速的载流子的排出。反向电流随着载流子的排出的进行而衰减。在反向电流衰减时，将通过二极管10的寄生电感而产生感应电动势。该感应电动势将成为恢复浪涌电压。反向电流的衰减速度越快，则恢复浪涌电压越大。在二极管10中，由于抑制了载流子的急速的排出，因此反向电流的衰减速度较小。因此，在二极管10中，不易产生较高的恢复浪涌电压。
下面，对二极管10的制造方法进行说明。二极管10通过图2所示的硅晶片30而进行制造。硅晶片30由n型的硅形成。硅晶片30的n型杂质浓度和中浓度漂移层14的n型杂质浓度大致相等。硅晶片30的厚度为大约600μm。
首先，如图3所示，在硅晶片30上使低浓度漂移层16外延生长。此处，形成大约100μm的低浓度漂移层16。另外，形成n型杂质浓度低于硅晶片30的低浓度漂移层16。以下，将硅晶片30和在其表面上形成的层(低浓度漂移层16和在以下的工序中形成的各种层)统称为晶片32。
接下来，在低浓度漂移层16的上表面上注入p型杂质，之后，对晶片32进行热处理。由此，如图4所示，低浓度漂移层16的上表面附近的区域p型化，从而形成阳极层18。之后，在晶片32的上表面上形成未图示的耐压结构等。并且，在晶片32的上表面上形成阳极电极22。
在形成阳极电极22后，对硅晶片30的下表面进行研磨，从而如图5所示使硅晶片30变薄。此处，实施研磨直至硅晶片30的厚度成为大约30μm为止。
接着，在硅晶片30的下表面上注入砷、磷等的n型杂质，之后，对晶片32进行热处理。由此，如图6所示，使得硅晶片30的下表面附近的区域的n型杂质浓度上升，从而形成阴极层12。硅晶片30中的未形成阴极层12的区域成为中浓度漂移层14，所述中浓度漂移层14的n型杂质浓度低于阴极层12，且n型杂质浓度高于低浓度漂移层16。
接着，在晶片32的下表面上形成阴极电极20。之后，通过切割而对晶片32进行分割，从而完成图1(a)所示的二极管10。
如以上说明中所述，在第1实施例的二极管10的制造方法中，仅使低浓度漂移层16外延生长。因此，外延生长不需要较长的时间。此外，由于通过外延生长而形成的层并不厚，因而不易产生缺陷。因此，能够高效率地制造二极管10。此外，在第1实施例的制造方法中，由硅晶片30形成中浓度漂移层14。因此，能够形成对于抑制恢复浪涌电压而言具有足够厚度的中浓度漂移层14。
此外，在第1实施例的二极管10的制造方法中，由于通过离子注入而形成阴极层12，从而能够提高阴极层12的n型杂质浓度。因此，能够减小阴极层12和阴极电极20之间的接触电阻。
并且，在日本特许公开公报2000-228404号的第1制造方法(使用外延生长的制造方法)中，使用与阴极层具有相同程度的较高的n型杂质浓度的半导体晶片。为了制造n型杂质浓度较高的半导体晶片，需要使用砷以作为n型杂质。在使用含有高浓度的砷的半导体晶片的情况下，当在二极管的制造工序中对半导体晶片的下表面进行研磨时，将产生含有有害的砷的废弃物。并且，当在含有高浓度的砷的半导体晶片上使层外延生长时，会产生砷被导入到所生长的层中的现象(通常，被称为自动掺杂)，从而无法准确地控制所生长的层的特性。在第1实施例的制造方法中，由于硅晶片30的n型杂质浓度并不太高，因此不需要使用砷来作为硅晶片30的n型杂质。如果不使用砷，则不会产生上述的问题。此外，即使在使用了砷的情况下，也会由于砷的浓度较低而几乎不会产生上述的问题。
(第2实施例)
在通过上述的第1实施例的制造方法而制造出的二极管10中，中浓度漂移层14由硅晶片30形成。硅晶片30的n型杂质浓度的制造误差较大。因此，在所制造出的二极管10之间，中浓度漂移层14的n型杂质浓度上将产生制造误差。因此，耗尽层停止的位置(即，图1(a)中的虚线90的位置)的制造误差将增大。因此，每个二极管的恢复浪涌电压的大小上会产生制造误差。
在第2实施例中，提供一种能够抑制恢复浪涌电压的制造误差的制造方法。在第2实施例的制造方法中，制造图7(a)所示的二极管40。如图7(a)所示，在二极管40中，中浓度漂移层由第1中浓度漂移层44a和第2中浓度漂移层44b构成。其它的结构与第1实施例中的二极管10相同。
图7(b)图示了硅层42至48的杂质浓度分布Nd。在图7(b)中，对于阴极层42、第1中浓度漂移层44a、第2中浓度漂移层44b以及低浓度漂移层46图示了n型杂质的浓度，而且图示有关于阳极层48的p型杂质的浓度。如图7(b)所示，阴极层42、低浓度漂移层46以及阳极层48的杂质浓度与第1实施例中的二极管10大致相同。第1中浓度漂移层44a和第2中浓度漂移层44b的n型杂质浓度低于阴极层42，且高于低浓度漂移层46。此外，第2中浓度漂移层44b的n型杂质浓度高于第1中浓度漂移层44a。在本实施例中，阴极层42的n型杂质浓度为大约1×1019atoms/cm3、第1中浓度漂移层44a的n型杂质浓度为大约1×1014atoms/cm3、第2中浓度漂移层44b的n型杂质浓度为大约5×1014atoms/cm2、低浓度漂移层46的n型杂质浓度为大约6×1013atoms/cm2、阳极层48的p型杂质浓度为大约1×1019atoms/cm2。
上述的低浓度漂移层46和第2中浓度漂移层44b的厚度被设定为，在向二极管40施加反向电压时，耗尽层将在第2中浓度漂移层44b中停止。具体而言，被设定为满足以下关系，即，
Wd1+Wd2≥{(2·ε0·εSi·Va)/(q·Nd0)}1/2。
在此，符号Wd1为低浓度漂移层46的厚度，符号Wd2为第2中浓度漂移层44b的厚度、符号ε0为真空中的介电常数、符号εSi为低浓度漂移层46和第2中浓度漂移层44b的相对介电常数(本实施例中为硅的相对介电常数)、符号Va为二极管40的额定电压(使用时被施加的反向电压)、符号q为元电荷、符号Nd0为低浓度漂移层46和第2中浓度漂移层44b的n型杂质浓度的平均值。平均杂质浓度Nd0通过以下计算式表示，即，
Nd0＝(Nd1·Wd1+Nd2·Wd2)/(Wd1+Wd2)。
此处，符号Nd1为低浓度漂移层46的n型杂质浓度、符号Nd2为第2中浓度漂移层44b的n型杂质浓度。
虽然将在后文中进行详细叙述，但是由于第1中浓度漂移层44a是由硅晶片构成的，因此第1中浓度漂移层44a的n型杂质浓度的制造误差较大。另一方面，由于第2中浓度漂移层44b为外延生长层，因此第2中浓度漂移层44b的n型杂质浓度的制造误差非常小。
下面对二极管40的反向恢复时的动作进行说明。当二极管40从施加正向电压的状态被切换为施加反向电压的状态时，由于低浓度漂移层46和阳极层48之间的边界的pn结合，因此耗尽层将在低浓度漂移层46中扩展。耗尽层的扩展在第2中浓度漂移层44b中停止。即，耗尽层的扩展在图7(a)中的虚线92所示的位置处停止。因此，耗尽层未在第1中浓度漂移层44a中扩展，从而第1中浓度漂移层44a中将残留有载流子。因此，在二极管40中不易产生较高的恢复浪涌电压。
如上文所述，由于第2中浓度漂移层44b为外延生长层，因此第2中浓度漂移层44b的n型杂质浓度的制造误差较小。因此，在虚线92所示的耗尽层的停止位置上基本不会产生制造误差。因此，在二极管40中，抑制了恢复浪涌电压的大小的制造误差。
下面，对二极管40的制造方法进行说明。二极管40和第1实施例中的二极管10相同，通过图2所示的硅晶片30制造。
首先，如图8所示，在硅晶片30上使第2中浓度漂移层44b外延生长。此处，形成厚度为大约10μm的第2中浓度漂移层44b。并且，形成n型杂质浓度高于硅晶片30的第2中浓度漂移层44b。在下文中，将硅晶片30和在其表面上形成的层(第2中浓度漂移层44b和在下面的工序中形成的各种层)统称为晶片52。
接下来，如图9所示，在第2中浓度漂移层44b上使低浓度漂移层46外延生长。此处，形成厚度为大约90μm的低浓度漂移层46。此外，形成n型杂质浓度低于硅晶片30的低浓度漂移层46。
之后，以与第1实施例相同的方式，实施阳极层48的形成、阳极电极22的形成、硅晶片30的下表面的研磨、阴极层42的形成以及阴极电极20的形成。硅晶片30中未成为阳极层42的区域成为第1中浓度漂移层44a。之后，通过切割而对晶片52进行分割，从而完成图7(a)所示的二极管40。
如以上说明中所述，在第2实施例的二极管40的制造方法中，通过外延生长而形成第2中浓度漂移层44b。根据外延生长，能够准确地控制第2中浓度漂移层44b的n型杂质浓度。因此，向二极管40施加反向电压时的耗尽层的停止位置(即，图7(a)中的虚线92的位置)不易产生误差。根据第2实施例的制造方法，能够制造恢复浪涌电压的误差较小的二极管40。在实施对由于硅晶片30的n型杂质浓度的制造误差而产生的恢复浪涌电压的误差范围进行验证的模拟实验时，获得了如下的结果，即，在第1实施例的二极管10中，恢复浪涌电压的误差范围为152V，与此相对，在第2实施例的二极管40中，恢复浪涌电压的误差范围为43V。此外，通过抑制耗尽层的停止位置的误差，从而也降低了二极管40的反向耐压特性的误差。在实施对由于硅晶片30的n型杂质浓度的制造误差而产生的耐压的误差范围进行验证的模拟实验时，获得了如下的结果，即，在第1实施例的二极管10中，耐压的误差范围为207V，与此相对，在第2实施例的二极管40中，耐压的误差范围为126V。如此，根据第2实施例中的制造方法，即使硅晶片30的n型杂质浓度产生误差，也能够制造出具有稳定特性的二极管40。
此外，在第2实施例的制造方法中，第1中浓度漂移层44a由硅晶片30形成，低浓度漂移层46和第2中浓度漂移层44b通过外延生长而形成。由于通过外延生长而形成的层并不厚，因此第2实施例的制造方法能够高效率地制造二极管40。而且，第2实施例的制造方法也和第1实施例的制造方法相同，不会产生由于砷而导致的问题。
另外，在上述的第2实施例的二极管40中，第2中浓度漂移层44b的n型杂质浓度高于第1中浓度漂移层44a。为了使耗尽层停止，优选为第2中浓度漂移层44b的n型杂质浓度较高。但是，只要能够使耗尽层在第2中浓度漂移层44b中停止，则也可以使第2中浓度漂移层44b的n型杂质浓度低于第1中浓度漂移层44a。在这种结构中，只要第2中浓度漂移层44b为外延生长层，即可获得降低恢复浪涌电压的误差的效果。即，只需于漂移层内形成在施加反向电压时使耗尽层的扩展停止的外延生长层即可。
本说明书或者附图中所说明的技术要素为，以单独的方式或者通过各种组合而发挥技术方面的有用性的要素，并且不限定于申请时的权利要求中所记载的组合。并且，本说明书或者附图中所例示的技术为，能够同时达成多个目的技术，并且达成其中一个目的本身也具有技术方面的有用性。

Claims (4)

1.一种二极管的制造方法，所述二极管具有：高浓度n型半导体层；中浓度n型半导体层，其被形成在高浓度n型半导体层上；低浓度n型半导体层，其被形成在中浓度n型半导体层上；p型半导体层，其被形成在低浓度n型半导体层上，所述二极管的制造方法的特征在于，具有：
在n型半导体基板上，使n型杂质浓度低于n型半导体基板的低浓度n型半导体层外延生长的工序；
通过向n型半导体基板的下表面注入n型杂质，从而形成高浓度n型半导体层的工序。
2.一种二极管的制造方法，所述二极管具有：高浓度n型半导体层；第1中浓度n型半导体层，其被形成在高浓度n型半导体层上；第2中浓度n型半导体层，其被形成在第1中浓度n型半导体层上；低浓度n型半导体层，其被形成在第2中浓度n型半导体层上；p型半导体层，其被形成在低浓度n型半导体层上，所述二极管的制造方法的特征在于，具有：
在n型半导体基板上，使第2中浓度n型半导体层外延生长的工序；
在第2中浓度n型半导体层上，使n型杂质浓度低于n型半导体基板以及第2中浓度n型半导体层的低浓度n型半导体层外延生长的工序；
通过向n型半导体基板的下表面注入n型杂质，从而形成n型杂质浓度高于第2中浓度n型半导体层的高浓度n型半导体层的工序。
3.如权利要求2所述的二极管的制造方法，其特征在于，
形成有n型杂质浓度高于n型半导体基板的第2中浓度n型半导体层。
4.一种二极管，其特征在于，具有：
高浓度n型半导体层；
第1中浓度n型半导体层，其被形成在高浓度n型半导体层上；
第2中浓度n型半导体层，其被形成在第1中浓度n型半导体层上；
低浓度n型半导体层，其被形成在第2中浓度n型半导体层上；
p型半导体层，其被形成在低浓度n型半导体层上，
其中，
高浓度n型半导体层的n型杂质浓度NH、第1中浓度n型半导体层的n型杂质浓度NM1、第2中浓度n型半导体层的n型杂质浓度NM2、低浓度n型半导体层的n型杂质浓度NL，满足如下关系，即，NL＜NM1＜NM2＜NH。
CN200980159078.5A 2009-05-28 2009-05-28 二极管 Expired - Fee Related CN102414805B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/059759 WO2010137146A1 (ja) 2009-05-28 2009-05-28 ダイオードの製造方法、及び、ダイオード

Publications (2)

Publication Number Publication Date
CN102414805A true CN102414805A (zh) 2012-04-11
CN102414805B CN102414805B (zh) 2014-04-23

Family

ID=43222287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980159078.5A Expired - Fee Related CN102414805B (zh) 2009-05-28 2009-05-28 二极管

Country Status (6)

Country Link
US (1) US20120007222A1 (zh)
EP (1) EP2437287A4 (zh)
JP (1) JP5282818B2 (zh)
KR (1) KR101288263B1 (zh)
CN (1) CN102414805B (zh)
WO (1) WO2010137146A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123689A (zh) * 2017-03-22 2017-09-01 中航（重庆）微电子有限公司 一种高压pin二极管结构及其制备方法
CN107507870A (zh) * 2017-07-06 2017-12-22 全球能源互联网研究院有限公司 二极管
CN115472668A (zh) * 2022-05-05 2022-12-13 安世半导体科技(上海)有限公司 半导体器件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5872327B2 (ja) * 2011-03-10 2016-03-01 株式会社東芝 半導体整流素子
JP6049690B2 (ja) * 2011-04-06 2016-12-21 アーベーベー・テヒノロギー・アーゲー バイポーラパンチスルー半導体デバイスおよびそのような半導体デバイスを製造するための方法
JP6098540B2 (ja) * 2014-02-10 2017-03-22 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2020229402A1 (en) * 2019-05-10 2020-11-19 Abb Power Grids Switzerland Ag A dual base thin wafer power semiconductor device and method for manufacturing the same
DE102020118404A1 (de) 2020-07-13 2022-01-13 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223720A (ja) * 1999-01-29 2000-08-11 Meidensha Corp 半導体素子およびライフタイム制御方法
JP2000228404A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd ダイオード
US20020130331A1 (en) * 2001-02-23 2002-09-19 Michio Nemoto Semiconductor device and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58216473A (ja) * 1982-06-11 1983-12-16 Hitachi Ltd ダイオ−ド
JP3353277B2 (ja) * 1992-09-25 2002-12-03 ソニー株式会社 エピタキシャルウェハの製造方法
JP3951738B2 (ja) * 2001-02-23 2007-08-01 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
JP4000927B2 (ja) * 2002-07-03 2007-10-31 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP2005079232A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
JP2006049473A (ja) * 2004-08-03 2006-02-16 Toyota Central Res & Dev Lab Inc 縦型半導体装置
JP2006245475A (ja) * 2005-03-07 2006-09-14 Toshiba Corp 半導体装置及びその製造方法
DE102005046707B3 (de) * 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode
JP5272299B2 (ja) * 2005-11-10 2013-08-28 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223720A (ja) * 1999-01-29 2000-08-11 Meidensha Corp 半導体素子およびライフタイム制御方法
JP2000228404A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd ダイオード
US20020130331A1 (en) * 2001-02-23 2002-09-19 Michio Nemoto Semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123689A (zh) * 2017-03-22 2017-09-01 中航（重庆）微电子有限公司 一种高压pin二极管结构及其制备方法
CN107507870A (zh) * 2017-07-06 2017-12-22 全球能源互联网研究院有限公司 二极管
WO2019006888A1 (zh) * 2017-07-06 2019-01-10 全球能源互联网研究院有限公司 二极管
CN115472668A (zh) * 2022-05-05 2022-12-13 安世半导体科技(上海)有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2010137146A1 (ja) 2010-12-02
EP2437287A4 (en) 2014-03-19
JPWO2010137146A1 (ja) 2012-11-12
JP5282818B2 (ja) 2013-09-04
KR101288263B1 (ko) 2013-07-26
US20120007222A1 (en) 2012-01-12
CN102414805B (zh) 2014-04-23
KR20110137338A (ko) 2011-12-22
EP2437287A1 (en) 2012-04-04

Similar Documents

Publication Publication Date Title
CN102414805A (zh) 二极管的制造方法以及二极管
US8685848B2 (en) Manufacturing method of silicon carbide semiconductor device
US10354867B2 (en) Epitaxial wafer manufacturing method, epitaxial wafer, semiconductor device manufacturing method, and semiconductor device
CN1960001B (zh) 半导体器件及其制造方法
CN108807154B (zh) 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法
US7728409B2 (en) Semiconductor device and method of manufacturing the same
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
US8258032B2 (en) Power semiconductor devices and methods for manufacturing the same
CN100416836C (zh) 具有表面击穿保护的低压穿通双向瞬态电压抑制器件及其制造方法
JP5411422B2 (ja) バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法
CN109478513B (zh) 半导体装置及其制造方法
JP2019102493A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN1179397C (zh) 一种制造含有复合缓冲层半导体器件的方法
CN104201211A (zh) 在4H型单晶碳化硅外延层上制备的基区渐变P+-N-N+型SiC超快恢复二极管及工艺
CN100449777C (zh) 电介质分离型半导体装置及其制造方法
CN103219236B (zh) 集电区碳注入内透明集电极igbt制造技术
CN110582851B (zh) 半导体装置
JPH0846221A (ja) 半導体装置及びその製造方法
CN103426905B (zh) 半导体结构、具有其的半导体器件和用于制造其的方法
CN105895678A (zh) 一种制造在外延硅片上半导体功率器件的背面结构
JP3803611B2 (ja) 半導体基板、半導体素子、および半導体素子の製造方法
EP2629333A2 (en) Semiconductor device and method for producing the same
CN116897434A (zh) 碳化硅半导体装置及碳化硅半导体基板
JP2006156687A (ja) エピタキシャルウェーハ
JP5290491B2 (ja) 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200413

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140423

CF01 Termination of patent right due to non-payment of annual fee