CN115472668A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN115472668A
CN115472668A CN202210483446.9A CN202210483446A CN115472668A CN 115472668 A CN115472668 A CN 115472668A CN 202210483446 A CN202210483446 A CN 202210483446A CN 115472668 A CN115472668 A CN 115472668A
Authority
CN
China
Prior art keywords
region
semiconductor
island
conductivity type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210483446.9A
Other languages
English (en)
Inventor
朱春林
姜克
向军利
左慧玲
张须坤
施金汕
方园
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anshi Semiconductor Technology Shanghai Co ltd
Nexperia BV
Original Assignee
Anshi Semiconductor Technology Shanghai Co ltd
Nexperia BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anshi Semiconductor Technology Shanghai Co ltd, Nexperia BV filed Critical Anshi Semiconductor Technology Shanghai Co ltd
Priority to CN202210483446.9A priority Critical patent/CN115472668A/zh
Publication of CN115472668A publication Critical patent/CN115472668A/zh
Priority to US18/310,993 priority patent/US20230361172A1/en
Priority to EP23171478.3A priority patent/EP4273934A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明请求保护一种半导体器件及其制造方法，所述半导体器件包括：具有第一表面和第二表面的半导体主体，所述半导体主体包括：耗尽区，具有第一导电类型的漂移区，具有第一导电类型的岛区，具有第一导电类型的缓冲区，所述漂移区相对于所述缓冲区更靠近所述半导体主体的第一表面，所述耗尽区位于所述漂移区内，其中，所述岛区位于所述漂移区内，所述岛区的第一导电类型离子浓度高于所述漂移区的第一导电类型离子浓度。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法。具体地，本发明涉及一种具有软开关性能的半导体器件及其制造方法。
背景技术
随着电力电子技术的发展，快恢复二极管作为最基本的功率器件在电子电路中得到广泛应用。在高速开关电路中，为了降低二极管关断过程中的尖峰电压，对快恢复二极管提出更高的要求，需要二极管反向恢复特性更软。也就是二极管的反向恢复波形中，反向恢复峰值电流更低，反向恢复过程的电流变化率更小。
图1A和图1B示出了一种现有技术的半导体器件的截面图，其中，场截止区230相对于漂移区205更靠近器件底面209，如图1A所示，在场截止区230中进行多次不同浓度的离子注入，例如，阶梯峰状掺杂，以降低晶体管的开关损耗。而该器件的场截止区230靠近器件底部，场截止区230的离子注入能量范围较宽，且离子注入能量与器件应用电压没有关联，如果离子注入的深度位置不合适，器件将不会呈现更柔软的反向恢复性能。
图2示出了另一种现有技术的半导体器件的截面图，其中，场截止区104、106相对于漂移区102更靠近器件底部112，如图2所示，在场截止区106中进行了单峰掺杂，在场截止区104中进行更高浓度的掺杂，以减缓关断期间的震荡行为。而该器件的场截止区104、106靠近器件底部，场截止区104、106的离子注入能量范围较宽，在4um到55um的范围内，且离子注入深度与器件应用电压没有任何关联，如果离子注入的深度位置不合适，器件将不会呈现更柔软的反向恢复性能。
发明内容
本发明公开了一种半导体器件，包括：具有第一表面和第二表面的半导体主体，所述半导体主体包括：耗尽区，具有第一导电类型的漂移区，具有第一导电类型的岛区，具有第一导电类型的缓冲区，所述漂移区相对于所述缓冲区更靠近所述半导体主体的第一表面，所述耗尽区位于所述漂移区内，其中，所述岛区位于所述漂移区内，所述岛区的第一导电类型离子浓度高于所述漂移区的第一导电类型离子浓度。
作为本发明的一个示例，所述漂移区中的泊松方程如下式计算：
Figure BDA0003628449350000021
其中，Q(x)是存在于耗尽区内的电荷，εS是半导体的介电常数，q是电子电荷，ND是所述漂移区内离子杂质浓度。
作为本发明的一个示例，其中，所述半导体器件主体还包括：第二导电类型的半导体区，所述第二导电类型的半导体区的离子浓度大于所述漂移区的离子浓度，当所述半导体器件被施加反向电压时，所述耗尽区仅向所述漂移区延伸来维持阻断电压。
作为本发明的一个示例，耗尽区宽度为WD,由于电场值在x＝WD处变为零，可得到电场分布方程：
Figure BDA0003628449350000022
其中，所述方程是通过使用所述第二导电类型的半导体区内x＝0处电位为零的边界条件获得。
作为本发明的一个示例，通过使用所述耗尽区宽度WD处的电压等于施加的反向偏压Va的边界条件，
Figure BDA0003628449350000023
可以求得所述耗尽区宽度WD：
Figure BDA0003628449350000031
所述岛区的顶面位置在65％-80％WD处，所述岛区的底面位置在WD处，所述岛区的厚度值为20％-35％WD。
作为本发明的一个示例，所述半导体器件主体还包括：第二导电类型的半导体区，所述第二导电类型的半导体区的离子浓度与所述漂移区的离子浓度接近，当所述半导体器件被施加反向电压时，所述耗尽区向所述第二导电类型的半导体区以及所述漂移区延伸来维持阻断电压。
作为本发明的一个示例，所述耗尽区宽度WD由下述公式计算：
Figure BDA0003628449350000032
其中，εS是半导体的介电常数，q是电子电荷，ND是所述漂移区内离子杂质浓度，NA是所述第二导电类型的半导体区内离子杂质浓度，Va是所述半导体被施加的反向偏压，所述岛区的顶面位置在65％-80％WD处，所述岛区的底面位置在WD处，所述岛区的厚度值为20％-35％WD。
作为本发明的一个示例，所述缓冲区的第一导电类型的离子浓度高于所述漂移区的第一导电类型离子浓度。
作为本发明的一个示例，所述岛区的顶面相对于所述岛区的底面更靠近所述半导体的第一表面。
作为本发明的一个示例，所述岛区采用单峰掺杂或多峰掺杂，且所述岛区离子掺杂分布形貌包括以下任一形貌：三角形单峰、四边形单峰、不规则多峰。
作为本发明的一个示例，所述半导体器件包括快恢复二极管、超快恢复二极管、标准二极管、MOSFET和IGBT等开关器件。
本发明还提供一种半导体的制造方法，包括以下的步骤：在半导体主体上形成第一导电类型的漂移区，在所述半导体主体的第一表面上形成第二导电类型的半导体区，在所述半导体主体的第二表面上形成第一导电类型的半导体区，在所述半导体主体上还形成第一导电类型的岛区以及第一导电类型的缓冲区，所述漂移区相对于所述缓冲区更靠近于所述半导体主体的第一表面，耗尽区位于所述漂移区内，其中，所述岛区位于所述漂移区内，所述岛区的第一导电类型离子浓度高于所述漂移区的第一导电类型离子浓度。
作为本发明的一个示例，所述漂移区中的泊松方程如下式计算：
Figure BDA0003628449350000041
其中，Q(x)是存在于耗尽区内的电荷，εS是半导体的介电常数，q是电子电荷，ND是所述漂移区内离子杂质浓度。
作为本发明的一个示例，所述第二导电类型的半导体区的离子浓度大于所述漂移区的离子浓度，当所述半导体器件被施加反向电压时，所述耗尽区仅向所述漂移区延伸来维持阻断电压。
作为本发明的一个示例，耗尽区宽度为WD,由于电场值在x＝WD处变为零，可得到电场分布方程：
Figure BDA0003628449350000042
其中，所述方程是通过使用所述第二导电类型的半导体区内x＝0处电位为零的边界条件获得。
作为本发明的一个示例，通过使用所述耗尽区宽度WD处的电压等于施加的反向偏压Va的边界条件，
Figure BDA0003628449350000043
可以求得所述耗尽区宽度WD：
Figure BDA0003628449350000051
所述岛区的顶面位置在65％-80％WD处，所述岛区的底面位置在WD处，所述岛区的厚度值为20％-35％WD。
作为本发明的一个示例，所述第二导电类型的半导体区的离子浓度与所述漂移区的离子浓度接近，当所述半导体器件被施加反向电压时，所述耗尽区向所述第二导电类型的半导体区以及所述漂移区延伸来维持阻断电压。
作为本发明的一个示例，所述耗尽区宽度WD由下述公式计算：
Figure BDA0003628449350000052
其中，εS是半导体的介电常数，q是电子电荷，ND是所述漂移区内离子杂质浓度，NA是所述第二导电类型的半导体区内离子杂质浓度，Va是所述半导体被施加的反向偏压，所述岛区的顶面位置形成在65％-80％WD处，所述岛区的底面位置形成在WD处，且所述岛区的厚度值为20％-35％WD。作为本发明的一个示例，所述缓冲区的第一导电类型的离子浓度高于所述漂移区的第一导电类型离子浓度。
作为本发明的一个示例，所述岛区通过质子注入工艺或者外延生长工艺形成。
作为本发明的一个示例，所述岛区的顶面相对于所述岛区的底面更靠近所述半导体的第一表面。
作为本发明的一个示例，所述岛区采用单峰掺杂或多峰掺杂，且所述岛区离子掺杂分布形貌包括以下任一形貌：三角形单峰、四边形单峰、三角形多峰、四边形多峰。
作为本发明的一个示例，所述岛区的顶面位置形成在65％-80％WD处，所述岛区的底面位置形成在WD处，包括：通过所述耗尽区宽度WD确定所述岛区注入深度，并根据质子注入能量与所述岛区注入深度的对应关系，确定质子注入能量，以将所述岛区的顶面位置形成在65％-80％WD处，且将所述岛区的底面位置形成在WD处。
附图说明
附图被包括用以提供对本发明的进一步理解并且被并入该说明书且构成该说明书的一部分。这些附图包括本发明的实施例并且与说明书一起用来解释本发明的原理。参考以下详细描述将容易领会本发明的实施例和意图的优点。
图1A示出了一种现有技术的半导体器件的截面图；
图1B示出了如图1A所示的半导体器件的掺杂分布示意图；
图2示出了另一种现有技术的半导体器件的截面图及其掺杂分布示意图；
图3示出了本发明的一个实施例的半导体器件的截面图；
图4示出了本发明的如图3所示的半导体器件的横截面及其掺杂分布；
图5示出了本发明的半导体器件的一个掺杂分布示意图；
图6示出了本发明的半导体器件的另一个掺杂分布示意图；
图7示出了本发明的半导体器件的另一个掺杂分布示意图；
图8示出了本发明的一个实施例的制造所述半导体器件的方法过程中一个横截面；
图9示出了本发明的一个实施例的制造所述半导体器件的方法过程中一个横截面；
图10示出了本发明的一个实施例的制造所述半导体器件的方法过程中一个横截面；
图11示出了本发明的一个实施例的制造所述半导体器件的方法过程中一个横截面；
图12是具有本发明岛区的半导体器件在反向恢复过程中半导体体内电场随时间的分布示意图；
图13是具有本发明岛区的半导体器件在反向恢复过程中半导体体内载流子随时间的分布示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，作为没有限定性的例子，下面结合附图对本发明提供的半导体器件及其制造方法进行详细描述。
同时应当注意，为了在此说明这些示例性实施例，所述视图将示出本发明的示例性实施例的方法和器件的一般特征。然而，这些视图不是成比例的并且可能不是精确地反应任一给定实施例的特征，并且不应解释为界定或者限定本发明范围内示例性实施例的数值范围或者特性。
术语“具有”、“包含”、“包括”、“含有”等是开放的，并且这些术语指示存在所声明的结构、元件或特征，但不排除存在附加元件或特征。冠词“一”、“一个”或“该”意图包括复数以及单数，除非上下文以其他方式清楚地指示。
各图通过在掺杂类型“n”或“p”旁边指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意指比“n”掺杂区的掺杂浓度低的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区高的掺杂浓度。相同相对掺杂浓度的掺杂区不必然具有相同绝对掺杂浓度。例如，两个不同“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
在本发明的示例中，半导体主体的第二表面被视为由下表面或背侧表面形成，而第一表面被视为由半导体衬底的上表面、前表面或主表面形成。如本说明书中使用的术语“在……上面”、“在……下面”和“相对于…更靠近…”是描述一结构特征对另一结构特征的相对位置。
在本发明的示例中，第一导电类型为n掺杂，而第二导电类型为p掺杂。
本发明的半导体器件可以包括快恢复二极管、超快恢复二极管、标准二极管，MOSFET和IGBT等开关器件，但不限定于此。
本发明涉及从半导体主体下表面制造具有注入层(例如，n型岛区)的半导体器件。由于注入深度本发明是专门设计的，注入深度可以得到很好的控制。当半导体器件开始承受反向电压时，器件中的空间电荷区将扩展，当空间电荷区扩展到注入形成的n型岛层时，电荷区的扩展将会受到抑制，这时空间电荷区和电场扩展得更慢，让更多的载流子分布在器件底部区域(靠近半导体主体的下表面)，形成拖尾电流，以实现柔软的恢复性能和开关特性。软度指的是反向恢复电流下降的过程中，电流下降的斜率，斜率越大，关断越硬，反之越软。以下将结合具体实施例来帮助本领域技术人员更好的理解本发明的技术方案。
图3示出了本发明的一个实施例的半导体器件的截面图，所述半导体器件包括半导体主体，且半导体主体具有第一表面和第二表面，半导体主体的第一表面由半导体主体的上表面形成，而第二表面由半导体主体的下表面形成。该半导体主体还包括一个或多个功能层，例如，该半导体主体包括第一表面的p+型半导体区30，n-型漂移区20，n-型岛区41，n-型缓冲区42，以及第二表面的n+型半导体区40。第一表面的p+型半导体区30和n-型漂移区20之间形成了PN结，由于自由电子的扩散运动和内电场导致的漂移运动，使PN结中间的部位(例如，p+型半导体区30和n-型漂移区20的交界面附近)产生了空间电荷区。这个空间电荷区是由于载流子被电场排斥到体内而显露出未被补偿的离化杂质电荷所构成的。由于离化杂质电荷是固定不动的空间电荷，故称作空间电荷区，也称为耗尽区。其中，空间电荷区中存在电场和电势变化。电势变化取决于半导体中杂质的分布情况，空间电荷区的宽度则取决于半导体的杂质浓度。掺杂浓度愈高，对应的空间电荷区宽度就愈窄。另外，空间电荷区的宽度还受外加电压控制，当外加电压方向增强空间电荷区电场时，空间电荷区展宽，反之，外加电压削弱空间电荷区电场时，空间电荷区变窄。
在本发明的示例中，第一表面的p+型半导体区30的掺杂浓度远高于n-型漂移区20的掺杂浓度，则可以理解为耗尽区主要(或者仅)在轻掺杂的n型区域延伸。当然，本发明并不限定于此。当第一表面的p+型半导体区30的掺杂浓度与n-型漂移区20的掺杂浓度相近时，所述耗尽区可以同时在p型半导体区30和n型漂移区20延伸。
在本发明的示例中，n-型漂移区20包括耗尽区以及耗尽区宽度之外的漂移区。
在本发明的示例中，n-型岛区41位于所述n-型漂移区20内，而并不位于相对于漂移区20更靠近半导体主体的下表面的缓冲区42内，所述n-型岛区41的离子掺杂浓度高于所述n-型漂移区20的离子掺杂浓度。作为一个示例，所述岛区41的峰值浓度范围可以为所述漂移区20的掺杂浓度的1倍至10倍。
图4示出了本发明的如图3所示的半导体器件的横截面及其掺杂分布。如图4可以看出，n-型岛区41位于所述n-型漂移区20内，n-型岛区41的离子掺杂浓度高于n-型漂移区20的离子掺杂浓度，n-型缓冲区42的离子掺杂浓度高于n-型漂移区20的离子掺杂浓度。岛区41和缓冲区42的离子掺杂浓度可独立设计，岛区41的设计可以很好的和缓冲区42设计结合在一起，两者不冲突。
而n+型半导体区40的离子掺杂浓度高于n-型缓冲区42的离子掺杂浓度。另外，p+型半导体区30的离子掺杂浓度远高于n-型漂移区20的离子掺杂浓度。当然，本发明并不限定于此，p+型半导体区30的离子掺杂浓度可以与n-型漂移区20的离子掺杂浓度近似。n-型岛区41和它的深度被指定并放置在n-型漂移区20的合适位置，且该n-型岛区41的深度与该半导体器件的应用电压密切相关。
当半导体器件被施加反向电压时，空间电荷区将扩展来维持阻断电压。作为一个本发明的一个示例，所述半导体器件是一个单边突变结，第一表面的p+型半导体区30的掺杂浓度远高于n-型漂移区20的掺杂浓度，那么耗尽区主要(或者仅)在轻掺杂的n型区域延伸。漂移区中的泊松方程(Poisson’s equation)如下式计算：
Figure BDA0003628449350000101
其中，Q(x)是存在于耗尽区内的电荷，εS是半导体的介电常数，q是电子电荷，ND是所述漂移区内离子杂质浓度。
将方程与电场值在耗尽区宽度(耗尽区边缘)，即，x＝WD处，变为零的边界条件相结合，可得到电场分布方程：
Figure BDA0003628449350000102
应当注意的是，上述方程是通过使用p+型半导体区30内x＝0处电位为零的边界条件获得。
如上述方程所示，电势V(x)成二次方变化。通过使用耗尽区宽度WD处的电压等于施加的反向偏压Va的边界条件：
Figure BDA0003628449350000103
可以求得耗尽区宽度WD：
Figure BDA0003628449350000104
所述岛区的顶面位置在65％-80％WD处，所述岛区的底面位置在WD处，且所述岛区的厚度值为20％-35％WD。
由于耗尽区宽度WD和施加的反向偏压Va具有上面的等式关系，则可以看出n-型岛区41的注入深度与半导体器件工作电压密切相关。当半导体器件承受反向电压时，耗尽区电场将终止在外加电压处。通过精确控制的n-型岛区41的注入深度，让n-型岛区41的底面落在电场终止处，即，耗尽区边缘WD处。因此，当耗尽区扩展到注入形成的n-型岛区时，耗尽区的扩展将会受到抑制，这时耗尽区和电场扩展得更慢，让更多的载流子分布在器件底部，形成拖尾电流，以实现柔软的恢复性能和开关特性。
作为本发明的一个示例，在设计半导体器件时，设计者会知晓所设计的器件的相关信息，比如半导体厚度，p侧厚度，一定电压下对应的耗尽区宽度等。通过器件的相关信息可以确定所述岛区的注入深度，并根据质子注入能量与所述岛区注入深度的对应关系，确定质子注入能量，以将所述岛区的顶面位置形成在65％-80％WD处，且将所述岛区的底面位置形成在WD处。
作为本发明的一个示例，所述岛区的顶面相对于所述岛区的底面更靠近所述半导体的第一表面，即，所述岛区的顶面相对于所述岛区的底面更靠近所述半导体的上表面。
在本发明的另一示例中，当第一表面的p+型半导体区30的掺杂浓度与n-型漂移区20的掺杂浓度相近时，所述耗尽区可以同时在p型半导体区30和n型漂移区20延伸，主耐压区还是在n型漂移区20内。n型漂移区20里面的耐压原理同单边突变结的场景。由泊松方程和边界条件求得非单边突变结情况下的耗尽区宽度WD。
Figure BDA0003628449350000111
其中，NA是所述p型半导体区内离子杂质浓度。
针对上述公式，所述岛区的顶面位置在65％-80％WD处，所述岛区的底面位置在WD处，且所述岛区的厚度值为20％-35％WD。
针对上述公式，同样可以让n-型岛区41的底面落在电场终止处即，耗尽区宽度WD处。因此，当耗尽区扩展到注入形成的n-型岛区时，耗尽区的扩展将会受到抑制，这时耗尽区和电场扩展得更慢，即，岛区会减慢空间电荷区的扩展，从而让更多的载流子分布在器件底部，形成拖尾电流，以实现柔软的恢复性能和开关特性。
在本发明的示例中，n-型岛区41及其具体的注入深度与半导体器件的应用电压紧密相关，由于质子注入能量将决定质子的射程(例如，注入深度)，通过检查注入能量与射程的对应关系，可以查询到n-型岛区的注入深度。
作为本发明的一个示例，在设计半导体器件时，设计者先了解应用电压值，依据应用电压值来设计对应的岛区位置。不同的应用电压，不同的应用场景，来选择设计不同的器件。
图5至图7示出了本申请的半导体器件的多个不同掺杂分布示意图。图5示出的n-型岛区的形貌为三角形单峰，图6示出的n-型岛区的形貌为四边形单峰，图7示出的n-型岛区的形貌为不规则多峰，其中，不规则多峰可包括三角形多峰、四边形多峰或其他形状组合。
在本发明的示例中，需要说明的是，单峰掺杂并不指代单次掺杂，可以为多次掺杂，最后达到的效果是单峰；多峰掺杂并不指代多次掺杂，最后达到的效果是多峰，当然可以使用多次掺杂的方式形成多峰；三角形峰是指仅存在一个峰值点，四边形峰是指存在一定厚度的峰值点。
本申请的半导体主体可以是半导体圆晶片，例如硅晶片。根据本发明的一个示例，半导体本体是通过直拉(Czochralski)生长工艺获得的硅晶片，例如磁控直拉(MCZ)硅晶片。对于硅材料的扩散而言，硼是最常用的p型掺杂剂，而砷与磷是常用的n型掺杂剂。这三种元素在扩散温度范围内，在硅中都有极高的溶解度，可高于5×1020cm-3。
本发明还提供一种制造如图3所示的半导体器件的制造方法，包括如下步骤S11至S14。
在步骤S11中,在半导体主体的第一表面上形成p+型半导体区30。如图8所示，在半导体主体的上表面形成p+型半导体区30，例如，可采用硼注入工艺流程。p+型半导体区30可以作为半导体二极管的阳极。
在本发明的实例中，在形成p+型半导体区30之前，可以先通过砷与磷掺杂在半导体主体上形成n-型漂移区20。在本发明的示例中，n-型漂移区20包括耗尽区以及耗尽区宽度之外的漂移区。
本发明的半导体结可以是突变结，为保证施加反向电压时，耗尽区仅在轻掺杂的n型区域延伸，上表面的p+型半导体区30的掺杂浓度远高于n-型漂移区20的掺杂浓度。当然，本发明并不限定于此。第一表面的p+型半导体区30的掺杂浓度与n-型漂移区20的掺杂浓度可以相近，所述耗尽区可以同时在p型半导体区30和n型漂移区20延伸。
在步骤S12中,在所述半导体主体的第二表面上形成n+型半导体区40，如图9所示，在所述半导体主体的下表面形成n+型半导体区40，例如，可采用磷注入工艺流程。n+型半导体区40可以作为半导体二极管的阴极。
在本发明的示例中采用离子注入工艺形成p+型半导体区30以及n+型半导体区40，离子注入工艺是IC制造中占主导的掺杂技术，通过将杂质离化，通过电场加速，将这些离化的杂质直接打入硅片中，达到掺杂的目的。
在步骤S13中，在所述半导体主体上还依次形成n-型岛区41，以及n-型缓冲区42。如图10和图11所示，通过在半导体主体的下表面采用离子注入工艺流程，以形成n-型岛区41以及n-型缓冲区42。可采用H+(质子)进行注入。
当然，在本申请的另一实施例中，可以通过外延生长工艺形成n-型岛区41。采用外延生长时，外延逐步生长，监控外延生长的速率和时间，监控外延的厚度，以形成半导体体内的缓冲区，当厚度达到希望的厚度值，调换外延菜单，控制外延的掺杂，继续生长，以形成n-型岛区41。当n-型岛区41生长完成后，调换外延菜单，继续生长外延，以继续形成n-型漂移区，到所需要的外延厚度。
在本发明的示例中，n-型岛区41位于所述n-型漂移区20内，而并不位于相对于漂移区20更靠近半导体主体下表面的缓冲区42内，所述n-型岛区41的离子掺杂浓度高于所述n-型漂移区20的离子掺杂浓度。作为一个示例，所述岛区41的峰值浓度范围可以为所述漂移区20的掺杂浓度的1倍至10倍。n-型缓冲区42的离子掺杂浓度高于n-型漂移区20的离子掺杂浓度，而n+型半导体区40的离子掺杂浓度高于n-型缓冲区42的离子掺杂浓度。在本申请的一个示例中，p+型半导体区30的离子掺杂浓度远高于n-型漂移区20的离子掺杂浓度。在本申请的另一个示例中，p+型半导体区30的离子掺杂浓度与n-型漂移区20的离子掺杂浓度近似。本发明指定了n-型岛区41的注入深度并将其放置在n-型漂移区20的合适位置。n-型岛区41的注入深度与半导体器件应用电压密切相关。
在本申请的示例中，为了减少反向泄漏电流，岛区41和缓冲区42的掺杂浓度应该足够高，以防止耗尽区扩展到半导体主体底部的n+型半导体区40。
在步骤S14中，采用圆晶片退火的工艺流程形成如图3所示的半导体器件。退火工艺将注入离子的硅片在一定温度和真空或氢、氮、氩等高纯气体的保护下，经过适当时间的热处理，部分或全部消除硅片中的损伤，少数载流子的寿命及迁移率也会不同程度的得到恢复，电激活掺入的杂质，退火工艺可采用普通热退火、扩散效应、快速热退火(RTA)等。
其中，在本发明的一种制造如图3所示的半导体器件的制造方法中，采用与如图3所示的半导体器件相同的计算公式确定耗尽区宽度。当p+型半导体区30的离子掺杂浓度远高于n-型漂移区20的离子掺杂浓度，耗尽区主要(或者仅)在轻掺杂的n型区域延伸。
耗尽区宽度WD可通过以下公式求得：
Figure BDA0003628449350000141
其中，εs是半导体的介电常数，q是电子电荷，ND是所述漂移区内离子杂质浓度，Va是施加的反向偏压。
当p+型半导体区30的离子掺杂浓度与n-型漂移区20的离子掺杂浓度近似时，所述耗尽区同时在p型半导体区30和n型漂移区20延伸。主耐压区还是在n型漂移区20内。n型漂移区20里面的耐压原理同单边突变结的场景。由泊松方程和边界条件求得非单边突变结情况下的耗尽区宽度WD。
耗尽区宽度WD可以通过以下公式求得：
Figure BDA0003628449350000151
其中，NA是所述p型半导体区内离子杂质浓度。
所述岛区的顶面位置形成在65％-80％WD处，所述岛区的底面位置形成在WD处，且所述岛区的厚度值为20％-35％WD。
由于耗尽区宽度WD和施加的反向偏压Va具有上面的等式关系，则可以看出n-型岛区41的注入深度与半导体器件工作电压密切相关。当半导体器件承受反向电压时，耗尽区电场将终止在外加电压处。通过精确控制的n-型岛区41的注入深度，让n-型岛区41的底面落在电场终止处，即，耗尽区边缘WD处。因此，当耗尽区扩展到注入形成的n-型岛区时，耗尽区的扩展将会受到抑制，这时耗尽区和电场扩展得更慢，让更多的载流子分布在器件底部，形成拖尾电流，以实现柔软的恢复性能和开关特性。
作为本发明的一个示例，所述岛区的顶面相对于所述岛区的底面更靠近所述半导体的第一表面，即，所述岛区的顶面相对于所述岛区的底面更靠近所述半导体的上表面。
在本发明的示例中，n-型岛区41及其具体的注入深度与半导体器件的应用电压紧密相关，由于质子注入能量将决定质子的射程(例如，注入深度)，通过检查注入能量与射程的对应关系，可以查询到n-型岛区的注入深度。
图5至图7示出了本申请的半导体器件的多个不同掺杂分布示意图。图5示出的n-型岛区的形貌为三角形单峰，图6示出的n-型岛区的形貌为四边形单峰，图7示出的n-型岛区的形貌为不规则多峰，其中，不规则多峰可包括三角形多峰、四边形多峰或其他形状组合。
为了验证本发明的改进，图12图13示出了引入本发明n型岛区后，器件开关性能体现改进的结果的示意图。图12是具有本发明岛区的半导体器件在反向恢复过程中半导体体内电场随时间的分布示意图。
在图12中，纵坐标(Y轴,左侧)是电场，纵坐标(Y轴,右侧)是半导体体内掺杂浓度，横坐标(X轴)是从半导体表面到半导体底面的距离，以二极管关断为例，二极管关断的过程中，会有反向恢复的现象。器件进行反向恢复，是需要时间的，图12用于理解在反向恢复过程中，半导体体内电场分布随时间的变化。随着时间的推移，不同时间点的电场分布呈现在图12上，纵坐标(Y轴,右侧)是半导体体内掺杂浓度，在图12中的深色线代表掺杂，可以看到电场经过岛区后电场更快的下降至零，从岛区对电场分布的影响，可以帮助理解半导体体内岛区对耗尽区的影响。
图13是具有本发明岛区的半导体器件在反向恢复过程中半导体体内载流子随时间的分布示意图。在图13中，纵坐标(Y轴,左侧)是体内载流子浓度，纵坐标(Y轴,右侧)是半导体体内掺杂浓度，横坐标(X轴)是从半导体表面到半导体底面的距离，以二极管关断为例，二极管关断的过程中，会有反向恢复的现象。器件进行反向恢复，是需要时间的，图13用于理解在反向恢复过程中，半导体体内载流子浓度随时间的变化。随着时间的推移，不同时间点的载流子分布呈现在图13上，纵坐标(Y轴,右侧)是半导体体内掺杂浓度，图13中的深色线代表掺杂，可以看到载流子浓度分布的衰退受到抑制，并且衰退的比以前慢。可以帮助理解体内岛区对载流子分布的影响。
本发明的n型岛区和它的深度被指定并且放置得很好。n型岛区深度与器件应用电压密切相关。对于给定的应用电压，将设置对应的n型岛区。当空间电荷区/电场延伸到n型岛区时，空间电荷区/电场的扩展将被抑制。空间电荷区/电场扩展得更慢，即，岛区会减慢空间电荷区的扩展，从而让更多的载流子分布在器件底部，成为拖尾电流，以实现软开关特性的恢复性能。软恢复性能有助于降低电压尖峰，抑制电压振荡，降低电路的电磁干扰，降低FRD和IGBT晶体管的开关损耗。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换，例如从属权利要求的特征可以根据需要自由替换和/或组合；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (23)

1.一种半导体器件，包括：
具有第一表面和第二表面的半导体主体，所述半导体主体包括：
耗尽区，
具有第一导电类型的漂移区，
具有第一导电类型的岛区，
具有第一导电类型的缓冲区，
所述漂移区相对于所述缓冲区更靠近所述半导体主体的第一表面，
所述耗尽区位于所述漂移区内，
其中，所述岛区位于所述漂移区内，所述岛区的第一导电类型离子浓度高于所述漂移区的第一导电类型离子浓度。
2.如权利要求1所述的半导体器件，其中，所述漂移区中的泊松方程如下式计算：
Figure FDA0003628449340000011
其中，Q(x)是存在于耗尽区内的电荷，εS是半导体的介电常数，q是电子电荷，ND是所述漂移区内离子杂质浓度。
3.如权利要求2所述的半导体器件，其中，所述半导体器件主体还包括：第二导电类型的半导体区，所述第二导电类型的半导体区的离子浓度大于所述漂移区的离子浓度，使得所述耗尽区响应于所述半导体器件被施加反向电压而仅向所述漂移区延伸来维持阻断电压。
4.如权利要求2所述的半导体器件，其中，耗尽区宽度为WD,电场值在x＝WD处变为零，得到电场分布方程：
Figure FDA0003628449340000021
其中，所述方程是通过使用所述第二导电类型的半导体区内x＝0处电位为零的边界条件获得。
5.如权利要求4所述的半导体器件，其中，所述耗尽区宽度WD处的电压等于施加的反向偏压Va：
Figure FDA0003628449340000024
求得所述耗尽区宽度WD：
Figure FDA0003628449340000022
所述岛区的顶面位置在65％WD至80％WD的范围内，所述岛区的底面位置在WD处，所述岛区的厚度值为20％WD至35％WD的范围内。
6.如权利要求1所述的半导体器件，其中，所述半导体器件主体还包括：第二导电类型的半导体区，所述第二导电类型的半导体区的离子浓度与所述漂移区的离子浓度接近，使得所述耗尽区响应于所述半导体器件被施加反向电压而向所述第二导电类型的半导体区以及所述漂移区延伸来维持阻断电压。
7.如权利要求6所述的半导体器件，其中，所述耗尽区宽度WD由下述公式计算：
Figure FDA0003628449340000023
其中，εS是半导体的介电常数，q是电子电荷，ND是所述漂移区内离子杂质浓度，NA是所述第二导电类型的半导体区内离子杂质浓度，Va是所述半导体被施加的反向偏压，
所述岛区的顶面位置在65％WD至80％WD的范围内，所述岛区的底面位置在WD处，所述岛区的厚度值为20％WD至35％WD的范围内。
8.如权利要求1至7任一项所述的半导体器件，其中，所述缓冲区的第一导电类型的离子浓度高于所述漂移区的第一导电类型离子浓度。
9.如权利要求5或7所述的半导体器件，其中，所述岛区的顶面相对于所述岛区的底面更靠近所述半导体的第一表面。
10.如权利要求1所述的半导体器件，其中，所述岛区采用单峰掺杂或多峰掺杂，且所述岛区离子掺杂分布形貌包括以下任一形貌：三角形单峰、四边形单峰、不规则多峰。
11.如权利要求1至7任一项所述的半导体器件，其中，所述半导体器件包括快恢复二极管、超快恢复二极管、标准二极管、MOSFET和IGBT开关器件中的任意一种。
12.一种半导体器件的制造方法，包括以下的步骤：
在半导体主体上形成第一导电类型的漂移区，
在所述半导体主体的第一表面上形成第二导电类型的半导体区，
在所述半导体主体的第二表面上形成第一导电类型的半导体区，
在所述半导体主体上还形成第一导电类型的岛区以及第一导电类型的缓冲区，
所述漂移区相对于所述缓冲区更靠近于所述半导体主体的第一表面，
耗尽区位于所述漂移区内，其中，所述岛区位于所述漂移区内，所述岛区的第一导电类型离子浓度高于所述漂移区的第一导电类型离子浓度。
13.如权利要求12所述的方法，其中，所述漂移区中的泊松方程如下式计算：
Figure FDA0003628449340000041
其中，Q(x)是存在于耗尽区内的电荷，εS是半导体的介电常数，q是电子电荷，ND是所述漂移区内离子杂质浓度。
14.如权利要求13所述的方法，其中，所述第二导电类型的半导体区的离子浓度大于所述漂移区的离子浓度，使得所述耗尽区响应于所述半导体器件被施加反向电压而仅向所述漂移区延伸来维持阻断电压。
15.如权利要求13所述的方法，其中，耗尽区宽度为WD,电场在x＝WD处变为零，得到电场分布方程：
Figure FDA0003628449340000042
其中，所述方程是通过使用所述第二导电类型的半导体区内x＝0处电位为零的边界条件获得。
16.如权利要求13所述的方法，其中，所述耗尽区宽度WD处的电压等于施加的反向偏压Va：
Figure FDA0003628449340000044
求得所述耗尽区宽度WD：
Figure FDA0003628449340000043
所述岛区的顶面位置形成在65％WD至80％WD的范围内，所述岛区的底面位置形成在WD处，且所述岛区的厚度值为20％WD至35％WD的范围内。
17.如权利要求12所述的方法，其中，所述第二导电类型的半导体区的离子浓度与所述漂移区的离子浓度接近，使得所述耗尽区响应于所述半导体器件被施加反向电压而向所述第二导电类型的半导体区以及所述漂移区延伸来维持阻断电压。
18.如权利要求17所述的方法，其中，所述耗尽区宽度WD由下述公式计算：
Figure FDA0003628449340000051
其中，εS是半导体的介电常数，q是电子电荷，ND是所述漂移区内离子杂质浓度，NA是所述第二导电类型的半导体区内离子杂质浓度，Va是所述半导体被施加的反向偏压，
所述岛区的顶面位置形成在65％WD至80％WD的范围内，所述岛区的底面位置形成在WD处，且所述岛区的厚度值为20％WD至35％WD的范围内。
19.如权利要求12至18任一项所述的方法，其中，所述缓冲区的第一导电类型的离子浓度高于所述漂移区的第一导电类型离子浓度。
20.如权利要求12所述的方法，其中，所述岛区通过质子注入工艺或者外延生长工艺形成。
21.如权利要求16或18所述的方法，其中，所述岛区的顶面相对于所述岛区的底面更靠近所述半导体的第一表面。
22.如权利要求12所述的方法，其中，所述岛区采用单峰掺杂或多峰掺杂，且所述岛区离子掺杂分布形貌包括以下任一形貌：三角形单峰、四边形单峰、三角形多峰、四边形多峰。
23.如权利要求12至18任一项所述的方法，其中，所述岛区的顶面位置形成在65％WD至80％WD的范围内，所述岛区的底面位置形成在WD处，所述方法包括：通过所述耗尽区宽度WD确定所述岛区注入深度，并根据质子注入能量与所述岛区注入深度的对应关系，确定质子注入能量，以将所述岛区的顶面位置形成在65％WD至80％WD的范围内，且将所述岛区的底面位置形成在WD处。
CN202210483446.9A 2022-05-05 2022-05-05 半导体器件及其制造方法 Pending CN115472668A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210483446.9A CN115472668A (zh) 2022-05-05 2022-05-05 半导体器件及其制造方法
US18/310,993 US20230361172A1 (en) 2022-05-05 2023-05-02 Semiconductor device and method for manufacturing the same
EP23171478.3A EP4273934A1 (en) 2022-05-05 2023-05-04 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210483446.9A CN115472668A (zh) 2022-05-05 2022-05-05 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN115472668A true CN115472668A (zh) 2022-12-13

Family

ID=84365234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210483446.9A Pending CN115472668A (zh) 2022-05-05 2022-05-05 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20230361172A1 (zh)
EP (1) EP4273934A1 (zh)
CN (1) CN115472668A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041225A1 (en) * 2002-02-20 2004-03-04 Michio Nemoto Power semiconductor rectifier having broad buffer structure
CN102414805A (zh) * 2009-05-28 2012-04-11 丰田自动车株式会社 二极管的制造方法以及二极管
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN104145326A (zh) * 2012-03-30 2014-11-12 富士电机株式会社 半导体装置的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046707B3 (de) * 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode
JP6090329B2 (ja) * 2012-10-23 2017-03-08 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041225A1 (en) * 2002-02-20 2004-03-04 Michio Nemoto Power semiconductor rectifier having broad buffer structure
CN102414805A (zh) * 2009-05-28 2012-04-11 丰田自动车株式会社 二极管的制造方法以及二极管
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN104145326A (zh) * 2012-03-30 2014-11-12 富士电机株式会社 半导体装置的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
施敏: "半导体器件物理与工艺", 31 August 2004, 苏州大学出版社, pages: 91 - 95 *

Also Published As

Publication number Publication date
EP4273934A1 (en) 2023-11-08
US20230361172A1 (en) 2023-11-09

Similar Documents

Publication Publication Date Title
US10229972B2 (en) Semiconductor device
US10707321B2 (en) Power device with multiple field stop layers
EP2294621B1 (en) Method of forming a power semiconductor device and power semiconductor device
JP7271659B2 (ja) 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法
US8860025B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US8592903B2 (en) Bipolar semiconductor device and manufacturing method
US10686051B2 (en) Method of manufacturing power semiconductor device
WO2022098996A1 (en) Trenched power device with improved reliability and conduction
CN105895679A (zh) 一种绝缘栅双极晶体管的结构和制造方法
CN115472668A (zh) 半导体器件及其制造方法
WO2019053204A1 (en) POWER SUPPLY PATTERN WITH HIGH CURRENT CAPACITY
CN115632056A (zh) 一种钳位电压可选的横向穿通型SiC-TVS器件
KR20040022088A (ko) 바이폴라 트랜지스터 및 그 제조방법
KR0149705B1 (ko) 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법
US11574998B2 (en) Semiconductor device and manufacturing method thereof
KR101928253B1 (ko) 전력 반도체 소자의 제조 방법
CN215069992U (zh) 新型SiC MOSFET功率器件
CN111564486B (zh) 具有横向电场夹断结构的功率半导体器件及其制造方法
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
US20230049926A1 (en) Epitaxial field stop region for semiconductor devices
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
WO2022205556A1 (zh) 绝缘栅双极型晶体管装置及其制备方法
CN116779445A (zh) 一种碳化硅场效应晶体管及其制备方法
JP2638431B2 (ja) バイポーラトランジスタ
CN117913137A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination